JP6106908B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6106908B2
JP6106908B2 JP2012279752A JP2012279752A JP6106908B2 JP 6106908 B2 JP6106908 B2 JP 6106908B2 JP 2012279752 A JP2012279752 A JP 2012279752A JP 2012279752 A JP2012279752 A JP 2012279752A JP 6106908 B2 JP6106908 B2 JP 6106908B2
Authority
JP
Japan
Prior art keywords
silicon nitride
nitride film
film
semiconductor device
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012279752A
Other languages
English (en)
Other versions
JP2014123667A5 (ja
JP2014123667A (ja
Inventor
務 駒谷
務 駒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2012279752A priority Critical patent/JP6106908B2/ja
Priority to US14/102,639 priority patent/US9396927B2/en
Publication of JP2014123667A publication Critical patent/JP2014123667A/ja
Publication of JP2014123667A5 publication Critical patent/JP2014123667A5/ja
Priority to US15/180,851 priority patent/US9818838B2/en
Application granted granted Critical
Publication of JP6106908B2 publication Critical patent/JP6106908B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H01L21/02326—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen into a nitride layer, e.g. changing SiN to SiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02329—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02359—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment to change the surface groups of the insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/24—Alloying of impurity materials, e.g. doping materials, electrode materials, with a semiconductor body
    • H01L21/244—Alloying of electrode materials
    • H01L21/246—Alloying of electrode materials with AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H01L21/31155—Doping the insulating layers by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置の製造方法に関し、例えば、窒化物半導体層上に窒化シリコン膜を形成する半導体装置の製造方法に関する。
窒化物半導体を用いた半導体装置は、高周波かつ高出力で動作するパワー素子等に用いられている。特に、マイクロ波、準ミリ波、及びミリ波等の高周波帯域での増幅に適した半導体装置として、例えば高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）等の電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）が知られている。
ドレイン電流のコラプス現象を抑制するため、窒化物半導体層上にシリコンリッチな窒化シリコン膜を形成することが知られている（特許文献１）。
特開２００５−２７８８１２号公報
しかしながら、シリコンリッチな窒化シリコン膜中のシリコンの組成比が高くなると、ドレイン電流のドリフトが生じる。本発明は、ドレイン電流のドリフトを抑制することを目的とする。
本発明は、窒化物半導体上に２．２以上の屈折率を有する窒化シリコン膜を形成する工程と、前記窒化シリコン膜に酸素、窒素、弗素、燐、硫黄およびセレンの少なくとも一つからなる元素を導入する工程と、を含み、前記元素が導入された前記窒化シリコン膜は、前記窒化物半導体上に残存してなることを特徴とする半導体装置の製造方法である。本発明によれば、ドレイン電流のドリフトを抑制することができる。
上記構成において、前記元素は、前記元素を含むプラズマに曝す工程、前記元素をイオン注入する工程、および前記元素を熱拡散する工程の何れかにより導入される構成とすることができる。
上記構成において、前記元素を導入する工程の前に、前記窒化シリコン膜が設けられた前記窒化物半導体に熱処理を実施する工程を含む構成とすることができる。
上記構成において、前記熱処理の温度は、前記窒化シリコン膜の成長温度よりも５０℃以上高い構成とすることができる。
上記構成において、前記元素を導入する工程の前または後に前記窒化物半導体にオーミック接触する電極を形成する工程を含む構成とすることができる。
上記構成において、前記窒化シリコン膜は、電界効果トランジスタのゲート電極とドレイン電極の間の領域に設けられてなる構成とすることができる。
上記構成において、前記窒化シリコン膜上に、２．２より小さい屈折率を有する窒化シリコンからなる保護膜を形成する工程を含む構成とすることができる。
上記構成において、前記窒化シリコン膜は、前記窒化物半導体の表面に接して形成されている構成とすることができる。
上記構成において、前記元素を導入する工程は、前記窒化シリコン膜の全面に前記元素を導入する工程である構成とすることができる。
本発明によれば、ドレイン電流のドリフトを抑制することができる。
図１（ａ）から図１（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その１）である。 図２（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図（その２）である。 図３（ａ）および図３（ｂ）は、それぞれ比較例１および実施例１におけるドレイン電流−電圧特性を示す図である。 図４（ａ）および図４（ｂ）は、連続通電時の利得変動および飽和電力変動を示す図である。 図５（ａ）は、半導体装置の断面図、図５（ｂ）は、図５（ｂ）のＡ−Ａのエネルギーバンド図である。 図６（ａ）および図６（ｂ）は、図５（ａ）のＢ−Ｂのエネルギーバンド図である。 図７は、各サンプルのＦＴＩＲスペクトルを示す図である。 図８（ａ）および図８（ｂ）は、それぞれサンプルＡおよびＣの深さに対する濃度またはイオン強度を示す図である。 図９は、窒化シリコン膜の温度に対する水素イオン強度を示す図である。 図１０(ａ)から図１０（ｄ）は、実施例１の変形例に係る半導体装置の製造方法を示す断面図（その１）である。 図１１(ａ)から図１１（ｃ）は、実施例１の変形例に係る半導体装置の製造方法を示す断面図（その２）である。 図１２(ａ)および図１２（ｂ）は、実施例１の変形例に係る半導体装置の製造方法を示す断面図（その３）である。 図１３（ａ）および図１３（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。 図１４（ａ）から図１４（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図である。
以下、図面を参照し本発明の実施例について説明する。
図１（ａ）から図２（ｄ）は、実施例１に係る半導体装置の製造方法を示す断面図である。図１（ａ）を参照し、基板１０上に、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用い窒化物半導体層２０を形成する。基板１０は、例えば（０００１）主面を有するＳｉＣ基板であり、窒化物半導体層１１の積層方向は例えば［０００１］方向である。窒化物半導体層２０として、核形成層１２、電子走行層１４、電子供給層１６、およびキャップ層１８を基板１０側から順に形成する。核形成層１２は、例えば厚さが３００ｎｍの窒化アルミニウム（ＡｌＮ）層である。電子走行層１４は、例えば厚さが１０００ｎｍのノンドープ窒化ガリウム（ＧａＮ）層である。電子供給層１６は、例えば厚さ２０ｎｍのｎ型窒化アルミニウムガリウム（ＡｌＧａＮ）層である。キャップ層１８は、厚さ５ｎｍのｎ型窒化ガリウム層である。
図１（ｂ）を参照し、窒化物半導体層２０上に、下層５０ａおよび上層５０ｂを有するフォトレジスト５０を塗布する。露光現像することにより、フォトレジスト５０に開口を形成する。蒸着法を用い、窒化物半導体層２０上に窒化物半導体層２０側からＴｉ（チタン）膜およびＡｌ（アルミニウム）膜を有するソース電極２２およびドレイン電極２４を形成する。Ｔｉ膜の膜厚は例えば３０ｎｍ、Ａｌ膜の膜厚は例えば３００ｎｍである。Ｔｉ膜はＴａ膜でもよい。フォトレジスト５０上には金属２４ａが形成される。その後、フォトレジスト５０を除去することにより金属２４ａを除去する。これにより、窒化物半導体層２０上にソース電極２２およびドレイン電極２４が形成される。例えば５５０℃において熱処理することにより、ソース電極２２およびドレイン電極２４と窒化物半導体層２０とを合金化する。
図１（ｃ）を参照し、窒化物半導体層２０上にプラズマＣＶＤ法を用い窒化シリコン膜２６を形成する。
窒化シリコン膜２６の成膜条件例を以下に示す。
成膜装置：平行平板型プラズマＣＶＤ装置
基板温度：２５０℃
成膜ガス：ＳｉＨ４、ＮＨ３、Ｎ２、Ｈｅ
ガス流量：ＳｉＨ４：４ｓｃｃｍ、ＮＨ３：２ｓｃｃｍ、Ｎ２：２００ｓｃｃｍ、Ｈｅ：８００ｓｃｃｍ
圧力 ：１．０Ｔｏｒｒ
パワー ：７５Ｗａｔｔｓ
膜厚 ：２０ｎｍ
上記条件により、窒化シリコン膜２６の屈折率は、約２．３５となる。
図１（ｄ）を参照し、窒化シリコン膜２６を熱処理する。熱処理温度は、例えば４００℃であり、熱処理時間は例えば５分である。
図２（ａ）を参照し、窒化シリコン膜２６の表面をプラズマに曝す。
プラズマ処理の処理条件の例を以下に示す。（プラズマ処理は、窒化シリコン膜２６を成膜した装置から取り出し下記ＣＣＰ法で実施される）
処理装置：平行平板電極構造（ＣＣＰ法：Capacitively Coupled Plasma）
温度 ：室温
ガス ：Ｏ２またはＮ２
ガス流量：１００ｓｃｃｍ
圧力 ：０．５Ｔｏｒｒ
パワー ：１００Ｗａｔｔｓ
時間 ：３分
また、別の処理条件の例を以下に示す。
処理装置：誘導結合型構造（ＩＣＰ法：Inductively Coupled Plasma）
温度 ：室温
ガス ：Ｏ２またはＮ２
ガス流量：１００ｓｃｃｍ
圧力 ：５Ｐａ
ＩＣＰパワー：７００Ｗａｔｔｓ
バイアスパワー：３０Ｗａｔｔｓ
時間 ：３分
図２（ｂ）を参照し、窒化物半導体層２０上に、下層５２ａおよび上層５２ｂを有するフォトレジスト５２を塗布する。露光現像することにより、フォトレジスト５２に開口を形成する。フォトレジスト５２をマスクに窒化シリコン膜２６に開口を形成する。蒸着法を用い、窒化物半導体層２０上に窒化物半導体層２０側からＮｉ（ニッケル）膜およびＡｕ（金）膜を有するゲート電極２８を形成する。Ｎｉ膜の膜厚は例えば５０ｎｍ、Ａｕ膜の膜厚は例えば４００ｎｍである。フォトレジスト５２上には金属２８ａが形成される。その後、フォトレジスト５２を除去することにより金属２８ａを除去する。これにより、窒化物半導体層２０上にゲート電極２８が形成される。
図２（ｃ）を参照し、ゲート電極２８を覆うように、窒化シリコン膜２６上に絶縁膜３０を例えばＣＶＤ法を用い形成する。絶縁膜３０は、例えば膜厚が５００ｎｍ、屈折率が２．２より小さく化学量論的な組成に近い窒化シリコン膜である。
図２（ｄ）を参照し、絶縁膜３０に開口を形成する。絶縁膜３０の開口を介しソース電極２２およびドレイン電極２４にそれぞれ接続するソース配線３２およびドレイン配線３４を形成する。ソース配線３２およびドレイン配線３４は、例えばＡｕ膜であり、めっき法を用い形成する。
図２（ａ）のプラズマ処理としてＣＣＰ装置およびＯ２ガスを用いたサンプル（実施例１）と、熱処理およびプラズマ処理を行わないサンプル（比較例１）を作製した。その他の条件は図１（ａ）から図２（ｄ）において例示した条件を用いた。
図３（ａ）および図３（ｂ）は、それぞれ比較例１および実施例１におけるドレイン電流−電圧特性を示す図である。図３（ａ）および図３（ｂ）を参照し、ドレイン電流−電圧特性はカーブトレーサを用い測定した。ドレイン電圧を０Ｖから最大電圧まで掃引した。破線はドレイン電圧の最大電圧を１５Ｖとしゲート電圧を２Ｖとしたときのドレイン電流であり、実線はドレイン電圧の最大電圧を５０Ｖとしゲート電圧を−２Ｖから＋２Ｖまで１Ｖステップで掃引したときのドレイン電流である。
図３（ａ）に示すように、比較例１においては、破線に比べ実線はドレイン電圧が低い範囲７８でドレイン電流が低くなる。一方、図３（ｂ）に示すように、実施例１においてはドレイン電流がほとんど変化しない。このように、実施例１では比較例１よりドレイン電流コラプスがより抑制される。
図４（ａ）および図４（ｂ）は、連続通電時の利得変動および飽和電力変動を示す図である。用いたサンプルのゲート幅は、２．２５ｍｍである。通電条件は、チャネル温度が２５０℃、ドレイン電圧が５０Ｖ、ドレイン電流が１００ｍＡである。測定は、通電を中断し高周波信号として周波数が１０ＧＨｚにおける利得と飽和電力を測定した。ドットは、測定値を示し、直線はドットを結ぶ線を示している。時間が１時間のドットは通電前の測定値を示し、その他のドットは通電後の測定値を示す。縦軸は通電前の測定値との変化量を示している。範囲７６は規格範囲を示している。
図４（ａ）に示すように、利得は、実施例１と比較例１とで大きく異ならない。一方、図４（ｂ）に示すように、比較例１においては、飽和電力が通電時間とともに小さくなる。これは、連続通電によりドレイン電流が減少していることに対応する。実施例１においては、飽和電力が通電時間に対しほとんど変化しない。
以下に、実施例１により、ドレイン電流および／または飽和電力の変動が抑制できる理由を推測する。図５（ａ）は、半導体装置の断面図、図５（ｂ）は、図５（ｂ）のＡ−Ａのエネルギーバンド図である。図５（ａ）を参照し、半導体装置の構造は図２（ｄ）と同じであり説明を省略する。図５（ａ）のＡ−Ａにおけるエネルギーバンド図を図５（ｂ）に示す。図５（ｂ）を参照し、伝導帯の底のエネルギーをＥｃ、価電子帯の頂のエネルギーをＥｖ、フェルミ準位エネルギーをＥｆとする。電子走行層１４の電子供給層１６との界面において、ＥｃがＥｆより低くなることにより２次元電子ガス２ＤＥＧが形成される。
図６（ａ）および図６（ｂ）は、図５（ａ）のＢ−Ｂのエネルギーバンド図である。シリコンリッチ窒化シリコン膜２６は化学量論的な組成の窒化シリコン膜（絶縁膜３０）に比べバンドギャップが小さくなる。
図６（ａ）は、比較例１に対応する。窒化物半導体層２０表面には、酸化ガリウム等のＶ族酸化物からなる酸化層が存在する。この酸化層は不安定でありコラプス現象および／または寄生容量の変化の原因となる。シリコンリッチな窒化シリコン膜２６内には活性なＳｉ−Ｈ基が多く含まれる。Ｓｉ−Ｈ基が熱処理により酸化層を吸着除去する。これにより、コラプス現象および／または寄生容量の変化を抑制できる。
しかしながら、酸化シリコン膜２６のシリコン組成比を大きくすると、図４（ａ）および図５（ｂ）に示したように、連続通電時のドレイン電流の変動が生じる。発明者はこの原因を以下のように考えた。Ｓｉ−Ｈ結合の一部のＨが脱離し、Ｓｉが酸化層と結合したとしても窒化シリコン膜２６中にはＳｉ−Ｈ結合が多く存在している。製造工程の熱処理において、Ｓｉ−Ｈ結合の水素が脱離するとＳｉの未結合軌道（ダングリングボンド）となる。Ｓｉ未結合軌道の準位は深い準位となる。２ＤＥＧが高電界となると、矢印６４のように２ＤＥＧから熱電子が窒化シリコン膜２６および絶縁膜３０内に注入される。窒化シリコン膜２６内の電子６０のうち一部はＳｉ−Ｓｉ結合に起因した準位をホッピング伝導して絶縁膜３０内に移動（矢印６６）し、トラップされる（矢印７２）。または表面で反射される（矢印６８）。窒化シリコン膜２６内の電子６０のうち一部はＳｉ未結合軌道に起因する準位にトラップされる（矢印６２）。Ｓｉ未結合軌道に起因した準位のエネルギーはＳｉ−Ｓｉ結合よりさらに低い。このため、Ｓｉ未結合軌道にトラップされた電子６０は、窒化シリコン膜２６内を伝導できない。これにより、破線７４のように窒化シリコン膜２６のエネルギーが高くなる。よって、２ＤＥＧのエネルギーが上昇し、２ＤＥＧ濃度が減少し、ドレイン電流が変動する。
そこで、発明者は、以下の方法を考えた。まず、シリコンリッチ窒化シリコン膜２６内のＳｉ−Ｈ結合のＨを脱離させる。次に、Ｓｉの未結合軌道に結合させる元素を導入し、Ｓｉの未結合軌道にこの元素を結合させる。この元素としては、Ｓｉと結合させるため電子親和力が大きくギブスの自由エネルギーの低い化合形態をとる元素が好ましい。さらに、窒化シリコン膜２６内を移動させるためイオン半径が比較的小さい元素が好ましい。よって、Ｖ族からＶＩＩ族であり、かつ第２周期から第４周期の元素が好ましい。さらに、窒化シリコン膜２６内で深い準位を形成しないため、Ｓｉと結合しバンドギャップが広くなる化学形態を示す元素が好ましい。これらを満足する元素として、Ｏ（酸素）、Ｎ（窒素）、Ｆ（弗素）、Ｐ（燐）、Ｓ（硫黄）およびＳｅ（セレン）が挙げられる。このうち、プラズマ処理に適した元素はＯ、ＮまたはＦである。
このように、図１（ｄ）の熱処理において、Ｓｉ−Ｈ結合のＨを脱離させＳｉ未結合軌道を生成する。図２（ａ）のプラズマ処理において、Ｓｉ未結合軌道に例えばＯを結合させる。Ｓｉ−Ｏ結合に起因した準位は浅くなるため、Ｓｉ未結合軌道に起因した準位のように電子をトラップさせない。
図６（ｂ）は、実施例１に対応する。窒化シリコン膜２６内にはＳｉ未結合軌道に起因する準位が少ないため、窒化シリコン膜２６内に注入された電子は絶縁膜３０内に伝導する。これにより、窒化シリコン膜２６のエネルギーの変化は小さくドレイン電流の変動が抑制される。
窒化シリコン膜２６内のＳｉ未結合軌道がＯと結合しているかを調べるため、ＦＴＩＲ（Fourier Transform Infrared Spectroscopy）測定を行った。サンプルは、以下の３つを準備した。なお、窒化シリコン膜２６の成膜条件は図１（ｃ）、熱処理条件は図１（ｄ）、プラズマ条件は図２（ａ）のＩＣＰ法において例示した条件である。
サンプルＡ：ＧａＮ層上に窒化シリコン膜２６を形成した直後のサンプル
サンプルＢ：サンプルＡを熱処理せずにＯを用いプラズマ処理したサンプル
サンプルＣ：サンプルＡを熱処理した後Ｏを用いプラズマ処理したサンプル
図７は、各サンプルのＦＴＩＲスペクトルを示す図である。図７を参照し、横軸は波数、縦軸は強度である。Ｓｉ−Ｎ信号は、Ｓｉ−Ｎ結合の伸縮振動の信号であり約８４０ｃｍ−１である。Ｓｉ−Ｏ信号は、Ｓｉ−Ｏ結合の伸縮振動の信号であり約１０５０ｃｍ−１である。Ｓｉ−Ｈ信号は、Ｓｉ−Ｈ結合の伸縮振動の信号であり約２１５０ｃｍ−１である。Ｎ−Ｈ信号は、Ｎ−Ｈ結合の伸縮振動の信号であり約３３００ｃｍ−１である。
Ｓｉ−Ｎ信号はサンプルＡからＣに従い小さくなる。Ｓｉ−Ｏ信号はサンプルＡからＣに従い大きくなる。Ｓｉ−Ｈ信号はサンプルＡに比べサンプルＢおよびＣが小さい。Ｎ−Ｈ信号はサンプルによる差がほとんどない。これより、プラズマ処理によりＳｉ−Ｈ結合が減少しＳｉ−Ｏ結合が増加している。Ｓｉ−Ｎ結合の一部もＳｉ−Ｏ結合となる。熱処理によりＳｉ−Ｏ結合がさらに多くなる。
窒化シリコン膜２６内の深さ方向のＯ濃度についてＳＩＭＳ（Secondary Ion Mass Spectrometry）法を用い測定した。図８（ａ）および図８（ｂ）は、それぞれサンプルＡおよびＣの深さに対する濃度またはイオン強度を示す図である。深さは窒化シリコン膜２６の表面からの深さに対応する。測定した元素はＨ、Ｏ、ＳｉおよびＧａである。ＨおよびＯは濃度で示し、ＳｉおよびＧａは２次イオン強度で示す。縦の点線が窒化シリコン膜２６とＧａＮ層との界面に対応する。
図８（ａ）および図８（ｂ）を参照し、サンプルＡおよびＣにおいて、窒化シリコン膜２６のＧａＮ層との界面（深さ１５ｎｍから２０ｎｍあたり）においてＯ濃度が高くなっている。これは、ＧａＮ層の表面に形成された酸化ガリウム層の酸素をシリコンリッチ酸化シリコン膜２６内の過剰のＳｉ−Ｈ基によりゲッタリングしたことを示している。深さ１５ｎｍより浅い領域においてはＳｉ−ＨのＨが脱離したＳｉ未結合軌道が残存していると考えられる。
図８（ｂ）のように、サンプルＣにおいては、深さ０ｎｍから１０ｎｍの領域において、Ｏ濃度が図８（ａ）のサンプルＡより高くなっている。これは、Ｓｉ未結合軌道がＯと共有結合したためと考えられる。
以上のように、Ｏプラズマ処理により、窒化シリコン膜２６内のＳｉ未結合軌道がＳｉ−Ｏ共有結合対に置換されたことが確認された。
実施例１によれば、図１（ｃ）のように窒化物半導体層２０上に屈折率が２．２以上の窒化シリコン膜２６を形成する。図２（ａ）のように窒化シリコン膜２６表面にＯを含むプラズマに曝す。これにより、図５（ｂ）のように、ドレイン電流の変動を抑制できる。
窒化シリコン膜２６は、シリコンリッチ膜とするため、屈折率が２．３以上が好ましく、２．３５以上がより好ましい。また、アモルファス状とならない程度以下であることが好ましく、例えば２．８５以下が好ましく、２．６以下がより好ましい。窒化シリコン膜２６の組成比Ｓｉ／Ｎ（原子比）は０．７５より大きいことによりシリコンリッチ膜となる。Ｓｉ／Ｎは、０．８以上が好ましく、０．９以上がより好ましい。Ｓｉ／Ｎは１．２以下が好ましい。
プラズマ処理工程は、窒化シリコン膜２６表面にＯ、Ｎ、およびＦの少なくとも一つを含むプラズマに曝せばよい。プラズマ処理に用いる処理装置はＣＣＰ装置、ＩＣＰ装置以外にも例えばＥＣＲ（Electron Cyclotron Resonance）装置でもよい。プラズマ処理条件は、Ｏ、ＮまたはＦが窒化物半導体層２０には到達せず、窒化シリコン膜２６のＳｉ−Ｈ結合が残存する領域に導入できるように、適宜設定することができる。
図１（ｄ）のように、窒化シリコン膜２６を形成する工程後かつプラズマ処理工程前に、窒化シリコン膜２６を窒化シリコン膜２６を形成する温度より５０℃以上高い温度で熱処理する。これにより、Ｓｉ−ＨのＨを脱離させることができる。なお、図７のように、熱処理を行わなくてもＳｉ−Ｈ結合をＳｉ−Ｏ結合に置換することは可能である。
窒化シリコン膜２６を成膜後、ＴＤＳ（Thermal Desorption Spectrometry）法を用い熱処理とＨ脱離の関係を調べた。図９は、窒化シリコン膜の温度に対する水素イオン強度を示す図である。図９を参照し、窒化シリコン膜２６の成膜温度は３００℃である。熱処理温度が高くなるとＨの脱離が多くなる。約７００℃においてＨ脱離は飽和する。Ｈの脱離は成膜温度＋５０℃から始まる。よって、Ｈを脱離させるため、図１（ｄ）の熱処理温度は窒化シリコン膜２６を形成する温度より５０℃以上であることが好ましい。さらに、熱処理温度は、成膜温度より１００℃以上が好ましく、２００℃以上がより好ましい。Ｈ脱離が飽和するため、熱処理温度は、成膜温度より４００℃以下が好ましい。
次に、実施例１の変形例について説明する。図１０(ａ)から図１２（ｂ）は、実施例１の変形例に係る半導体装置の製造方法を示す断面図である。図１０（ａ）を参照し、図１（ａ）と同様に基板１０上に窒化物半導体層２０を形成する。図１０（ｂ）を参照し、窒化物半導体層２０上に屈折率が２．２以上の窒化シリコン膜２６を形成する。窒化シリコン膜２６の形成方法は図１（ｃ）と同じである。図１０（ｃ）を参照し、窒化シリコン膜２６を熱処理する。熱処理条件等は図１（ｄ）と同じである。図１０（ｄ）を参照し、窒化シリコン膜２６表面をＯ、Ｎ、およびＦの少なくとも一つを含むプラズマに曝す。プラズマ処理条件等は図２（ａ）と同じである。
図１１（ａ）を参照し、図１（ｂ）と同様に、フォトレジスト５０を形成する。窒化シリコン膜２６に開口を形成し、開口内にソース電極２２およびドレイン電極２４を形成する。ソース電極２２およびドレイン電極２４の形成条件等は図１（ｂ）と同じである。図１１（ｂ）を参照し、ソース電極２２、ドレイン電極２４および窒化シリコン膜２６上に絶縁膜３６を形成する。絶縁膜３６は、例えば膜厚が５０ｎｍ、屈折率が２．２より小さく化学量論的な組成に近い窒化シリコン膜である。図１１（ｃ）を参照し、図２（ｂ）と同様にゲート電極２８を形成する。
図１２（ａ）を参照し、図２（ｃ）と同様に絶縁膜３０を形成する。図１２（ｂ）を参照し、図２（ｄ）と同様にソース配線３２およびドレイン配線３４を形成する。
実施例１のように、ソース電極２２およびドレイン電極２４を形成する工程を、プラズマ処理工程の前に実施してもよい。実施例１の変形例のように、ソース電極２２およびドレイン電極２４を形成する工程を、プラズマ処理工程の後に実施してもよい。
実施例２は、窒化シリコン膜に元素をイオン注入する例である。図１３（ａ）および図１３（ｂ）は、実施例２に係る半導体装置の製造方法を示す断面図である。図１３（ａ）を参照し、図１（ａ）から図１（ｃ）の工程を行なう。窒化シリコン膜２６を熱処理する。熱処理条件は図１（ｄ）と同じである。図１３（ｂ）を参照し、窒化シリコン膜２６に、Ｏ、Ｎ、Ｆ、Ｐ、ＳおよびＳｅの少なくとも一つを含むイオンを注入する。イオン注入条件は、例えば注入エネルギーが０．５ｋｅＶ、ドーズ量が５×１０１２ｃｍ-２である。
実施例２によれば、プラズマ処理の変わりにイオン注入することにより、窒化シリコン膜２６内にＯ、Ｎ、Ｆ、Ｐ、ＳまたはＳｅを導入できる。これにより、実施例１と同様にドレイン電流の変動を抑制できる。イオン注入条件は、Ｏ、Ｎ、Ｆ、Ｐ、ＳまたはＳｅが窒化物半導体層２０には到達せず、窒化シリコン膜２６のＳｉ−Ｈ結合が残存する領域に導入できるように、適宜設定することができる。
イオン注入工程の後に熱処理を行なっても良い。熱処理温度は、注入したイオンがＳｉと結合する程度の温度とすることができる。また、ソース電極２２およびドレイン電極２４を形成する工程を、イオン注入処理工程の前に実施してもよい。実施例１の変形例のように、ソース電極２２およびドレイン電極２４を形成する工程を、イオン注入処理工程の後に実施してもよい。図１（ｄ）の熱処理は行わなくてもよい。
実施例３は、窒化シリコン膜に元素を拡散により導入する例である。図１４（ａ）から図１４（ｃ）は、実施例３に係る半導体装置の製造方法を示す断面図である。図１４（ａ）を参照し、図１（ａ）から図１（ｃ）の工程を行なう。窒化シリコン膜２６を熱処理する。熱処理条件は図１（ｄ）と同じである。図１４（ｂ）を参照し、窒化シリコン膜２６上にＳｅ膜３８を形成する。Ｓｅ膜３８は、例えば膜厚が３ｎｍであり、スパッタ法を用い形成する。図１４（ｃ）を参照し、熱処理することにより、Ｓｅ膜３８のＳｅを窒化シリコン膜２６内に熱拡散させる。熱処理温度は例えば４００℃である。
実施例３によれば、プラズマ処理の変わりに拡散処理することにより、窒化シリコン膜２６内にＳｅを導入できる。これにより、実施例１と同様にドレイン電流の変動を抑制できる。拡散条件は、Ｓｅが窒化物半導体層２０には到達せず、窒化シリコン膜２６のＳｉ−Ｈ結合が残存する領域に導入できるように、適宜設定することができる。
ソース電極２２およびドレイン電極２４を形成する工程を、拡散処理工程の前に実施してもよい。実施例１の変形例のように、ソース電極２２およびドレイン電極２４を形成する工程を、拡散処理工程の後に実施してもよい。図１（ｄ）の熱処理は行わなくてもよい。
実施例１から３のように、窒化シリコン膜２６にＯ、Ｎ、Ｆ，Ｐ、ＳおよびＳｅの少なくとも一つからなる元素を導入する工。また、これらの元素が導入された窒化シリコン膜２６は、半導体装置を製造した後においても窒化物半導体２０上に残存する。すなわち、これらの元素が導入された窒化シリコン膜２６は除去されない。これにより、ドレイン電流の変動を抑制できる。
これらの元素の導入は、実施例１のように導入する元素を含むプラズマに曝すことにより行なってもよい。また、実施例２のように、導入する元素をイオン注入することにより行なってもよい。さらに、導入する元素を熱拡散することにより行なってもよい。
Ｓｉ−ＨのＨを脱離させるため、元素を導入する前に、窒化シリコン膜２６が設けられた窒化物半導体層２０に熱処理を実施することが好ましい。熱処理温度は、窒化シリコン膜２６の成長温度よりも５０℃以上高いことが好ましい。
実施例１の変形例のように、元素を導入する工程の前または後に窒化物半導体層２０にオーミック接触する電極を形成することができる。
窒化シリコン膜２６は、電界効果トランジスタのゲート電極２８とドレイン電極２４の間の領域に設けられている。これにより、ドレイン電流の変動を抑制できる。
さらに、図２（ｃ）のように、窒化シリコン膜２６上に、２．２より小さい屈折率を有する窒化シリコンからなる保護膜（絶縁膜３０）を形成することができる。
ドレイン電流の変動を抑制するため、窒化シリコン膜２６は、窒化物半導体層の表面に接して形成されていることが好ましい。
また、元素は、窒化シリコン膜２６の全面に導入することが好ましい。
実施例１から実施例３において、窒化物半導体層１１は、例えばＧａＮ、ＩｎＮ、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＡｌＩｎＮおよびＡｌＩｎＧａＮの少なくとも一つの層を含めばよい。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
２０ 窒化物半導体層
２２ ソース電極
２４ ドレイン電極
２６ 窒化シリコン膜
２８ ゲート電極
３０ 絶縁膜
３２ ソース配線
３４ ドレイン配線

Claims (5)

  1. 窒化物半導体上にオーミック接触するソース電極およびドレイン電極からなる電極を形成する工程と、
    前記窒化物半導体の表面に接触し、２．２以上の屈折率を有する窒化シリコン膜を形成する工程と、
    前記窒化シリコン膜を形成する工程の後、前記窒化物半導体および前記窒化シリコン膜に対し前記窒化シリコン膜の成膜温度から５０℃以上かつ４００℃以下の温度範囲で熱処理を実施する工程と、
    前記熱処理を実施する工程の後、前記窒化シリコン膜に酸素、窒素、弗素、燐、硫黄およびセレンの少なくとも一つからなる元素を導入する工程と、
    前記元素を導入する工程の後、前記窒化物半導体上に形成されたフォトレジストをマスクとして利用し、前記窒化シリコン膜に開口を形成する工程と、
    前記開口内の前記窒化物半導体上にゲート電極を形成する工程と、
    前記元素を導入する工程の後、前記窒化シリコン膜上に、２．２より小さい屈折率を有する窒化シリコンからなる保護膜を形成する工程と、
    を含み、
    前記ソース電極と前記ゲート電極との間および前記ゲート電極とドレイン電極との間における前記元素が導入された前記窒化シリコン膜および前記保護膜は、前記窒化物半導体上に残存してなることを特徴とする半導体装置の製造方法。
  2. 前記元素は、酸素、窒素またはフッ素であり、前記元素を含むプラズマに曝す工程により前記窒化シリコン膜に導入されることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記熱処理を実施する工程は、前記窒化シリコン膜の成膜温度より１００℃以上高い温度で実施されることを特徴とする請求項１または２記載の半導体装置の製造方法。
  4. 前記熱処理を実施する工程は、前記窒化シリコン膜の成膜温度より２００℃以上高い温度で実施される請求項３記載の半導体装置の製造方法。
  5. 前記元素は、前記元素をイオン注入する工程、および前記元素を熱拡散する工程の何れかにより前記窒化シリコン膜に導入されることを特徴とする請求項１記載の半導体装置の製造方法。
JP2012279752A 2012-12-21 2012-12-21 半導体装置の製造方法 Active JP6106908B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012279752A JP6106908B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法
US14/102,639 US9396927B2 (en) 2012-12-21 2013-12-11 Method for fabricating semiconductor device
US15/180,851 US9818838B2 (en) 2012-12-21 2016-06-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012279752A JP6106908B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2014123667A JP2014123667A (ja) 2014-07-03
JP2014123667A5 JP2014123667A5 (ja) 2016-02-18
JP6106908B2 true JP6106908B2 (ja) 2017-04-05

Family

ID=50975093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012279752A Active JP6106908B2 (ja) 2012-12-21 2012-12-21 半導体装置の製造方法

Country Status (2)

Country Link
US (2) US9396927B2 (ja)
JP (1) JP6106908B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6197344B2 (ja) * 2013-04-18 2017-09-20 住友電気工業株式会社 半導体装置
JP6241915B2 (ja) * 2013-07-31 2017-12-06 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN104409431B (zh) * 2014-10-24 2017-07-04 苏州能讯高能半导体有限公司 一种半导体器件
JP2016171162A (ja) * 2015-03-12 2016-09-23 株式会社東芝 半導体装置
JP2017079288A (ja) * 2015-10-21 2017-04-27 住友電気工業株式会社 半導体装置の製造方法及び半導体装置
JP6640687B2 (ja) * 2016-09-09 2020-02-05 株式会社東芝 半導体装置
JP7031282B2 (ja) * 2017-12-20 2022-03-08 富士通株式会社 半導体装置及びその製造方法、高周波増幅器
JP2019175913A (ja) * 2018-03-27 2019-10-10 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
CN112186031A (zh) * 2020-09-25 2021-01-05 浙江大学杭州国际科创中心 一种等离子体的处理方法及其应用

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09260372A (ja) * 1996-03-21 1997-10-03 Toshiba Corp 半導体装置の絶縁膜の形成方法
JP2006269673A (ja) * 2005-03-23 2006-10-05 Nec Electronics Corp 半導体装置およびその製造方法
JP4912604B2 (ja) 2005-03-30 2012-04-11 住友電工デバイス・イノベーション株式会社 窒化物半導体ｈｅｍｔおよびその製造方法。
US8482035B2 (en) * 2005-07-29 2013-07-09 International Rectifier Corporation Enhancement mode III-nitride transistors with single gate Dielectric structure
JP5186776B2 (ja) * 2007-02-22 2013-04-24 富士通株式会社 半導体装置及びその製造方法
JP5345328B2 (ja) * 2008-02-22 2013-11-20 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
US8213751B1 (en) * 2008-11-26 2012-07-03 Optonet Inc. Electronic-integration compatible photonic integrated circuit and method for fabricating electronic-integration compatible photonic integrated circuit
JP5531432B2 (ja) * 2009-03-27 2014-06-25 富士通株式会社 化合物半導体装置及びその製造方法
JP2012033688A (ja) * 2010-07-30 2012-02-16 Sumitomo Electric Ind Ltd 半導体装置の製造方法
JP6339762B2 (ja) * 2013-01-17 2018-06-06 富士通株式会社 半導体装置及びその製造方法、電源装置、高周波増幅器

Also Published As

Publication number Publication date
JP2014123667A (ja) 2014-07-03
US20140179078A1 (en) 2014-06-26
US20160293724A1 (en) 2016-10-06
US9818838B2 (en) 2017-11-14
US9396927B2 (en) 2016-07-19

Similar Documents

Publication Publication Date Title
JP6106908B2 (ja) 半導体装置の製造方法
JP5345328B2 (ja) 半導体装置の製造方法
US7709403B2 (en) Silicon carbide-oxide layered structure, production method thereof, and semiconductor device
Park et al. High-Quality ICPCVD $\hbox {SiO} _ {2} $ for Normally Off AlGaN/GaN-on-Si Recessed MOSHFETs
US10388779B2 (en) Semiconductor device and manufacturing method thereof
US9396928B2 (en) Method for fabricating semiconductor device
US9960266B2 (en) Damage-free plasma-enhanced CVD passivation of AlGaN/GaN high electron mobility transistors
JP2013140835A (ja) 半導体装置及び半導体装置の製造方法
JP5499319B2 (ja) 半導体デバイス及びその製造方法
US20160155835A1 (en) Semiconductor device
JP2011210780A (ja) ＧａＮ−ＭＩＳトランジスタ、ＧａＮ−ＩＧＢＴ、およびこれらの製造方法
JP2018200932A (ja) 半導体装置の製造方法および半導体装置
US20070126007A1 (en) SiC semiconductor device and method of fabricating same
TW201417192A (zh) 半導體晶圓的製造方法、半導體晶圓、半導體裝置的製造方法及半導體裝置
Yang et al. A Normally-Off GaN MIS-HEMT Fabricated Using Atomic Layer Etching to Improve Device Performance Uniformity for High Power Applications
Watanabe et al. Low-interface-trap-density and high-breakdown-electric-field SiN films on GaN formed by plasma pretreatment using microwave-excited plasma-enhanced chemical vapor deposition
JP6582537B2 (ja) 半導体装置および半導体装置の製造方法
JP2015073002A (ja) 化合物半導体装置及びその製造方法
Watanabe et al. Low interface trap density and high breakdown electric field SiN films on GaN formed by plasma pretreatment using microwave-excited plasma-enhanced chemical vapor deposition
US9966447B2 (en) Method of manufacturing semiconductor device by plasma treatment and heat treatment, and semiconductor device
JP2017098448A (ja) 窒化物半導体装置の製造方法
Mistele et al. Engineering and impact of surface states on AlGaN/GaN-based hetero field effect transistors
Chen Optimization of Ohmic Contacts and Surface Passivation for ‘Buffer-Free’GaN HEMT Technologies
Arith 4H-SiC metal oxide semiconductor devices
CN116885000A (zh) 一种基于P型氮化物隔离的P-GaN晶体管及其制备方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20151221

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161102

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170217

R150 Certificate of patent or registration of utility model

Ref document number: 6106908

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250