CN112186031A - 一种等离子体的处理方法及其应用 - Google Patents

一种等离子体的处理方法及其应用 Download PDF

Info

Publication number
CN112186031A
CN112186031A CN202011027085.4A CN202011027085A CN112186031A CN 112186031 A CN112186031 A CN 112186031A CN 202011027085 A CN202011027085 A CN 202011027085A CN 112186031 A CN112186031 A CN 112186031A
Authority
CN
China
Prior art keywords
treatment
nitrogen
gallium nitride
plasma
density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011027085.4A
Other languages
English (en)
Inventor
杨树
李彦君
韩绍文
盛况
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhejiang University ZJU
ZJU Hangzhou Global Scientific and Technological Innovation Center
Original Assignee
Zhejiang University ZJU
ZJU Hangzhou Global Scientific and Technological Innovation Center
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhejiang University ZJU, ZJU Hangzhou Global Scientific and Technological Innovation Center filed Critical Zhejiang University ZJU
Priority to CN202011027085.4A priority Critical patent/CN112186031A/zh
Publication of CN112186031A publication Critical patent/CN112186031A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供了等离子体的处理方法，应用于III‑V族氮化物功率器件的势垒调制的制作或III‑V族氮化物P型欧姆接触的制作，对功率器件的表面进行处理，改变了器件表层半导体材料的原子结构和相应电子结构，钝化了悬挂键和补偿了空位，以及提高了表面或界面质量，降低表面态密度，去除表面自然氧化层，另一方面可以修复氮空位等晶格缺陷。

Description

一种等离子体的处理方法及其应用
技术领域
本发明涉及等离子体的处理方法，尤其涉及等离子体对功率器件的表面进行处理，钝化了悬挂键和补偿了空位，以及提高了表面或界面质量，降低表面态密度，去除表面自然氧化层，另一方面可以修复氮空位等晶格缺陷的等离子体的处理方法及其应用。
背景技术
等离子体(plasma)又叫做电浆，是由部分电子被剥夺后的原子及原子团被电离后产生的正负离子组成的离子化气体状物质，尺度大于德拜长度的宏观电中性电离气体，其运动主要受电磁力支配，并表现出显著的集体行为。它广泛存在于宇宙中，常被视为是除去固、液、气外，物质存在的第四态。等离子体是一种很好的导电体，利用经过巧妙设计的磁场可以捕捉、移动和加速等离子体。等离子体物理的发展为材料、能源、信息、环境空间、空间物理、地球物理等科学的进一步发展提供了新的技术和工艺。
等离子体是不同于固体、液体和气体的物质第四态。物质由分子构成，分子由原子构成，原子由带正电的原子核和围绕它的、带负电的电子构成。当被加热到足够高的温度或其他原因，外层电子摆脱原子核的束缚成为自由电子，电子离开原子核，这个过程就叫做“电离”。这时，物质就变成了由带正电的原子核和带负电的电子组成的、一团均匀的离子团，这些离子团中正负电荷总量相等，因此它是近似电中性的，所以就叫等离子体。
半导体功率器件主结的势垒高度对器件的正向与反向性能有着至关重要的影响。较高的势垒高度可以一定程度上降低器件反向漏电流的大小，增加器件的反向耐压，但较高的势垒高度又会增加正向开启电压增加器件的导通损耗，而势垒高度太低时会降低器件的开关性能。
在半导体表面处的禁带中存在着表面态，对应的能级称为表面能级。表面态一般分为施主型和受主型两种。若能级被电子占据时呈电中性，释放电子后呈正电性，称为施主型表面态；若能级空着时为电中性，而接受电子后带负电，称为受主型表面态。一般表面态在半导体表面禁带中形成一定的分布，如果表面态密度很大，在表面态上就会积累很多负电荷能够放出足够多的电子。
降低器件的功率损耗一直是提高器件性能的重要部分，欧姆接触电阻决定了正向导通损耗。欧姆接触的特点为“非整流特性”，即电流流经金属-半导体界面时，不需要达到一定的开启电压，在线性坐标下电流随电压的上升而上升，电流与电压呈线性关系；而肖特基接触的特点为，只有达到一定的开启电压，在线性坐标下电流才随电压的上升而上升。当衡量欧姆接触的性能时，首先要确保电流与电压呈“非整流特性”的线性关系，然后对比电流随电压上升的速率大小，上升速率越快则欧姆接触电阻越小，欧姆接触性能越好，反之则欧姆接触性能越差。具有低欧姆接触电阻的器件可以大幅度降低器件的整体损耗。
传统方法难以实现低阻、高可靠的P型氮化镓欧姆接触，原因为P型氮化镓中的镁掺杂激活能高且激活率低，难以形成重掺的P型氮化镓层，空穴通过P型氮化镓和金属之间势垒的输运过程受到抑制。另一方面，P型氮化镓欧姆接触的接触电阻强烈依赖于P型氮化镓和金属之间的势垒高度，降低该势垒高度则有助于空穴通过势垒。有如下两种原因造成了P型氮化镓和金属之间的势垒高度偏大：(1)由于P型氮化镓表面存在1至3纳米的自然氧化层，该绝缘层会将P型氮化镓表面费米能级拉向禁带深处，导致P型氮化镓与金属之间的势垒高度增大；(2)P型氮化镓表面存在呈施主状态的氮空位等晶格缺陷，造成P型氮化镓表面费米能级向远离价带的方向偏移，导致P型氮化镓与金属之间的势垒高度增大。
发明内容
本发明提供了等离子体的处理方法，应用于III-V族氮化物功率器件的势垒调制的制作或III-V族氮化物P型欧姆接触的制作，对功率器件的表面进行处理，改变了器件表层半导体材料的原子结构和相应电子结构，钝化了悬挂键和补偿了空位，以及提高了表面或界面质量，降低表面态密度，去除表面自然氧化层，另一方面可以修复氮空位等晶格缺陷。
为了实现上述目的，本发明采用以下技术方案：
一种等离子体的处理方法，所述处理方法包括氮元素、氧元素或氟元素中的一种或多种的等离子体气体处理、离子注入或溶液浸泡。
进一步地，所述等离子体气体处理的方法包括：等离子体气体源流量为10sccm至2000sccm，等离子体气体压强为1mPa至100Pa，射频源功率为0.01kW至1kW，等离子处理单次处理时间为10秒至1800秒，处理次数为1次至10次，处理的温度为200K至1100K。
进一步地，所述离子注入的处理方法包括：离子注入源的能量为0.1keV至10keV，离子注入剂量为1×1010cm-2至1×1014cm-2。
进一步地，所述溶液浸泡的处理方法包括：溶液浓度为1wt％至50wt％，溶液温度为25摄氏度至200摄氏度，浸泡时间为10秒至1800秒。
等离子体处理方法的应用，所述处理方法应用于III-V族氮化物功率器件的势垒调制的制作或III-V族氮化物P型欧姆接触的制作。
进一步地，III-V族氮化物功率器件包括阳极和衬底，其制作方法包括：
在衬底上生长一氮化镓外延层；
在氮化镓外延层的表面使用含氮元素、氧元素或氟元素中的一种或多种的等离子体气体、离子注入或者溶液浸泡的处理方式形成势垒调制区域；以及
将阳极金属沉积在所述氮化镓外延层的表面形成所述阳极；其中所述势垒调制区域的氮空位密度和氧元素密度低于所述III-V族氮化物漂移区的氮空位密度和氧元素密度。
进一步地，势垒调制区域与所述阳极金属部分接触或者全部接触，所述阳极金属的边缘在所述势垒调制区域的边缘之内、所述阳极金属的边缘与所述势垒调制区域的边缘处理区边缘重合、或所述阳极金属的边缘在所述势垒调制区域的边缘之外。
进一步地，所述阳极金属与所述势垒调制区域接触且所述势垒调制区域位于所述阳极金属下方。
进一步地，III-V族氮化物P型欧姆接触制作包括：
光刻，得到图形化的第一光刻胶掩膜，作为氮元素处理掩膜；
利用氮元素处理掩膜在所述P型氮化镓层表面进行氮元素处理，所述氮元素处理包括含氮元素等离子体处理、含氮元素离子注入或含氮元素溶液浸泡中的一种或多种；
阳极金属沉积；
利用所述氮元素处理掩膜或第二光刻胶掩膜进行阳极金属剥离；以及阳极金属剥离后的热过程。
进一步地，P型氮化镓层表面处理区用于降低P型氮化镓与金属之间的势垒并提高P型欧姆接触性能。
本发明的有益效果是：本发明使用但不限于氮、氧、氟元素的等离子体对功率器件的表面进行处理，钝化了悬挂键和补偿了空位，以及提高了表面或界面质量，降低表面态密度，使得费米能级向价带顶移动，最终实现对半导体材料与金属接触形成的势垒高度进行调制。
本发明也可以利用氮元素处理P型氮化镓层，一方面可以去除表面自然氧化层，另一方面可以修复氮空位等晶格缺陷，从而降低P型氮化镓和金属之间的势垒高度，提高空穴通过该势垒的概率，最终获得了低阻、高可靠的III-V族氮化物P型欧姆接触。
附图说明
图1为根据本发明实施例1的氮化镓肖特基二极管的截面结构示意图100；
图2为图1所示的结构通过仿真得到的在执行表面势垒调制处理方法前后器件在正向导通特性上的比较图200；
图3为根据本发明实施例2的氮化镓肖特基二极管的截面结构示意图300；
图4为图3所示的结构通过仿真得到的在执行表面势垒调制处理方法前后器件在正向导通特性上的比较图400；
图5为根据本发明实施例1与实施例2的制作氮化镓肖特基二极管的流程图500；
图6是本发明实施例3的氮化镓PiN二极管100的截面图；
图7是根据本发明实施例3的TLM(传输线测量方法)测试结构截面图700；
图8是根据本发明实施例3的在TLM测试结构中的不同氮元素处理次数的电流电压关系图800；
图9是根据本发明实施例3的在TLM测试结构中的比接触电阻与氮元素处理次数关系图900；
图10是本发明实施例3的氮化镓PiN二极管的不同氮元素处理次数的正向导通电流电压关系图1000；
图11为根据本发明实施例3的P型欧姆接触制作流程图1100。
附图标记或代号：1为阳极金属，2为势垒调制区域，3为N型漂移区，4为N型衬底，5为阴极，6为介质层；
7为P型氮化镓层表面处理区，8为单层阳极，9为P型氮化镓层，10为N型氮化镓层，11为衬底，12为阴极，13为介质层，1-1、1-2…1-N为TLM测试结构中的P型氮化镓层表面处理区，2-1、2-2…2-N为TLM测试结构中的阳极，D-1、D-2…D-(N-1)为TLM测试结构图中相邻所述阳极的间距，其中N代表所述TLM测试结构中的欧姆接触区个数。
具体实施方式
下面将结合附图详细描述本发明的具体实施例，应当注意，这里描述的实施例只用于举例说明，并不用于限制本发明。在以下描述中，为了便于对本发明的透彻理解，阐述了大量特定细节。然而，本领域普通技术人员可以理解，这些特定细节并非为实施本发明所必需。此外，在一些实施例中，为了避免混淆本发明，未对公知的电路、材料或方法做具体描述。
在整个说明书中，对“一个实施例”、“实施例”、“一个示例”或“示例”的提及意味着：结合该实施例或示例描述的特定特征、结构或特性被包含在本发明至少一个实施例中。因此，在整个说明书的各个地方出现的短语“在一个实施例中”、“在实施例中”、“一个示例”或“示例”不一定都指同一实施例或示例。此外，可以以任何适当的组合和/或子组合将特定的特征、结构或特性组合在一个或多个实施例或示例中。此外，本领域普通技术人员应当理解，在此提供的附图均是为了说明的目的，其中相同的附图标记指示相同的元件。这里使用的术语“和/或”包括一个或多个相关列出的项目的任何和所有组合。
实施例1
图1为根据本发明实施例1的氮化镓肖特基二极管的截面结构示意图100，如图1所示实施，所述肖特基二极管包括阳极金属1，势垒调制区域2，N型漂移区3，N型衬底4，阴极5，介质层6。所述氮化镓肖特基二极管100进行表面势垒调制处理的位置仅在势垒调制区域2和阳极金属1接触的外围部分，例如阳极1与N型漂移区3相接触的外围部分。如图1所示实施例中，阳极金属1边缘处的势垒高度增加，从而实现降低器件反向漏电流以及提高器件反向耐压的作用。
势垒调制方法具体的是指使用但不限于含氮、氧、氟元素中的一种或者多种的等离子体气体、离子注入或者溶液浸泡的处理方式对功率器件的表面进行处理。其中所述表面为势垒调制区域2和阳极金属1的接触部分；且表面处理的位置可以是部分势垒调制区域2和阳极金属1的接触面，可以是一块区域或者是多块区域，同时也可以是整个接触面；最后形成的势垒调制区域2的截面呈现出近似长方形形状。
其中所述等离子体气体处理方法包括：含氮、氧、氟元素中的一种或者多种的等离子体气体源流量为10sccm至2000sccm，压强为1mPa至100Pa，射频源功率为0.01kW至1kW，等离子处理单次处理时间为10秒至1800秒，处理次数为1次至10次，处理的温度为200K至1100K；所述离子注入的处理方法包括：含氮、氧、氟元素中的一种或者多种的离子注入源的能量为10keV至1000keV，剂量为1×109cm-2至1×1014cm-2；所述含氮、氧、氟元素中的一种或者多种的溶液的浸泡处理方法包括：溶液浓度为1wt％至50wt％，溶液温度为25摄氏度至200摄氏度，浸泡时间为10秒至1800秒。如图1所示实施例，所述势垒调制区域2的规格可随设计的要求而变化，其最终所形成的势垒调制区域的深度、长度，以及与电极的重叠范围均可变化。所述势垒调制区域2在势垒调制处理前的氮空位或悬挂键的密度为氮空位或悬挂键密度一，所述势垒调制区域2在势垒调制处理后的氮空位或悬挂键的密度为氮空位或悬挂键密度二，则氮空位或悬挂键密度二小于氮空位或悬挂键密度一；所述势垒调制区域2在势垒调制处理前的氧元素的密度为氧元素密度一，所述势垒调制区域2在势垒调制处理后的氧元素的密度为氧元素密度二，则氧元素密度二小于氧元素密度一。
以上所述氮元素处理的条件参数均为较优值，具体表现为：
其中含氮、氧、氟元素中的一种或者多种的等离子体处理中：气体流量低于10sccm时，所选元素的等离子体与氮化镓表面接触不充分，无法有效降低势垒调制区域2的氮空位和悬挂键密度，当气体流量高于2000sccm时，所选元素的等离子体之间的碰撞程度较大，使得作用于氮化镓表面的所选元素的等离子体密度下降，无法有效降低势垒调制区域2的氮空位和悬挂键密度；气体压强低于1mPa时，由于氮化镓表面的镓-氮化学键受到所选元素的等离子体撞击变得不稳定，气压偏小则会造成势垒调制区域2的氮空位和悬挂键密度上升，气体压强高于100Pa时，所选元素的等离子体之间的碰撞程度较大，使得作用于氮化镓表面的所选元素的等离子体密度下降，无法有效降低势垒调制区域2的氮空位和悬挂键密度；功率低于0.01kW时，所选元素的等离子体的能量较低，无法补偿势垒调制区域2的氮空位和悬挂键，功率高于1kW时，所选元素的等离子体的能量过高，与氮化镓材料碰撞会破坏镓-氮化学键，造成势垒调制区域2的氮空位和悬挂键密度上升；处理时间低于10秒，则所选元素的等离子体无法去除表面的杂质与氧化层，导致无法有效降低势垒调制区域2的氮空位和悬挂键密度，处理时间高于1800秒或处理次数高于10次，则所选元素的等离子体会损坏氮化镓表面，引入晶格缺陷等损伤；温度低于200K时，所选元素的等离子体与氮化镓反应速率较慢，无法有效降低势垒调制区域2的氮空位和悬挂键密度，温度高于1100K时，温度达到氮化镓临界分解温度，势垒调制区域2会引入更多的氮空位和悬挂键。
其中含氮、氧、氟元素中的一种或者多种的离子注入处理中：目前可获得的离子注入源能量最低值为0.1keV，离子注入源能量高于10keV时，注入能量较高，造成晶格损伤，导致势垒调制区域2引入更多的氮空位和悬挂键；剂量低于1×1010cm-2时，提供的元素密度过低，无法有效降低势垒调制区域2的氮空位和悬挂键密度，剂量高于1×1014cm-2时，过多的元素无法与氮化镓形成牢固的化学键，势垒调制区域2的仍然有较多的氮空位和悬挂键。
其中含氮、氧、氟元素中的一种或者多种的溶液浸泡处理中：溶液浓度、温度或处理时间分别低于1wt％、25摄氏度或10秒时，溶液与氮化镓反应速率较慢，无法有效降低势垒调制区域2的氮空位和悬挂键密度，溶液浓度、温度或处理时间分别高于50wt％、200摄氏度或1800秒时，溶液会腐蚀氮化镓，造成势垒调制区域2的氮空位和悬挂键密度上升。
因此，以上所述表面势垒调制处理的条件参数均为较优值，较优值的选取体现了所述处理方法的具有一定的难度。
势垒调制区域2的深度为0.1纳米至100纳米。低于0.1纳米则无法有效降低势垒调制区域2的氧元素、氮空位和悬挂键密度，高于100纳米则会造成晶格损伤，导致势垒调制区域2的氮空位和悬挂键密度上升。因此，控制表面势垒调制处理的条件进而得到深度在0.1纳米至100纳米的势垒调制区域2是本发明的一个难点，本发明提到的处理方法可以有效控制所述势垒调制区域2的深度，进而有效减少所述势垒调制区域2的氧元素密度和悬挂键密度。
等离子处理的等离子体来源包括但不限于反应离子刻蚀(RIE)、感应耦合等离子体-反应离子刻蚀(ICP-RIE)、等离子体增强原子层沉积(PEALD)、等离子体增强化学气相沉积法(PECVD)等包含等离子体的工艺。
所述的表面势垒调制处理实施之后，所述势垒调制区域2的原子结构和相应电子结构将会得到相应的改变，具体是指钝化了悬挂键和补偿了空位，提高了表面或界面质量以及降低表面态密度，从而使得费米能级向价带顶移动最终实现对半导体材料与金属接触形成的势垒高度进行调制。
图2为图1所示的结构通过仿真得到的在执行表面势垒调制处理方法前后器件在正向导通特性上的比较图。其中，N型漂移区3的厚度为11μm，其掺杂浓度为8×1015cm-3；N型衬底4掺杂浓度为1×1018cm-3；势垒调制区域2和阳极的重叠长度为5μm。
实施例2
如图4所示实施例2，整个阳极金属1与N型漂移区3的接触面的势垒高度增加，从而增加器件开启电压，增强器件的开关性能。
图5为图4所示的结构通过仿真得到的在执行表面势垒调制处理方法前后器件在正向导通特性上的比较图。其中，N型漂移区3的厚度为11μm，其掺杂浓度为～8×1015cm-3；N型衬底4掺杂浓度为～1×1018cm-3。
可以发现半导体功率器件经过在整个势垒调制区域2和阳极金属1的接触面进行表面势垒调制处理后，器件的正向开启电压将会有明显的提升，所以针对势垒调制区域2和阳极金属1的接触面势垒过低的器件亦可采用该方法进行势垒调制，可以增强器件的开断性能，尤其是运用在晶体管器件当中。
图5为根据本发明实施例1与2的制作氮化镓肖特基二极管的流程图，所述氮化镓肖特基二极管包括阳极、阴极和衬底，所述制作方法包括步骤S1-S6。
步骤S1，在衬底上生长氮化镓外延层；在其它实施例中，所述氮化镓外延层与衬底之间可以包括其它半导体层，例如缓冲层。
步骤S2，利用HCl(盐酸)或溶液BOE(氟化铵溶液)去除所述氮化镓外延层上表面的氧化层薄膜。
步骤S3，对去除表面氧化层的所述氮化镓外延层的表面进行表面势垒调制处理形成势垒调制区域2；所述表面处理使用含氮、氧、氟元素中的一种或多种等离子体气体、离子注入或者溶液浸泡的处理方式，最终改变了器件表层半导体材料的原子结构和相应电子结构，并且钝化了悬挂键和补偿了空位以及提高了表面或界面质量，降低表面态密度，使得费米能级向价带顶移动，最终实现对半导体材料与金属接触形成的势垒高度的调制。
步骤S4，将阳极金属沉积在所述氮化镓外延层的上表面，最终形成所述阳极1。
步骤S5，将阴极金属沉积在外延的背面或者侧面，最终形成所述阴极5。
步骤S6，阳极和阴极金属制作后的热过程。
本领域普通技术人员应当理解，在其它实施例中，所述功率器件包括但不限于肖特基二极管、PiN二极管、混合式PiN肖特基二极管(MPS)、金属-氧化物半导体场效应晶体管(VDMOSFET、TMOSFET)、电流孔径垂直电子晶体管(CAVET)、沟道MOS势垒肖特基(TMBS)、结型场效应晶体管(JFET)、绝缘栅双极型晶体管(IGBT)、鳍式场效应晶体管(FinFET)、集成门极换流晶闸管(IGCT)以及门极可关断晶闸管(GTO)；制造所选用的半导体材料包括但不限于硅、碳化硅、氮化镓、砷化镓材料；衬底包括但不限于氮化镓、碳化硅、硅、蓝宝石、绝缘体上硅(SOI)、氮化铝、铝镓氮(AlxGa1-xN，0<x<1)、金刚石、金属铜、金属银和金属铝的一种或多种；介质层为二氧化硅、氮化硅、氧化铝、氮化铝、氧化铪、聚合物中任一种或多种介质层组合。
实施例3
图6为根据本发明实施例3的氮化镓PiN二极管600的截面图。如图6所示实施例中，所述氮化镓PiN二极管600包括P型氮化镓层表面处理区7，阳极8，P型氮化镓层9，N型氮化镓层10，衬底11，阴极12和介质层13。所述衬底11包括但不限于氮化镓、碳化硅、硅、蓝宝石、绝缘体上硅(SOI)、氮化铝、铝镓氮(AlxGa1-xN，0<x<1)、金刚石、金属铜、金属银和金属铝的一种或多种；所述N型氮化镓层10位于所述衬底11上方；所述P型氮化镓层9位于所述N型氮化镓层10上方；所述P型氮化镓层表面处理区7位于所述P型氮化镓层9表面；所述阳极8位于所述P型氮化镓层表面处理区7上方，所述阳极8与所述P型氮化镓层表面处理区7构成了P型欧姆接触区；所述介质层13位于器件表面；所述阴极12位于衬底远离阳极的一侧。
该III-V族氮化物P型欧姆接触制作方法为：将P型氮化镓层暴露在器件表面；利用掩膜在所述P型氮化镓层进行氮元素处理，形成P型氮化镓层表面处理区；以及将阳极制作于所述P型氮化镓层表面处理区上。
通过外延生长所述P型氮化镓层或离子注入形成局部或全部区域的所述P型氮化镓层或刻蚀P型氮化镓之上的材料等方法，将所述P型氮化镓层暴露在器件表面。
所述P型氮化镓层表面处理区的制作方法为利用掩膜进行氮元素处理。所述掩膜为具有一定图形的光刻胶掩膜。所述氮元素处理包括但不限于含氮元素等离子体处理、含氮元素离子注入或含氮元素溶液浸泡中的一种或多种。所述氮元素处理方法包括含氮元素等离子体处理、含氮元素离子注入或含氮元素溶液浸泡中的一种或多种。所述的氮元素来源包括但不限于氮气、氨气、氨水溶液、氟化铵溶液(BOE)、四甲基氢氧化铵(TMAH)溶液和硫化铵溶液((NH4)2S)。所述含氮元素等离子体处理的方法包括：等离子体气体源流量为10sccm至2000sccm，等离子体气体压强为1mPa至100Pa，射频源功率为0.01kW至1kW，含氮元素等离子处理单次处理时间为10秒至1800秒，含氮元素等离子处理次数为1次至10次，含氮元素等离子体处理的温度为200K至1100K，含氮元素等离子处理的等离子体来源包括但不限于反应离子刻蚀(RIE)、感应耦合等离子体-反应离子刻蚀(ICP-RIE)、等离子体增强原子层沉积(PEALD)、等离子体增强化学气相沉积法(PECVD)等包含等离子体的工艺；所述含氮元素离子注入的处理方法包括：离子注入源的能量为0.1keV至10keV，离子注入剂量为1×1010cm-2至1×1014cm-2；所述含氮元素溶液浸泡的处理方法包括：溶液浓度为1wt％至50wt％，溶液温度为25摄氏度至200摄氏度，浸泡时间为10秒至1800秒。所述P型氮化镓层表面处理区在氮元素处理前的氮空位等晶格缺陷的密度为氮空位等晶格缺陷密度一，所述P型氮化镓层表面处理区在氮元素处理后的氮空位等晶格缺陷的密度为氮空位等晶格缺陷密度二，则氮空位等晶格缺陷密度二小于氮空位等晶格缺陷密度一；所述P型氮化镓层表面处理区1在氮元素处理前的氧元素的密度为氧元素密度一，所述P型氮化镓层表面处理区在氮元素处理后的氧元素的密度为氧元素密度二，则氧元素密度二小于氧元素密度一。
以上所述氮元素处理的条件参数均为较优值，具体表现为：
其中含氮元素等离子体处理中：气体流量低于10sccm时，氮元素等离子体与P型氮化镓表面接触不充分，无法有效降低P型氮化镓层表面处理区的氮空位等晶格缺陷密度，当气体流量高于2000sccm时，氮元素等离子体之间的碰撞程度较大，使得作用于P型氮化镓表面的氮元素等离子体密度下降，无法有效降低P型氮化镓层表面处理区的氮空位等晶格缺陷密度；气体压强低于1mPa时，由于P型氮化镓的镓-氮化学键受到氮元素等离子体撞击变得不稳定，气压偏小则会导致氮元素溢出，造成P型氮化镓层表面处理区的氮空位等晶格缺陷密度上升，气体压强高于100Pa时，氮元素等离子体之间的碰撞程度较大，使得作用于P型氮化镓表面的氮元素等离子体密度下降，无法有效降低P型氮化镓层表面处理区的氮空位等晶格缺陷密度；功率低于0.01kW时，氮元素等离子体的能量较低，无法补偿P型氮化镓层表面处理区的氮空位等晶格缺陷，功率高于1kW时，氮元素等离子体的能量过高，与氮化镓材料碰撞会破坏镓-氮化学键，造成P型氮化镓层表面处理区的氮空位等晶格缺陷密度上升；处理时间低于10秒，则氮元素等离子体无法去除表面的杂质与氧化层，导致无法有效降低P型氮化镓层表面处理区的氮空位等晶格缺陷密度，处理时间高于1800秒或处理次数高于10次，则氮元素等离子体会损坏氮化镓表面，引入晶格缺陷等损伤；温度低于200K时，氮元素等离子体与氮化镓反应速率较慢，无法有效降低P型氮化镓层表面处理区的氮空位等晶格缺陷密度，温度高于1100K时，温度达到氮化镓临界分解温度，P型氮化镓层表面处理区会引入更多的氮空位等晶格缺陷。
其中含氮元素离子注入处理中：目前可获得的离子注入源能量最低值为0.1keV，离子注入源能量高于10keV时，注入氮元素的能量较高，造成晶格损伤，导致P型氮化镓层表面处理区引入更多的氮空位等晶格缺陷；剂量低于1×1010cm-2时，提供的氮元素密度过低，无法有效降低P型氮化镓层表面处理区的氮空位等晶格缺陷密度，剂量高于1×1014cm-2时，过多的氮元素无法与P型氮化镓形成牢固的镓-氮化学键，P型氮化镓层表面处理区仍然有较多的氮空位等晶格缺陷。
其中含氮元素溶液浸泡处理中：溶液浓度、温度或处理时间分别低于1wt％、25摄氏度或10秒时，溶液与P型氮化镓反应速率较慢，无法有效降低P型氮化镓层表面处理区的氮空位等晶格缺陷密度，溶液浓度、温度或处理时间分别高于50wt％、200摄氏度或1800秒时，溶液会腐蚀P型氮化镓，造成P型氮化镓层表面处理区的氮空位等晶格缺陷密度上升。
因此，以上所述氮元素处理的条件参数均为较优值，较优值的选取体现了所述氮元素处理方法具有一定的难度。
所述P型氮化镓层表面处理区的深度为0.1纳米至100纳米。低于0.1纳米则无法有效降低P型氮化镓层表面处理区的氧元素、氮空位等晶格缺陷密度，高于100纳米则会造成晶格损伤，导致P型氮化镓层表面处理区的氮空位等晶格缺陷密度上升。因此，控制氮元素处理方法进而得到深度在0.1纳米至100纳米的P型氮化镓层表面处理区是本发明的一个难点，本发明提到的氮元素处理方法可以有效控制所述P型氮化镓层表面处理区的深度，进而有效减少所述P型氮化镓层表面处理区的氧元素和氮空位等晶格缺陷密度。
所述阳极金属的沉积方法包括但不限于蒸发和溅射中的一种或多种；所述阳极金属包括但不限于Pt、Pd、Ni、Cr、W、Ti、Al、Ag和Au的一种或多种；所述阳极金属制作后的热过程，包括不退火或退火，其中退火温度为100摄氏度至1000摄氏度，退火时间为10秒至1800秒，退火气体包括但不限于氮气、氧气、氨气、氢气、氩气的一种或多种。
所述阴极金属包括但不限于Pt、Pd、Ni、Cr、W、Ti、Al、Ag和Au的一种或多种。
所述P型欧姆接触区，包括P型氮化镓层表面处理区和位于P型氮化镓层表面处理区上的阳极，所述P型氮化镓层表面处理区与所述阳极之间形成P型欧姆接触，其中在所述P型氮化镓层的表面进行氮元素处理后形成所述P型氮化镓层表面处理区。
所述阳极与所述P型氮化镓层表面处理区的位置关系包括但不限于阳极的边缘在P型氮化镓层表面处理区边缘之内、或阳极的边缘与P型氮化镓层表面处理区边缘重合、或阳极的边缘在P型氮化镓层表面处理区边缘之外。
所述介质层包括但不限于二氧化硅、氮化硅、氮化铝和氧化铝等材料的一种或多种。
所述P型氮化镓层表面处理区位于所述P型氮化镓层的表面所有区域或位于P型氮化镓层的表面部分区域。所述P型氮化镓层表面处理区用于降低所述P型氮化镓层与阳极之间的势垒并提高P型欧姆接触性能。
图11为根据本发明实施例3的P型欧姆接触制作流程图1100。制作方法包括步骤S1至S6。
步骤S1，光刻，得到图形化的第一光刻胶掩膜，作为氮元素处理掩膜；
步骤S2，利用氮元素处理掩膜在所述P型氮化镓层表面进行氮元素处理；
步骤S3，阳极金属沉积；
步骤S4，利用所述氮元素处理掩膜或第二光刻胶掩膜进行阳极金属剥离；
步骤S5，金属制作后的热过程。
图7为根据本发明实施例3的TLM测试结构截面图。所述TLM测试结构包括P型氮化镓层，P型氮化镓层表面处理区1-1、1-2…1-N，阳极2-1、2-2…2-N，TLM测试结构图中相邻所述阳极的间距分别为D-1、D-2…D-(N-1)。其中N代表所述TLM测试结构中的欧姆接触区个数。
P型氮化镓层表面处理区的氮元素处理的方法为含氮元素等离子体处理，所述含氮元素等离子体处理的次数为0、4和8次。
图8为根据本发明实施例3的TLM测试结构中的电流电压关系图。对比所述金属间距相同时，不同氮元素处理条件下的电流电压关系，经过4次含氮元素等离子体处理与未经历含氮元素等离子体处理相比，相同电压下的电流更大；经过8次含氮元素等离子体处理与经过4次含氮元素等离子体处理相比，相同电压下的电流更大。其中每次含氮元素等离子体处理的等离子体源、等离子体气体源流量、等离子体气体压强、射频源功率、单次处理时间和温度等条件可以相同或不同。
图9为根据本发明实施例3的TLM测试结构提取出的比接触电阻与含氮元素等离子体处理次数的关系。经过4次含氮元素等离子体处理与未经历含氮元素等离子体处理相比，比接触电阻更小；经过8次含氮元素等离子体处理与经过4次含氮元素等离子体处理相比，比接触电阻更小。其中每次含氮元素等离子体处理的等离子体源、等离子体气体源流量、等离子体气体压强、射频源功率、单次处理时间和温度等条件可以相同或不同。
图10为本发明实施例3的氮化镓PiN二极管600的不同氮元素处理次数的正向导通电流电压关系。
所述P型氮化镓层表面处理区1的宽度为1000微米，所述阳极2的宽度为1000微米，所述P型氮化镓层3的厚度为0.5微米，所述N型氮化镓层4的厚度为18微米。其中P型氮化镓层表面处理区1的宽度等于所述阳极2的宽度，氮元素处理所利用的光刻胶掩膜与阳极金属剥离所利用的掩膜为同一掩膜，即第一光刻胶掩膜，防止了氮元素处理和阳极金属制作步骤之间的其他工艺重新引入杂质、氧化层和氮空位等晶格缺陷。
P型氮化镓层表面处理区的氮元素处理方法为含氮元素等离子体处理，所述含氮元素等离子体处理的次数为0、4和8次。
经过4次含氮元素等离子体处理的PiN氮化镓二极管与未经历含氮元素等离子体处理的PiN氮化镓二极管相比，相同电压下的正向电流更大；经过8次含氮元素等离子体处理的PiN氮化镓二极管与经过4次含氮元素等离子体处理的PiN氮化镓二极管相比，相同电压下的正向电流更大。图中的开启电压为PN结的开启电压，而不是欧姆接触的开启电压。
虽然已参照几个典型实施例描述了本发明，但应当理解，所用的术语是说明和示例性、而非限制性的术语。由于本发明能够以多种形式具体实施而不脱离发明的精神或实质，所以应当理解，上述实施例不限于任何前述的细节，而应在随附权利要求所限定的精神和范围内广泛地解释，因此落入权利要求或其等效范围内的全部变化和改型都应为随附权利要求所涵盖。

Claims (10)

1.一种等离子体的处理方法，其特征在于，所述处理方法包括氮元素、氧元素或氟元素中的一种或多种的等离子体气体处理、离子注入或溶液浸泡。
2.根据权利要求1所述的一种等离子体的处理方法，其特征在于，所述等离子体气体处理的方法包括：等离子体气体源流量为10sccm至2000sccm，等离子体气体压强为1mPa至100Pa，射频源功率为0.01kW至1kW，等离子处理单次处理时间为10秒至1800秒，处理次数为1次至10次，处理的温度为200K至1100K。
3.根据权利要求1所述的一种等离子体的处理方法，其特征在于，所述离子注入的处理方法包括：离子注入源的能量为0.1keV至10keV，离子注入剂量为1×1010cm-2至1×1014cm-2。
4.根据权利要求1所述的一种等离子体的处理方法，其特征在于，所述溶液浸泡的处理方法包括：溶液浓度为1wt％至50wt％，溶液温度为25摄氏度至200摄氏度，浸泡时间为10秒至1800秒。
5.一种如权利要求1所述的等离子体处理方法的应用，其特征在于，所述处理方法应用于III-V族氮化物功率器件的势垒调制的制作或III-V族氮化物P型欧姆接触的制作。
6.根据权利要求5所述的一种等离子体处理方法的应用，其特征在于，III-V族氮化物功率器件包括阳极和衬底，其制作方法包括：
在衬底上生长一氮化镓外延层；
在氮化镓外延层的表面使用含氮元素、氧元素或氟元素中的一种或多种的等离子体气体、离子注入或者溶液浸泡的处理方式形成势垒调制区域；以及
将阳极金属沉积在所述氮化镓外延层的表面形成所述阳极；其中所述势垒调制区域的氮空位密度和氧元素密度低于所述III-V族氮化物漂移区的氮空位密度和氧元素密度。
7.根据权利要求6所述的一种等离子体处理方法的应用，其特征在于，势垒调制区域与所述阳极金属部分接触或者全部接触，所述阳极金属的边缘在所述势垒调制区域的边缘之内、所述阳极金属的边缘与所述势垒调制区域的边缘处理区边缘重合、或所述阳极金属的边缘在所述势垒调制区域的边缘之外。
8.根据权利要求7所述的一种等离子体处理方法的应用，其特征在于，所述阳极金属与所述势垒调制区域部分接触且所述势垒调制区域位于所述阳极金属下方。
9.根据权利要求5所述的一种等离子体处理方法的应用，其特征在于，III-V族氮化物P型欧姆接触制作包括：
光刻，得到图形化的第一光刻胶掩膜，作为氮元素处理掩膜；
利用氮元素处理掩膜在所述P型氮化镓层表面进行氮元素处理，所述氮元素处理包括含氮元素等离子体处理、含氮元素离子注入或含氮元素溶液浸泡中的一种或多种；
阳极金属沉积；
利用所述氮元素处理掩膜或第二光刻胶掩膜进行阳极金属剥离；以及阳极金属剥离后的热过程。
10.根据权利要求9所述的一种等离子体处理方法的应用，其特征在于，P型氮化镓层表面处理区用于降低P型氮化镓与金属之间的势垒并提高P型欧姆接触性能。
CN202011027085.4A 2020-09-25 2020-09-25 一种等离子体的处理方法及其应用 Pending CN112186031A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011027085.4A CN112186031A (zh) 2020-09-25 2020-09-25 一种等离子体的处理方法及其应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011027085.4A CN112186031A (zh) 2020-09-25 2020-09-25 一种等离子体的处理方法及其应用

Publications (1)

Publication Number Publication Date
CN112186031A true CN112186031A (zh) 2021-01-05

Family

ID=73945226

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011027085.4A Pending CN112186031A (zh) 2020-09-25 2020-09-25 一种等离子体的处理方法及其应用

Country Status (1)

Country Link
CN (1) CN112186031A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203556A (zh) * 2021-12-08 2022-03-18 中山大学 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294016B1 (en) * 1999-10-20 2001-09-25 Kwangju Institute Of Science And Technology Method for manufacturing p-type GaN based thin film using nitridation
CN101335204A (zh) * 2007-06-29 2008-12-31 北京大学 一种p型氮化镓的表面处理方法
CN101471408A (zh) * 2007-12-28 2009-07-01 北京大学 镁掺杂氮化镓基材料和发光二极管p型氮化镓的激活方法
US20110207256A1 (en) * 2010-02-24 2011-08-25 Applied Materials, Inc. In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
US20140179078A1 (en) * 2012-12-21 2014-06-26 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
CN109494154A (zh) * 2018-11-14 2019-03-19 中国工程物理研究院电子工程研究所 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
CN109599431A (zh) * 2018-10-16 2019-04-09 浙江大学 一种用于iii-v族氮化物功率器件有源区与终端结构的制作方法
JP2020155469A (ja) * 2019-03-18 2020-09-24 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6294016B1 (en) * 1999-10-20 2001-09-25 Kwangju Institute Of Science And Technology Method for manufacturing p-type GaN based thin film using nitridation
CN101335204A (zh) * 2007-06-29 2008-12-31 北京大学 一种p型氮化镓的表面处理方法
CN101471408A (zh) * 2007-12-28 2009-07-01 北京大学 镁掺杂氮化镓基材料和发光二极管p型氮化镓的激活方法
US20110207256A1 (en) * 2010-02-24 2011-08-25 Applied Materials, Inc. In-situ acceptor activation with nitrogen and/or oxygen plasma treatment
US20140179078A1 (en) * 2012-12-21 2014-06-26 Sumitomo Electric Device Innovations, Inc. Method for fabricating semiconductor device
CN109599431A (zh) * 2018-10-16 2019-04-09 浙江大学 一种用于iii-v族氮化物功率器件有源区与终端结构的制作方法
CN109494154A (zh) * 2018-11-14 2019-03-19 中国工程物理研究院电子工程研究所 提高氮化镓基电子器件可靠性的方法及氮化镓基电子器件
JP2020155469A (ja) * 2019-03-18 2020-09-24 国立大学法人東海国立大学機構 窒化物半導体装置の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
汪贵华编著: "《光电子器件 第2版》", 31 January 2014, 国防工业出版社 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114203556A (zh) * 2021-12-08 2022-03-18 中山大学 一种用于调控氧化镓半导体表层电导的方法及半导体晶圆

Similar Documents

Publication Publication Date Title
US9093284B2 (en) Aluminum gallium nitride etch stop layer for gallium nitride based devices
US10600921B2 (en) Silicon carbide semiconductor device and method of manufacturing silicon carbide semiconductor device
KR20140042871A (ko) 전류 애퍼쳐 수직 전자 트랜지스터들
EP2920814A1 (en) Semiconductor structure and recess formation etch technique
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
KR102080745B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US8741707B2 (en) Method and system for fabricating edge termination structures in GaN materials
CN111801804B (zh) 沟槽mos型肖特基二极管及其制造方法
US9257500B2 (en) Vertical gallium nitride power device with breakdown voltage control
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN107785258B (zh) 一种4H-SiC P型绝缘栅双极型晶体管的制备方法
CN109950323A (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN112186031A (zh) 一种等离子体的处理方法及其应用
Kim et al. Non-alloyed ohmic contacts on GaAs using metal-interlayer-semiconductor structure with SF 6 plasma treatment
JP6639384B2 (ja) ヘテロ接合トランジスタに通常は妨げられる注入領域を形成する方法
JP2010056100A (ja) ショットキーバリアダイオード
CN111180335A (zh) 一种GaN基垂直二极管及其制备方法
CN110676172A (zh) 一种实现低导通电阻的增强型氮化镓晶体管的方法
JP6336554B2 (ja) 半導体本体上の接触層形成
CN115312605A (zh) 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法
US11626483B2 (en) Low-leakage regrown GaN p-n junctions for GaN power devices
CN107230614B (zh) 氮化镓半导体器件的制备方法
Li et al. Enhanced Performance of GaN Schottky Barrier Diodes by Oxygen Plasma Treatment
CN103681831A (zh) 高电子迁移率晶体管及其制造方法
US8748204B2 (en) Structure and method for III-nitride device isolation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20210105

RJ01 Rejection of invention patent application after publication