CN115312605A - 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 - Google Patents

改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 Download PDF

Info

Publication number
CN115312605A
CN115312605A CN202211027807.5A CN202211027807A CN115312605A CN 115312605 A CN115312605 A CN 115312605A CN 202211027807 A CN202211027807 A CN 202211027807A CN 115312605 A CN115312605 A CN 115312605A
Authority
CN
China
Prior art keywords
gallium oxide
metal
layer
lightly doped
anode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211027807.5A
Other languages
English (en)
Inventor
郑雪峰
洪悦华
王鑫炀
张豪
何云龙
马晓华
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN202211027807.5A priority Critical patent/CN115312605A/zh
Publication of CN115312605A publication Critical patent/CN115312605A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063Reduced surface field [RESURF] pn-junction structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66969Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了一种改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法,主要解决现有同类器件终端边缘处电场分布不均匀,器件易被击穿的问题。其由下至上依次包括:阴极欧姆金属层(1)、重掺杂氧化镓衬底(2)、n型轻掺杂氧化镓外延层(3)、阳极肖特基金属(4)和p型氧化镍层(5),该p型氧化镍层(5)沉积在阳极肖特基金属(4)的终端边缘外,且采用单环结构或双环结构,以与n型轻掺杂氧化镓外延层(3)形成耗尽区;该阳极肖特基金属的下半部分位于n型轻掺杂氧化镓外延层的内部或位于n型轻掺杂氧化镓外延层的表面。本发明具有改善终端边缘峰值电场,提高击穿电压的优点,可用于耐高压大功率电力电子系统。

Description

改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法
技术领域
本发明属于半导体器件技术领域,特别涉及一种氧化镓肖特基二极管,可用于耐高压大功率电力电子系统。
技术背景
氧化镓半导体材料凭借其禁带宽度大,击穿电场高,导通电阻小等特点成为半导体行业目前最具有研究价值之一的新兴材料。禁带宽度大则可以制备大功率器件,基于氧化镓功率器件的Baliga优值为GaN的4倍、SiC的10倍以及Si的3444倍。因此,氧化镓有望在耐高压、大功率、低损耗的功率器件领域发光发热。
氧化镓功率器件目前主要包括二极管和三极管MOSFETs,其中二极管主要有肖特基二极管以及异质结pn二极管。由于氧化镓尚未实现有效的P型掺杂,所以目前主要使用其它p型半导体材料,如氧化镍、氧化铜、氧化锡与n型氧化镓结合制成异质结pn二极管。终端边缘峰值电场是二极管的一个重要器件参数,终端边缘峰值电场越小,器件性能越佳。氧化镓功率器件目前主要包括二极管和三极管MOSFETs,肖特基二极管与异质结pn二极管相比,具有频率高、反向恢复时间短的优势,但是肖特基二极管的边缘击穿决定击穿电压,因此传统肖特基二极管的击穿电压无法达到理想值,限制了氧化镓二极管在高压领域的应用。一方面,在耐高压应用下,相较于双极器件,传统肖特基二极管存在击穿电压低的问题;另一方面,边缘击穿决定击穿电压,有效缓解边缘电场集中效应,是提高器件耐压性能的关键问题之一。
现有肖特基二极管结构,如图1所示。其由下至上依次包括阴极欧姆金属层1,重掺杂氧化镓衬底2,n型轻掺杂氧化镓外延层3,阳极肖特基金属4,该二极管因为氧化镓外延层3与阳极金属4两者贴合的终端位置电场过高,导致边缘处的电场分布不均匀,从而造成边缘电场集中效应,器件易被击穿,无法满足耐高压需求。
发明内容
本发明目的在于针对上述现有技术的不足,提供一种改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法,以提高器件的击穿电压,满足面向耐高压器件的应用要求。
实现本发明目的的技术关键是:通过磁控溅射技术在氧化镓外延层表面沉积氧化镍层以缓解边缘电场集中效应,其结构和制作方法如下:
1.一种改善终端边缘峰值电场的氧化镓肖特基二极管,由下至上依次包括阴极欧姆金属层1,重掺杂氧化镓衬底2,n型轻掺杂氧化镓外延层3,阳极肖特基金属4,其特征在于,所述阳极肖特基金属4的终端边缘外沉积有p型氧化镍层5,以与n型轻掺杂氧化镓外延层3形成耗尽区,使得阳极金属4边缘的氧化镓部分电子被p型半导体耗尽,有效减弱终端边缘峰值电场的分布。
进一步,所述p型氧化镍层5采用单环结构或双环结构。
进一步,所述阳极肖特基金属4的下半部分位于n型轻掺杂氧化镓外延层3的内部或位于n型轻掺杂氧化镓外延层3的表面。
进一步,所述阴极欧姆金属层1采用双层金属Ti/Au,其靠近氧化镓衬底层2第一层Ti的厚度为10~30nm,第二层Au金属的厚度为250~400nm。
进一步,所述重掺杂氧化镓衬底2的厚度为400~650μm,其掺杂浓度为2×1018m-3~2×1019m-3,掺杂离子种类为Sn离子;。
进一步,所述n型轻掺杂氧化镓外延层3的厚度为5~15μm,掺杂载流子浓度为1015~1017m-3,掺杂离子种类为Sn离子。
进一步,所述阳极肖特基金属4的蒸发金属为Ni/Au,且靠近n型轻掺杂氧化镓外延层(3)第一层金属Ni的厚度为45~55nm,第二层金属Au的厚度为300~400nm。
进一步,所述p型氧化镍层5厚度为50~100nm。
2.一种制备权利要求1二极管方法,其特征在于,包括以下步骤:
1)选用氧化镓衬底2,并对其依次进行丙酮-异丙醇-去离子水清洗;
2)采用氢化物气相外延技术HVPE在清洗后的氧化镓衬底正面进行外延轻掺杂氧化镓层3的生长;
3)采用磁控溅射在氧化镓衬底的背面沉积欧姆阴极金属1,并对欧姆阴极金属1进行欧姆退火;
4)利用光刻工艺在n型轻掺杂氧化镓外延层3形成阳极图案,并根据阳极图案采用电子束蒸发沉积阳极金属4;
4)采用磁控溅射方法在n型轻掺杂氧化镓外延层3与阳极金属4整体的上部沉积氧化镍层5;
5)采用BCl3/Cl2电感耦合等离子体刻蚀技术对氧化镍层5进行刻蚀开孔,再通过丙酮-乙醇清洗以及氮气吹干对阳极金属4上部的氧化镍层5剥离,完成器件制作。
本发明与现有技术相比,具有如下优点:
第一,本发明由于在阳极金属终端边缘外利用磁控溅射沉积一层p型氧化镍,可在该半导体层能与n型氧化镓形成耗尽区,使得阳极金属边缘的氧化镓部分电子被p型半导体耗尽,可有效减弱终端边缘峰值电场的分布,提高器件的击穿电压。
第二,本发明制备工艺难度低,击穿电压高,可满足面向耐高压器件的应用要求。
附图说明
图1为传统氧化镓肖特基二极管的结构示意图;
图2为本发明改善终端边缘峰值电场的氧化镓肖特基二极管的结构示意图;
图3为本发明制作图2氧化镓肖特基二极管的实现流程图;
图4为本发明实施例二制作的氧化镓肖特基二极管结构示意图;
图5为本发明实施例三制作的氧化镓肖特基二极管结构示意图。
图6为本发明的氧化镓肖特基二极管与传统的肖特基二极管边缘电场分布对比曲线图;
图7为本发明的氧化镓肖特基二极管与传统的肖特基二极管的反向击穿电压曲线图。
具体实施方式:
为了更清楚地说明本发明实施例中的技术方案,下面结合实施例和本发明技术描述中所需要使用的附图对本发明进一步说明。但本发明不限于这些实施案例,本领域的技术人员应当清楚,在没有这些具体细节的其他实施例中也可以实现本发明。
参照图2,本发明改善终端边缘峰值电场的氧化镓肖特基二极管,自下而上,包括:肖特基二极管阴极欧姆金属1、氧化镓衬底2、n型轻掺杂氧化镓外延层3、肖特基二极管阳极肖特基金属4和p型氧化镍层5,其中:
所述阴极欧姆金属层1,其采用双层金属Ti/Au,且靠近氧化镓衬底层2第一层Ti的厚度为10~30nm,第二层Au金属的厚度为250~400nm;
所述重掺杂氧化镓衬底2,其的厚度为400~650μm,掺杂浓度为2×1018m-3~2×1019m-3,掺杂离子种类为Sn离子;
所述n型轻掺杂氧化镓外延层3,其的厚度为5~15μm,掺杂载流子浓度为1015~1017m-3,掺杂离子种类为Sn离子;
所述阳极肖特基金属4,采用蒸发双层金属Ni/Au,其下半部分位于n型轻掺杂氧化镓外延层3的内部或表面,且靠近n型轻掺杂氧化镓外延层3第一层金属Ni的厚度为45~55nm,第二层金属Au的厚度为300~400nm;
其所述p型氧化镍层5,采用厚度为50~100nm的单环结构或双环结构,其位于阳极金属4的终端边缘外。
参照图3,本发明给出制作图2器件结构的以下三种实例:
实施例一:制作阳极肖特基金属的下半部分位于n型轻掺杂氧化镓外延层的表面,且p型氧化镍层采用单环结构的氧化镓肖特基二极管,如图2所示。
步骤一:氧化镓衬底2清洗。
1.1)选用氧化镓衬底2的厚度为650μm,有效掺杂载流子浓度为2×1018cm-3,掺杂离子种类为Sn离子;
1.2)将氧化镓衬底依次置于丙酮-异丙醇-去离子水中,在超声强度2.0的条件下超声清洗5分钟,然后使用氮气进行吹干。
步骤二:采用氢化物气相外延技术HVPE方法,在清洗后的氧化镓衬底2正面生长氧化镓外延层3。
2.1)在氢化物气相外延立式反应器的高温反应区中依次通入氨气、氯化氢气体与高纯金属Ga,设置反应器的温度为850℃,使得温度氯化氢气体与高纯金属Ga在此温度下反应生成GaCl和GaCl3
2.2)将高温反应区中所生成的GaCl和GaCl3推入低温反应区,再把氧化镓衬底2正面朝上置于HVPE立式反应器低温反应区中同时通入氧气,在650℃温度下使高温反应区产物GaCl、GaCl3与氧气发生反应,在氧化镓衬底2正面上生成厚度为10μm,掺杂载流子浓度为1016m-3的n型轻掺杂外延层氧化镓3。
步骤三:制备阴极欧姆金属1。
采用磁控溅射方法,在功率为300W,溅射时间为90分钟,压强为10mtorr,环境温度为25℃的条件下,将双层金属Ti/Au沉积在氧化镓衬底2的背面,且靠近氧化镓衬底层的第一层Ti的厚度为20nm,第二层Au金属的厚度为400nm,形成阴极欧姆。
步骤四:退火。
使用退火炉在氮气氛围下,对阴极欧姆金属1进行退火,退火温度为470℃,退火时间为1分钟。
步骤五:制备阳极肖特基金属4。
5.1)利用光刻技术,使用光刻胶在n型氧化镓外延层3的表面上制备出沉积阳极金属所需图案;
5.2)采用电子束蒸发方法将金属Ni/Au沉积在n型氧化镓外延层3表面的图案上,且第一层金属Ni的厚度为45nm,第二层金属Au的厚度为400nm。
步骤六:采用磁控溅射生长氧化镍层5。
采用磁控溅射的方法,在功率为150w,腔内氧气浓度为20%,气体流量O2/Ar=12/6sccm,压强为10mtorr,环境温度为25℃的条件下,在阳极金属4以及n型氧化镓外延层3整体的上方形成厚度为100nm的氧化镍层5。
步骤七:剥离氧化镍。
7.1)采用BCl3/Cl2电感耦合等离子体刻蚀技术,在功率为300w,气体流量BCl3/Cl2=40/16sccm,压强为10mtorr,刻蚀速率为8nm/min的条件下,对阳极金属4上沉积的氧化镍层5进行开孔;
7.2)将开孔后的样件依次置于丙酮-乙醇中超声,分别超声2分钟和3分钟,再使用氮气进行吹干以完成剥离,形成单环结构的氧化镍层;
7.3)采用N-甲基吡咯烷酮溶液洗掉残余光刻胶,完成器件制作。
实施例二:制作阳极肖特基金属的下半部分位于n型轻掺杂氧化镓外延层的内部,且p型氧化镍层采用单环结构的的氧化镓肖特基二极管,如图4所示。
步骤1:氧化镓衬底2清洗。
第一步,选用氧化镓衬底2的厚度为600μm,有效掺杂载流子浓度为2×1019cm-3,掺杂离子种类为Sn离子;
第二步,将氧化镓衬底依次置于丙酮-异丙醇-去离子水中,在超声强度2.0的条件下超声清洗5分钟,然后使用氮气进行吹干。
步骤2:采用氢化物气相外延技术HVPE方法,在清洗后的氧化镓衬底2正面生长氧化镓外延层3。
第一步,在氢化物气相外延立式反应器的高温反应区中依次通入氨气、氯化氢气体与高纯金属Ga,设置反应器的温度为800℃,使得氯化氢气体与高纯金属Ga在此温度下反应生成GaCl和GaCl3
第二步,将高温反应区中所生成的GaCl和GaCl3推入低温反应区,再把氧化镓衬底2正面朝上置于HVPE立式反应器低温反应区中同时通入氧气,在600℃温度下使高温反应区产物GaCl、GaCl3与氧气发生反应,在氧化镓衬底2正面上生成厚度为15μm,掺杂载流子浓度为1015m-3的n型轻掺杂外延层氧化镓3。
步骤3:制备阴极欧姆金属1。
采用磁控溅射方法,设置功率为150W,溅射时间为80分钟,压强为6mtorr,环境温度为25℃的工艺条件,在氧化镓衬底2的背面依次沉积厚度为10nm将Ti金属和厚度为350nm的Au金属,形成Ti/Au双层金属的阴极欧姆1
步骤4:退火。
设置退火温度为450℃,在氮气氛围下对阴极欧姆金属1进行退火2分钟。
步骤5:氧化镓外延层3上刻蚀凹槽。
第一步,利用光刻技术,使用光刻胶在氧化镓外延层上制备出凹槽图案;
第二步,采用BCl3/Cl2电感耦合等离子体刻蚀技术,设置在功率为300w,气体流量BCl3/Cl2=40/16sccm,压强为10mtorr,刻蚀速率为8nm/min的工艺条件,对氧化镓外延层3进行凹槽刻蚀,形成厚度为50nm的凹槽。
步骤6:制备阳极肖特基金属4。
第一步,利用光刻技术,使用光刻胶在已刻蚀凹槽的n型氧化镓外延层3的整个凹槽表面制备出沉积阳极金属所需图案;
第二步,采用电子束蒸发方法在已刻蚀沉积阳极金属所需图案的n型氧化镓外延层3的凹槽处沉积双层金属Ni/Au,且第一层金属Ni的厚度为50nm,第二层金属Au的厚度为350nm,形成阳极肖特基金属的下半部分位于n型轻掺杂氧化镓外延层内部的结构。
步骤7:采用磁控溅射生长氧化镍层5。
采用磁控溅射的方法,设置功率为200w,腔内氧气浓度为20%,气体流量O2/Ar=12/6sccm,压强为12mtorr,环境温度为25℃的工艺条件,形成厚度为75nm的氧化镍层5。
步骤8:剥离氧化镍。
第一步,采用电感耦合等离子体刻蚀技术中,设置功率为280w,气体流量BCl3/Cl2=40/16sccm,压强为12mtorr,刻蚀速率为8nm/min的工艺条件,对阳极金属4上沉积的氧化镍层5进行开孔;
第二步,将开孔后的样件依次置于丙酮-乙醇中超声,分别超声2分钟和3分钟,再使用氮气进行吹干以完成剥离,形成单孔结构的氧化镍层。
第三步,采用N-甲基吡咯烷酮溶液洗掉残余光刻胶,完成器件制作。
实施例三:制作阳极肖特基金属的下半部分位于n型轻掺杂氧化镓外延层的表面,且p型氧化镍层采用双环结构的氧化镓肖特基二极管,如图5所示。
步骤A:氧化镓衬底2清洗。
A1)选用厚度为400μm、有效掺杂载流子浓度为1019cm-3,掺杂离子种类为Sn离子的氧化镓衬底2;
A2)将氧化镓衬底依次置于丙酮-异丙醇-去离子水中,在超声强度2.0的条件下超声清洗5分钟,然后使用氮气进行吹干。
步骤B:采用氢化物气相外延技术HVPE方法,在清洗后的氧化镓衬底2正面进行生长氧化镓外延层3。
B1)在氢化物气相外延立式反应器的高温反应区中依次通入氨气、氯化氢气体与高纯金属Ga,设置反应器的温度为900℃,使得氯化氢气体与高纯金属Ga在此温度下反应生成GaCl和GaCl3
B2)将高温反应区中所生成的GaCl和GaCl3推入低温反应区,再把氧化镓衬底2正面朝上置于HVPE立式反应器低温反应区中同时通入氧气,在500℃温度下使高温反应区产物GaCl、GaCl3与氧气发生反应,在氧化镓衬底2正面上生成厚度为5μm,掺杂载流子浓度为1017m-3的n型轻掺杂外延层氧化镓3。
步骤C:制备阴极欧姆金属1。
采用磁控溅射方法,在氧化镓衬底2的背面沉积双层金属Ti/Au,且靠近氧化镓衬底层的第一层Ti的厚度为30nm,第二层Au金属的厚度为250nm,形成阴极欧姆金属1;
磁控溅射的工艺条件如下:
功率为200W,溅射时间为60分钟,压强为12mtorr,环境温度为25℃。
步骤D:退火。
设置退火温度为430℃,退火时间为3分钟,使用退火炉在氮气氛围下,对阴极欧姆金属进行退火。
步骤E:制备阳极肖特基金属4。
E1)利用光刻技术,使用光刻胶在n型氧化镓外延层3的表面上制备出沉积阳极金属所需图案;
E2)采用电子束蒸发方法将金属Ni/Au沉积在n型氧化镓外延层3表面的图案上,且第一层金属Ni的厚度为55nm,第二层金属Au的厚度为300nm。
步骤F:采用磁控溅射生长氧化镍层5。
采用磁控溅射的方法,在阳极肖特基金属4和n型氧化镓外延层3整体的上方形成厚度为50nm的氧化镍层5。
磁控溅射的工艺条件如下:
射功率为300w,腔内氧气浓度为20%,气体流量O2/Ar=12/6sccm,压强为6mtorr,环境温度为25℃。
步骤G:剥离氧化镍。
G1)采用BCl3/Cl2电感耦合等离子体刻蚀技术,在阳极金属上方以及距离阳极金属终端边缘外20nm的位置处进行刻蚀开孔,其中刻蚀的工艺条件是:功率为270w,气体流量BCl3/Cl2=40/16sccm,压强为6mtorr,刻蚀速率为8nm/min;
G2)将开孔后的样件依次置于丙酮-乙醇中超声,分别超声2分钟和3分钟,再使用氮气进行吹干以完成剥离,形成双环结构的氧化镍层;
G3)采用N-甲基吡咯烷酮溶液洗掉残余光刻胶,完成器件制作。
本发明的效果可以通过以下实验结果进一步说明:
实验一:由sivaco软件仿真分别对本发明第一实施例制备的氧化镓肖特基二极管和传统的肖特基二极管的边缘电场分布进行仿真,结果如图6所示。
从图6可见,传统肖特基二极管的终端边缘电场大小近似为2.875×106V/cm,而本发明第一实施例制备的肖特基二极管其终端边缘电场大小近似为2×106V/cm,相比于传统肖特基二极管终端边缘电场降低了30%,表明本发明的制备方法能够有效改善终端边缘峰值电场。
实验二:使用Keithley 4200测试仪分别对传统肖特基二极管和本发明第一实施例制备的肖特基二极管进行测试,得到的两者的反向击穿电压曲线如图7所示。
从图7可见,传统肖特基二极管反向击穿电压为287V,本发明制备的器件反向击穿电压为806V,相比于传统的肖特基二极管,本发明的氧化镓肖特基二极管反向击穿电压提高了181%,说明本发明的制备方法能够有效提高氧化镓二极管的反向击穿电压。
以上描述仅是本发明的三个具体实例,并未构成对本发明的任何限制,显然对于本领域的专业人员来说,在了解了本发明内容和原理后,都可能在不背离本发明原理、结构的情况下,进行形式和细节上的各种修改和改变,例如,阳极肖特基金属制备方法不仅限于电子束蒸发,还可使用磁控溅射或热蒸发等方法中任意一种;阴极欧姆金属制备方法不仅限于磁控溅射,还可使用电子束蒸发或热蒸发等方法中任意一种,但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种改善终端边缘峰值电场的氧化镓肖特基二极管,由下至上依次包括阴极欧姆金属层(1),重掺杂氧化镓衬底(2),n型轻掺杂氧化镓外延层(3),阳极肖特基金属(4),其特征在于,所述阳极肖特基金属(4)的终端边缘外沉积有p型氧化镍层(5),以与n型轻掺杂氧化镓外延层(3)形成耗尽区,使得阳极金属(4)边缘的氧化镓部分电子被p型半导体耗尽,有效减弱终端边缘峰值电场的分布。
2.根据权利要求1所述结构,其特征在于:所述p型氧化镍层(5)采用单环结构或双环结构。
3.根据权利要求1所述结构,其特征在于:所述阳极肖特基金属(4)的下半部分位于n型轻掺杂氧化镓外延层(3)的内部或位于n型轻掺杂氧化镓外延层(3)的表面。
4.根据权利要求1所述结构,其特征在于:
所述阴极欧姆金属层(1)采用双层金属Ti/Au,其靠近氧化镓衬底层(2)第一层Ti的厚度为10~30nm,第二层Au金属的厚度为250~400nm;
所述重掺杂氧化镓衬底(2)的厚度为400~650μm,其掺杂浓度为2×1018m-3~2×1019m-3,掺杂离子种类为Sn离子。
5.根据权利要求1所述结构,其特征在于:
所述n型轻掺杂氧化镓外延层(3)的厚度为5~15μm,掺杂载流子浓度为1015~1017m-3,掺杂离子种类为Sn离子;
所述阳极肖特基金属(4)的蒸发金属为Ni/Au,且靠近n型轻掺杂氧化镓外延层(3)第一层金属Ni的厚度为45~55nm,第二层金属Au的厚度为300~400nm;
所述p型氧化镍层(5)厚度为50~100nm。
6.一种制备权利要求1二极管方法,其特征在于,包括以下步骤:
1)选用氧化镓衬底(2),并对其依次进行丙酮-异丙醇-去离子水清洗;
2)采用氢化物气相外延技术HVPE在清洗后的氧化镓衬底正面进行外延轻掺杂氧化镓层(3)的生长;
3)采用磁控溅射在氧化镓衬底的背面沉积欧姆阴极金属(1),并对欧姆阴极金属(1)进行欧姆退火;
4)利用光刻工艺在n型轻掺杂氧化镓外延层(3)形成阳极图案,并根据阳极图案采用电子束蒸发沉积阳极金属(4);
4)采用磁控溅射方法在n型轻掺杂氧化镓外延层(3)与阳极金属(4)整体的上部沉积氧化镍层(5);
5)采用BCl3/Cl2电感耦合等离子体刻蚀技术对氧化镍层(5)进行刻蚀开孔,再通过丙酮-乙醇清洗以及氮气吹干对阳极金属(4)上部的氧化镍层(5)剥离,完成器件制作。
7.根据权利要求1所述方法,其特征在于:所述2)中采用氢化物气相外延技术HVPE对清洗后的氧化镓衬底(2)进行n型轻掺杂氧化镓外延层(3)的生长,实现如下:
2a)在氢化物气相外延立式反应器的高温反应区中依次通入氨气、氯化氢气体与高纯金属Ga,设置反应器的温度为800~900℃,使得温度氯化氢气体与高纯金属Ga在此温度下反应生成GaCl和GaCl3
2b)将高温反应区中所生成的GaCl和GaCl3推入低温反应区,再把氧化镓衬底(2)正面朝上置于HVPE立式反应器低温反应区中同时通入氧气,在500~650℃温度下使高温反应区产物GaCl、GaCl3与氧气发生反应,在氧化镓衬底(2)正面上生成厚度为5~15μm,掺杂载流子浓度为1015~1017m-3的n型轻掺杂外延层氧化镓(3)。
8.根据权利要求1所述方法,其特征在于:所述步骤3)采用磁控溅射技术在氧化镓衬底(2)背面制作欧姆金属及退火的工艺条件如下:
功率为150~300W,
溅射时间为60~90分钟,
压强为6~12mtorr,
溅射时间为60~90分钟,
环境温度为25℃,
退火温度为400~500℃,退火时间为1~3分钟。
9.根据权利要求1所述方法,其特征在于:所述4)中采用磁控溅射的方法在阳极金属(4)上沉积50~100nm的氧化镍层(5),工艺条件如下:
功率为150~300w,
腔内氧气浓度为20%,
气体流量O2/Ar=12/6sccm,
压强为6~12mtorr,
溅射时间为60~90分钟,
环境温度为25℃。
10.根据权利要求1所述方法,其特征在于:所述5)中采用电感耦合等离子体刻蚀技术中对阳极金属(4)上沉积的氧化镍层(5)进行开孔剥离,工艺条件如下:
功率为270~300w,
气体流量BCl3/Cl2=40/16sccm,
压强为6~12mtorr,
刻蚀速率为8nm/min。
CN202211027807.5A 2022-08-25 2022-08-25 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 Pending CN115312605A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211027807.5A CN115312605A (zh) 2022-08-25 2022-08-25 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211027807.5A CN115312605A (zh) 2022-08-25 2022-08-25 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法

Publications (1)

Publication Number Publication Date
CN115312605A true CN115312605A (zh) 2022-11-08

Family

ID=83864080

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211027807.5A Pending CN115312605A (zh) 2022-08-25 2022-08-25 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法

Country Status (1)

Country Link
CN (1) CN115312605A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985970A (zh) * 2022-12-30 2023-04-18 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115985970A (zh) * 2022-12-30 2023-04-18 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法
CN115985970B (zh) * 2022-12-30 2024-03-22 江南大学 一种低正向导通电压氧化镓肖特基二极管及其制备方法

Similar Documents

Publication Publication Date Title
CN102130160A (zh) 槽形沟道AlGaN/GaN增强型HEMT器件及制作方法
CN110379857B (zh) 一种包含p型氧化镓薄层的开关器件及其制备方法
CN115360235B (zh) 一种氮化镓肖特基势垒二极管及其制造方法
CN110993684A (zh) 基于阴阳极环形嵌套的大功率GaN准垂直肖特基二极管及其制备方法
WO2024041122A1 (zh) 高电子迁移率晶体管及其制备方法
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN113594234B (zh) 一种低开启电压的氧化镓肖特基二极管制备方法
CN110137244B (zh) GaN基自支撑衬底的垂直结构HEMT器件及制备方法
CN110164976B (zh) 应变型氧化镓mosfet器件结构及制备方法
CN115312605A (zh) 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法
CN109950324A (zh) p型阳极的Ⅲ族氮化物二极管器件及其制作方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
CN115377224A (zh) 一种高击穿双极场限环结构的氧化镓肖特基二极管及制备方法
KR100387099B1 (ko) 질화갈륨계 발광다이오드 및 그 제조방법
CN116093143A (zh) 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法
CN114497186A (zh) 金刚石/氧化镓异质pn结二极管的制备方法
CN114156341A (zh) 一种高阈值电压和高漏极工作电流的常闭型异质结场效应晶体管及制备方法
CN114530487A (zh) 带边缘终端的金刚石肖特基二极管的制备方法
CN112186031A (zh) 一种等离子体的处理方法及其应用
CN116581151B (zh) 一种低开启电压氧化镓肖特基二极管及其制备方法
CN107104046B (zh) 氮化镓肖特基二极管的制备方法
CN112038417B (zh) 基于顺电介质的肖特基二极管及其制作方法
CN115064581A (zh) 基于纵向渐变p型掺杂浓度结构的氧化镓pn二极管及制备方法
CN117878161A (zh) 氮化镓异质结功率二极管及其制备方法
CN115312604A (zh) 高耐压低导通电阻的鳍式氧化镓pn二极管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination