CN116093143A - 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 - Google Patents
一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 Download PDFInfo
- Publication number
- CN116093143A CN116093143A CN202211239583.4A CN202211239583A CN116093143A CN 116093143 A CN116093143 A CN 116093143A CN 202211239583 A CN202211239583 A CN 202211239583A CN 116093143 A CN116093143 A CN 116093143A
- Authority
- CN
- China
- Prior art keywords
- layer
- metal layer
- gallium nitride
- insulating layer
- schottky
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 86
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 85
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 229910052751 metal Inorganic materials 0.000 claims abstract description 124
- 239000002184 metal Substances 0.000 claims abstract description 124
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000002161 passivation Methods 0.000 claims abstract description 13
- 238000000034 method Methods 0.000 claims description 43
- 238000000137 annealing Methods 0.000 claims description 26
- 229920002120 photoresistant polymer Polymers 0.000 claims description 22
- 238000009826 distribution Methods 0.000 claims description 20
- 238000005530 etching Methods 0.000 claims description 18
- 238000001259 photo etching Methods 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 12
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 claims description 12
- 238000001312 dry etching Methods 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 8
- 238000009616 inductively coupled plasma Methods 0.000 claims description 8
- 239000010931 gold Substances 0.000 claims description 6
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- 238000000231 atomic layer deposition Methods 0.000 claims description 4
- 238000010438 heat treatment Methods 0.000 claims description 4
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- 235000012239 silicon dioxide Nutrition 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000004544 sputter deposition Methods 0.000 claims description 4
- 239000004065 semiconductor Substances 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910052759 nickel Inorganic materials 0.000 claims description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- 230000008878 coupling Effects 0.000 claims 1
- 238000010168 coupling process Methods 0.000 claims 1
- 238000005859 coupling reaction Methods 0.000 claims 1
- 230000005669 field effect Effects 0.000 claims 1
- 230000001939 inductive effect Effects 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 211
- 238000002360 preparation method Methods 0.000 description 5
- 238000010894 electron beam technology Methods 0.000 description 4
- 238000001704 evaporation Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000149 penetrating effect Effects 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000000306 component Substances 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- -1 platinum metals Chemical class 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66143—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明公开了一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，包括依次相接的衬底层、氮化镓层和势垒层；氮化镓层和势垒层部分区域被移除形成凹槽区域，凹槽区域内设有呈局域分布的绝缘层和欧姆金属层；凹槽区域外势垒层上方设有绝缘层和欧姆金属层；凹槽区域内绝缘层和欧姆金属层上方设有肖特基金属层；凹槽区域外绝缘层上方设有肖特基金属层，肖特基金属层、势垒层以及欧姆金属层上方设有钝化层；凹槽区域内，肖特基金属层、绝缘层以及氮化镓层形成金属‑绝缘层‑半导体场效应晶体管MISFET栅控结构；凹槽区域外，绝缘层与肖特基金属层形成场板结构。本发明降低了器件的开启电压，提升了其击穿电压和减小了漏电流，提升了器件电学性能。
Description
技术领域
本发明涉及一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管及其制作方法，属于半导体技术领域。
背景技术
作为电力电子系统的核心部件，半导体功率二极管广泛应用于风电、光伏、家电、工控、新能源等众多领域，主要起调幅变频、整流放大、功率控制等关键作用。与传统硅基肖特基二极管相比，氮化镓基肖特基二极管具有开关速度快、导通电阻低和高温稳定性好等优越特性，是提高功率电子系统的输出功率、降低功率损耗和提高转换效率的理想元器件。
由于异质衬底具有面积大、成本低等优势，目前大部分氮化镓肖特基二极管均是在异质衬底上制备，例如蓝宝石衬底和硅衬底。异质衬底与氮化镓材料之间存在较大的晶格失配和热失配，导致生长的氮化镓外延材料中存在较多的缺陷，影响器件的电学性能。
为了提升氮化镓肖特基二极管的电学性能，现有技术中利用凹槽刻蚀方法使得肖特基金属与氮化镓异质结界面的二维电子气直接接触，如图1所示，此种结构虽然在一定程度上降低了器件的开启电压和导通电阻，但导致器件的反向漏电流急剧变大，击穿电压降低，无法满足实际功率应用需求。
发明内容
本发明的目的是针对上述现有技术的不足，提供一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管及其制作方法，通过将MISFET栅控结构和场板结构集成在氮化镓肖特基二极管中，利用MISFET栅控结构调节沟道电子传导和场板结构舒缓阳极边缘电场，不仅降低了器件的开启电压，同时提升了其击穿电压和减小了漏电流，并且该结构利用MISFET栅控结构与刻蚀凹槽侧壁接触，削弱了凹槽刻蚀引起的材料损伤对器件性能的影响，制备方法简单，为提升氮化镓肖特基二极管的电学性能提供了解决方案。
为解决上述技术问题，本发明所采用的技术方案如下：
一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，自下而上包括依次相接的衬底层、氮化镓层和势垒层；氮化镓层和势垒层部分区域被移除形成凹槽区域，凹槽区域内设有呈局域分布的绝缘层和呈局域分布的欧姆金属层；凹槽区域外势垒层上方设有绝缘层和欧姆金属层；凹槽区域内绝缘层和欧姆金属层上方设有肖特基金属层；凹槽区域外绝缘层上方设有肖特基金属层，肖特基金属层、势垒层以及欧姆金属层上方设有钝化层；凹槽区域内，肖特基金属层、绝缘层以及氮化镓层形成金属-绝缘层-半导体场效应晶体管MISFET栅控结构；凹槽区域外，绝缘层与肖特基金属层形成场板结构。
上述结构中，MISFET栅控结构与凹槽区域侧壁接触；凹槽区域内，欧姆金属层与氮化镓层形成呈局域分布的欧姆接触。
凹槽区域内，绝缘层和欧姆金属层将凹槽区域底部完全覆盖，或者，绝缘层和欧姆金属层没有将凹槽区域底部完全覆盖；
凹槽区域内，当绝缘层和欧姆金属层将凹槽区域底部完全覆盖时，欧姆金属层和氮化镓层形成的呈局域分布欧姆接触与MISFET栅控结构并联连接；
凹槽区域内，当绝缘层和欧姆金属层没有将凹槽区域底部完全覆盖时，欧姆金属层和氮化镓层形成的呈局域分布欧姆接触、MISFET栅控结构以及肖特基金属层和氮化镓层形成的呈局域分布肖特基接触，三者并联连接。
为了进一步提升器件的电学性能，凹槽区域底部延伸至氮化镓层内的深度为1-5nm。
上述绝缘层为二氧化硅、氮化硅和三氧化二铝绝缘层中的一种材料形成单层绝缘层或者多种材料形成多层绝缘层；肖特基金属层为镍，金，钨，钼和铂金属中的一种材料形成单层金属或者多种材料形成多层金属。
本申请中“多”指两个以上。
为了更好地提升器件的电学性能，绝缘层的厚度为0.1-5nm，钝化层的厚度为500-2000nm。
本发明制作集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的方法，给出两种技术方案：
技术方案一，集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的制作方法，包括如下步骤：
(1)外延片自下而上依次包括衬底层、氮化镓层和势垒层，采用电感耦合等离子体干法刻蚀方法，移除氮化镓层和势垒层的部分区域，形成凹槽区域；
(2)利用光刻剥离方法，在凹槽区域内和凹槽区域外同时淀积呈局域分布的欧姆金属层，随后在800-900℃下对其进行高温退火处理，形成欧姆接触；
(3)生长绝缘层，利用光刻剥离方法，将生长的绝缘层部分剥离去除，最终在凹槽区域内和凹槽区域外同时形成呈局域分布的绝缘层；
(4)利用光刻剥离方法，在凹槽区域内和凹槽区域外淀积或溅射肖特基金属层，并对其进行低温退火处理，随后覆盖钝化层，完成二极管制作。
上述步骤(1)中，形成凹槽区域后，需要对凹槽区域中的刻蚀损伤进行修复，修复方法为：将外延片放入到质量浓度为20～30％的四甲基氢氧化铵溶液中在60-85℃下水浴加热100-500秒，和/或将外延片放入到氮气氛围中300-400℃下进行60-200秒的低温退火处理；
步骤(2)、(3)、(4)中，光刻剥离方法为：先让非图形区域覆盖光刻胶，再在外延片上整片覆盖绝缘层或金属层，采用剥离方法去除非图形区域的绝缘层或金属层，最终在图形区域留下绝缘层或金属层；
步骤(3)中，绝缘层的生长方式为原子层淀积、等离子体增强化学气相沉积或低压力化学气相沉积；
步骤(4)中，肖特基金属层退火条件为：氮气氛围中，300-400℃下退火60-200秒。
技术方案二，集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的制作方法，包括如下步骤：
步骤一：外延片自下而上依次包括衬底层、氮化镓层和势垒层，采用电感耦合等离子体干法刻蚀方法，移除氮化镓层和势垒层的部分区域，从而形成凹槽区域；
步骤二：在外延片上全片生长一层绝缘层，采用光刻方法使得光刻胶覆盖在图形区域上，利用电感耦合等离子体干法刻蚀方法对没有光刻胶保护的非图形区域进行刻蚀，最终在凹槽区域内和凹槽区域外同时形成呈局域分布的绝缘层；
步骤三：利用光刻剥离方法，在凹槽区域内和凹槽区域外同时淀积呈局域分布的欧姆金属层，随后在800-900℃下对其进行高温退火处理，形成欧姆接触；
步骤四：利用光刻剥离方法，在凹槽区域内和凹槽区域外淀积或溅射肖特基金属层，并对其进行低温退火处理，随后覆盖钝化层，完成二极管制作。
上述步骤一中，形成凹槽区域后，需要对凹槽区域中的刻蚀损伤进行修复，修复方法为：将外延片放入到质量浓度为20～30％的四甲基氢氧化铵溶液中在60-85℃下水浴加热100-500秒，和/或将外延片放入到氮气氛围中300-400℃下进行60-200秒的低温退火处理；
步骤二中，绝缘层的生长方式为原子层淀积、等离子体增强化学气相沉积或低压力化学气相沉积；
步骤三、四中，光刻剥离方法为：先让非图形区域覆盖光刻胶，再在外延片上整片覆盖绝缘层或金属层，采用剥离方法去除非图形区域的绝缘层或金属层，最终在图形区域留下绝缘层或金属层；
步骤四中，肖特基金属层退火条件为：氮气氛围中300-400℃下退火60-200秒。
本发明集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，有效解决了现有技术中氮化镓肖特基二极管的开启电压高、击穿电压低和漏电流大的问题。
本发明未提及的技术均参照现有技术。
本发明集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，利用MISFET栅控结构调节沟道电子传导和场板结构舒缓阳极边缘电场，不仅降低了器件的开启电压，同时提升了其击穿电压和减小了漏电流，并且该结构利用MISFET栅控结构与刻蚀凹槽侧壁接触，削弱了凹槽刻蚀引起的材料损伤对器件性能的影响，制备方法简单，为提升氮化镓肖特基二极管的电学性能提供了解决方案。
附图说明
图1为现有技术中氮化镓肖特基二极管结构原理图；
图2为本发明的集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的第一种结构原理图；
图3为本发明的集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的第二种结构原理图；
图4为本发明技术方案一制作集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的流程示意图；
图5为本发明技术方案二制作集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的流程示意图；
具体实施方式
为了更好地理解本发明，下面结合实施例进一步阐明本发明的内容，但本发明的内容不仅仅局限于下面的实施例。
本申请“上”、“下”等方位词为基于附图所示的方位或位置关系，仅是为了便于描述，不能理解为对本申请的限制。
实施例1
如图2所示，一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，自下而上，包括依次相接的衬底层1、氮化镓层2和势垒层3，氮化镓层2和势垒层3部分区域被移除形成凹槽区域，凹槽区域内设有呈局域分布的绝缘层4和呈局域分布的欧姆金属层5；凹槽区域外，势垒层3上方设有绝缘层4和欧姆金属层5；凹槽区域内，绝缘层4和欧姆金属层5上方设有肖特基金属层6；凹槽区域外绝缘层4上方设有肖特基金属层6；肖特基金属层6、势垒层3以凹槽区域外及欧姆金属层5上方设有钝化层7；凹槽区域内，肖特基金属层6、绝缘层4以及氮化镓层2形成金属-绝缘层-半导体场效应晶体管MISFET栅控结构；凹槽区域外，绝缘层4与肖特基金属层6形成场板结构。
MISFET栅控结构与凹槽区域侧壁接触；凹槽区域内，欧姆金属层5与氮化镓层2形成呈局域分布的欧姆接触。凹槽区域内，欧姆金属层5和氮化镓层2形成呈局域分布的欧姆接触与凹槽区域内肖特基金属层6、绝缘层4和氮化镓层2形成的MISFET栅控结构并联连接。
如图4和图5所示，按照两种方案制备上述集成MISFET栅控功能和场板功能的氮化镓肖特基二极管：
方案一，绝缘层4材料为氮化硅，绝缘层4厚度为2nm，凹槽区域底部深入到氮化镓层2内部的深度为1nm，制备方法包括如下步骤：
步骤1：凹槽区域刻蚀，如图4a所示，外延片结构自下而上包括依次相接的衬底层1、氮化镓层2和势垒层3，其中衬底层1采用的材料为硅材料(当然也可以是蓝宝石衬底和碳化硅衬底)，厚度为650μm，氮化镓层2厚度为3.3μm，势垒层3厚度为23nm；
对非图形区域覆盖光刻胶进行保护，采用电感耦合等离子体干法刻蚀方法对图形区域进行刻蚀，刻蚀气体为BCl3/Cl2，刻蚀功率为60W，刻蚀速率为0.6nm/s，刻蚀后凹槽区域底部深入到氮化镓层2内部的深度为1nm。为了减小刻蚀损伤，将刻蚀后外延片放入到浓度为25％的四甲基氢氧化铵溶液中在80℃下水浴加热300秒，再放入到氮气氛围中350℃下进行80秒低温退火处理。
步骤2：淀积欧姆金属层5，如图4b所示，在外延片非图形区域覆盖光刻胶，再在外延片上依次电子束蒸发厚度为40/220/40/50nm的Ti/Al/Ni/Au欧姆金属层5，采用剥离方法使得非图形区域的欧姆金属层和光刻胶脱落，随后在850℃下对外延片进行高温退火处理，使得凹槽区域内和凹槽区域外同时形成局域分布的欧姆金属层5。
步骤3：淀积绝缘层4，如图4c所示，在外延片非图形区域覆盖光刻胶，再在外延片上等离子体增强化学气相沉积厚度为2nm的氮化硅绝缘层4，采用剥离方法使得非图形区域的绝缘层和光刻胶脱落，使得凹槽区域内和凹槽区域外同时形成局域分布的绝缘层4。
步骤4：淀积肖特基金属层6，如图4d所示，在外延片非图形区域覆盖光刻胶，再在外延片上依次电子束蒸发厚度为30/150nm的Ni/Au肖特基金属层6，采用剥离方法使得非图形区域的肖特基金属层和光刻胶脱落，形成肖特基接触，并在氮气氛围中350℃下对外延片进行180秒低温退火处理提高肖特基接触质量，随后覆盖厚度为3μm的钝化层7，完成二极管制作。
方案二，绝缘层4材料为二氧化硅，绝缘层4厚度为5nm，凹槽区域底部深入到氮化镓层2内部的深度为3nm，制备方法包括如下步骤：
步骤一：凹槽区域刻蚀，如图5a所示，外延片结构自下而上包括依次相接的衬底层1、氮化镓层2和势垒层3，其中衬底层1采用的材料为蓝宝石材料，厚度为650μm，氮化镓层2厚度为3.3μm，势垒层3厚度为23nm；
对非图形区域覆盖光刻胶进行保护，采用电感耦合等离子体干法刻蚀方法对图形区域进行刻蚀，刻蚀气体为BCl3/Cl2，刻蚀功率为60W，刻蚀速率为0.6nm/s，刻蚀后凹槽区域底部深入到氮化镓层2内部的深度为3nm。为了减小刻蚀损伤，将刻蚀后外延片放入到浓度为25％的四甲基氢氧化铵溶液中在80℃下水浴加热300秒，再放入到氮气氛围中350℃下进行80秒低温退火处理。
步骤二：淀积绝缘层4，如图5b所示，在外延片上原子层淀积厚度为5nm的二氧化硅绝缘层4，采用光刻方法使得光刻胶覆盖在图形区域上进行保护，利用电感耦合等离子体干法刻蚀方法对没有光刻胶保护的非图形区域进行刻蚀，使得凹槽区域内和凹槽区域外同时形成局域分布的绝缘层4。
步骤三：淀积欧姆金属层5，如图5c所示，在外延片非图形区域覆盖光刻胶，再在外延片上依次电子束蒸发厚度为40/220/40/50nm的Ti/Al/Ni/Au欧姆金属层5，采用剥离方法使得非图形区域的欧姆金属层和光刻胶脱落，随后在850℃下对外延片进行高温退火处理，使得凹槽区域内和凹槽区域外同时形成局域分布的欧姆金属层5。
步骤四：淀积肖特基金属层6，如图5d所示，在外延片非图形区域覆盖光刻胶，再在外延片上依次电子束蒸发厚度为30/150nm的Ni/Au肖特基金属层6，采用剥离方法使得非图形区域的肖特基金属层和光刻胶脱落，形成肖特基接触，并在氮气氛围中350℃下对外延片进行180秒低温退火处理提高肖特基接触质量，随后覆盖厚度为2μm的钝化层7，完成二极管制作。
实施例2
如图3所示，一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，自下而上，包括依次相接的衬底层1、氮化镓层2和势垒层3，氮化镓层2和势垒层3部分区域被移除形成凹槽区域，凹槽区域内设有呈局域分布的绝缘层4和呈局域分布的欧姆金属层5；凹槽区域外，势垒层3上方设有绝缘层4和欧姆金属层5；凹槽区域内，绝缘层4、欧姆金属层5和氮化镓层2上方均设有肖特基金属层6；凹槽区域外绝缘层4上方设有肖特基金属层6，肖特基金属层6、势垒层3以及凹槽区域外欧姆金属层5上方设有钝化层7。凹槽区域内，肖特基金属层6、绝缘层4以及氮化镓层2形成金属-绝缘层-半导体场效应晶体管MISFET栅控结构；凹槽区域外，绝缘层4与肖特基金属层6形成场板结构。
MISFET栅控结构与凹槽区域侧壁接触。凹槽区域内，欧姆金属层5与氮化镓层2形成呈局域分布的欧姆接触。凹槽区域内，欧姆金属层5和氮化镓层2形成呈局域分布的欧姆接触，凹槽区域内肖特基金属层6、绝缘层4和氮化镓层2形成的MISFET栅控结构，以及凹槽区域内肖特基金属层6和氮化镓层2形成呈局域分布的肖特基接触，三者并联连接。实施例1中绝缘层4和欧姆金属层5将凹槽区域底部完全覆盖，而实施例2中绝缘层4和欧姆金属层5没有将凹槽区域底部完全覆盖，在凹槽区域内增加了肖特基金属层6和氮化镓层2形成的呈局域分布的肖特基接触，经验证，在二极管反向阻断状态下，肖特基接触四周会形成耗尽层，从而抑制反向漏电流和提升击穿电压，因此，实施例2器件的电学性能更优。
实施例2中的器件也按照两种方案制备，具体参照实施例1的两种制备方案，本例中未提及的参数也均参照实施例1。
表1为利用本行业内普遍采用的仿真软件Silvaco对现有技术(如图1所示)、实施例1中的方案一和方案二、以及实施例2中的方案一和方案二制备的氮化镓二极管电学性能进行模拟仿真的对比数据，包括：击穿电压，漏电流和开启电压。
表1
表中，本发明实施例1和2中测试数据均显著优于现有技术测试数据，其中，击穿电压均明显大于现有技术值，漏电流和开启电压均明显低于现有技术值，表明本实例中技术方案不仅降低了器件的开启电压，同时提升了其击穿电压和减小了漏电流，并且制备方法简单，为提升氮化镓肖特基二极管的电学性能提供了解决方案。
Claims (10)
1.一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，其特征在于：自下而上包括依次相接的衬底层(1)、氮化镓层(2)和势垒层(3)；氮化镓层(2)和势垒层(3)部分区域被移除形成凹槽区域，凹槽区域内设有呈局域分布的绝缘层(4)和呈局域分布的欧姆金属层(5)；凹槽区域外势垒层(3)上方设有绝缘层(4)和欧姆金属层(5)；凹槽区域内绝缘层(4)和欧姆金属层(5)上方设有肖特基金属层(6)；凹槽区域外绝缘层(4)上方设有肖特基金属层(6)，肖特基金属层(6)、势垒层(3)以及欧姆金属层(5)上方设有钝化层(7)；凹槽区域内，肖特基金属层(6)、绝缘层(4)以及氮化镓层(2)形成金属-绝缘层-半导体场效应晶体管MISFET栅控结构；凹槽区域外，绝缘层(4)与肖特基金属层(6)形成场板结构。
2.根据权利要求1所述的一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，其特征在于，MISFET栅控结构与凹槽区域侧壁接触；凹槽区域内，欧姆金属层(5)与氮化镓层(2)形成呈局域分布的欧姆接触。
3.根据权利要求2所述的一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，其特征在于，凹槽区域内，绝缘层(4)和欧姆金属层(5)将凹槽区域底部完全覆盖，或者，绝缘层(4)和欧姆金属层(5)没有将凹槽区域底部完全覆盖；
凹槽区域内，当绝缘层(4)和欧姆金属层(5)将凹槽区域底部完全覆盖时，欧姆金属层(5)和氮化镓层(2)形成的呈局域分布欧姆接触与MISFET栅控结构并联连接；
凹槽区域内，当绝缘层(4)和欧姆金属层(5)没有将凹槽区域底部完全覆盖时，欧姆金属层(5)和氮化镓层(2)形成的呈局域分布欧姆接触、MISFET栅控结构以及肖特基金属层(6)和氮化镓层(2)形成的呈局域分布肖特基接触，三者并联连接。
4.根据权利要求1-3任意一项所述的一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，其特征在于，凹槽区域底部延伸至氮化镓层(2)内的深度为1-5nm。
5.根据权利要求1-3任意一项所述的一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，其特征在于，绝缘层(4)为二氧化硅、氮化硅和三氧化二铝绝缘层中的一种材料形成单层绝缘层或者多种材料形成多层绝缘层；肖特基金属层(6)为镍，金，钨，钼和铂金属中的一种材料形成单层金属或者多种材料形成多层金属。
6.根据权利要求1-3任意一项所述的一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管，其特征在于，绝缘层(4)的厚度为0.1-5nm，钝化层(7)的厚度为500-2000nm。
7.权利要求1-6任意一项所述的集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的制作方法，其特征在于，包括如下步骤：
(1)外延片自下而上依次包括衬底层(1)、氮化镓层(2)和势垒层(3)，采用电感耦合等离子体干法刻蚀方法，移除氮化镓层(2)和势垒层(3)的部分区域，形成凹槽区域；
(2)利用光刻剥离方法，在凹槽区域内和凹槽区域外同时淀积呈局域分布的欧姆金属层(5)，随后在800-900℃下对其进行高温退火处理，形成欧姆接触；
(3)生长绝缘层(4)，利用光刻剥离方法，将生长的绝缘层(4)部分剥离去除，最终在凹槽区域内和凹槽区域外同时形成呈局域分布的绝缘层(4)；
(4)利用光刻剥离方法，在凹槽区域内和凹槽区域外淀积或溅射肖特基金属层(6)，并对其进行低温退火处理，随后覆盖钝化层(7)，完成二极管制作。
8.根据权利要求7所述一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的制作方法，其特征在于，
步骤(1)中，形成凹槽区域后，需要对凹槽区域中的刻蚀损伤进行修复，修复方法为：将外延片放入到质量浓度为20～30％的四甲基氢氧化铵溶液中在60-85℃下水浴加热100-500秒，和/或将外延片放入到氮气氛围中300-400℃下进行60-200秒的低温退火处理；
步骤(2)、(3)、(4)中，光刻剥离方法为：先让非图形区域覆盖光刻胶，再在外延片上整片覆盖绝缘层或金属层，采用剥离方法去除非图形区域的绝缘层或金属层，最终在图形区域留下绝缘层或金属层；
步骤(3)中，绝缘层(4)的生长方式为原子层淀积、等离子体增强化学气相沉积或低压力化学气相沉积；
步骤(4)中，肖特基金属层(6)退火条件为：氮气氛围中，300-400℃下退火60-200秒。
9.权利要求1-6任意一项所述的集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的制作方法，其特征在于，包括如下步骤：
步骤一：外延片自下而上依次包括衬底层(1)、氮化镓层(2)和势垒层(3)，采用电感耦合等离子体干法刻蚀方法，移除氮化镓层(2)和势垒层(3)的部分区域，从而形成凹槽区域；
步骤二：在外延片上全片生长一层绝缘层(4)，采用光刻方法使得光刻胶覆盖在图形区域上，利用电感耦合等离子体干法刻蚀方法对没有光刻胶保护的非图形区域进行刻蚀，最终在凹槽区域内和凹槽区域外同时形成呈局域分布的绝缘层(4)；
步骤三：利用光刻剥离方法，在凹槽区域内和凹槽区域外同时淀积呈局域分布的欧姆金属层(5)，随后在800-900℃下对其进行高温退火处理，形成欧姆接触；
步骤四：利用光刻剥离方法，在凹槽区域内和凹槽区域外淀积或溅射肖特基金属层(6)，并对其进行低温退火处理，随后覆盖钝化层(7)，完成二极管制作。
10.根据权利要求9所述一种集成MISFET栅控功能和场板功能的氮化镓肖特基二极管的制作方法，其中：
步骤一中，形成凹槽区域后，需要对凹槽区域中的刻蚀损伤进行修复，修复方法为：将外延片放入到质量浓度为20～30％的四甲基氢氧化铵溶液中在60-85℃下水浴加热100-500秒，和/或将外延片放入到氮气氛围中300-400℃下进行60-200秒的低温退火处理；
步骤二中，绝缘层(4)的生长方式为原子层淀积、等离子体增强化学气相沉积或低压力化学气相沉积；
步骤三、四中，光刻剥离方法为：先让非图形区域覆盖光刻胶，再在外延片上整片覆盖绝缘层或金属层，采用剥离方法去除非图形区域的绝缘层或金属层，最终在图形区域留下绝缘层或金属层；
步骤四中，肖特基金属层(6)退火条件为：氮气氛围中300-400℃下退火60-200秒。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202210496167 | 2022-05-09 | ||
| CN2022104961676 | 2022-05-09 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116093143A true CN116093143A (zh) | 2023-05-09 |
Family
ID=86210904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202211239583.4A Pending CN116093143A (zh) | 2022-05-09 | 2022-10-11 | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116093143A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117080255A (zh) * | 2023-10-17 | 2023-11-17 | 南京大学 | 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法 |
| CN118571864A (zh) * | 2024-08-02 | 2024-08-30 | 南京大学 | 一种抗辐照氮化镓功率二极管及其制作方法 |
-
2022
- 2022-10-11 CN CN202211239583.4A patent/CN116093143A/zh active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117080255A (zh) * | 2023-10-17 | 2023-11-17 | 南京大学 | 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法 |
| CN117080255B (zh) * | 2023-10-17 | 2024-01-30 | 南京大学 | 一种具有冲击能量释放能力的GaN HEMT晶体管及其制作方法 |
| CN118571864A (zh) * | 2024-08-02 | 2024-08-30 | 南京大学 | 一种抗辐照氮化镓功率二极管及其制作方法 |
| CN118571864B (zh) * | 2024-08-02 | 2024-10-01 | 南京大学 | 一种抗辐照氮化镓功率二极管及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11888052B2 (en) | Semiconductor device and manufacturing method thereof employing an etching transition layer | |
| WO2020221222A1 (zh) | 一种高阈值电压常关型高电子迁移率晶体管及其制备方法 | |
| CN110112215B (zh) | 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法 | |
| CN116093143A (zh) | 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法 | |
| KR102080745B1 (ko) | 질화물 반도체 소자 및 그 제조 방법 | |
| CN106024914A (zh) | 混合阳极电极结构的GaN基肖特基二极管及其制备方法 | |
| CN102569378A (zh) | 化合物半导体器件及其制造方法 | |
| CN110491932B (zh) | 氮化镓肖特基二极管及其制作方法 | |
| CN109244130A (zh) | 基于p-GaN和SiN层的自对准栅结构GaN MIS-HEMT器件及其制作方法 | |
| CN101414623B (zh) | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN114899227A (zh) | 一种增强型氮化镓基晶体管及其制备方法 | |
| CN110010682B (zh) | 具有三明治结构的GaN-HEMT器件及其制备方法 | |
| CN113555429B (zh) | 高击穿电压和低导通电阻的常开hfet器件及其制备方法 | |
| CN111613671A (zh) | 一种对称结构的GaN基MIS-HEMT器件及其制备方法 | |
| CN210897283U (zh) | 一种半导体器件 | |
| CN113113480A (zh) | 具有p-GaN盖帽层的HEMT器件及制备方法 | |
| CN112820648A (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
| CN104465403A (zh) | 增强型AlGaN/GaN HEMT器件的制备方法 | |
| CN101414635A (zh) | 凹槽绝缘栅型栅-漏复合场板功率器件及其制作方法 | |
| CN103681831B (zh) | 高电子迁移率晶体管及其制造方法 | |
| CA3093906C (en) | Semiconductor device and manufacturing method thereof | |
| CN115312605A (zh) | 改善终端边缘峰值电场的氧化镓肖特基二极管及制备方法 | |
| CN114582726A (zh) | 一种GaN基HEMT器件及其制作方法 | |
| CN111739800A (zh) | 一种SOI基凹栅增强型GaN功率开关器件的制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |