CN114582726A - 一种GaN基HEMT器件及其制作方法 - Google Patents

一种GaN基HEMT器件及其制作方法 Download PDF

Info

Publication number
CN114582726A
CN114582726A CN202210219287.1A CN202210219287A CN114582726A CN 114582726 A CN114582726 A CN 114582726A CN 202210219287 A CN202210219287 A CN 202210219287A CN 114582726 A CN114582726 A CN 114582726A
Authority
CN
China
Prior art keywords
gan
layer
based hemt
substrate
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210219287.1A
Other languages
English (en)
Inventor
范亚明
冯家驹
张晓东
于国浩
邓旭光
张宝顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Original Assignee
Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suzhou Institute of Nano Tech and Nano Bionics of CAS filed Critical Suzhou Institute of Nano Tech and Nano Bionics of CAS
Priority to CN202210219287.1A priority Critical patent/CN114582726A/zh
Publication of CN114582726A publication Critical patent/CN114582726A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3732—Diamonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供了一种GaN基HEMT器件及其制作方法，所述制作方法包括：在衬底上制作形成h‑BN薄膜；在h‑BN薄膜上制作形成金刚石薄膜；在金刚石薄膜上制作形成GaN基HEMT外延结构；在GaN基HEMT外延结构上制备电极；机械剥离所述衬底，以获得所述GaN基HEMT器件。本发明通过直接在传统衬底上原位生长形成h‑BN薄膜/金刚石薄膜/GaN基HEMT外延结构的器件结构，然后再利用h‑BN薄膜的可剥离特性以剥离掉传统衬底，使器件能够直接利用热导率较高的金刚石薄膜作为热沉衬底进行散热，有效降低了器件温度，进而提高器件的可靠性；而且剥离传统衬底过程中还避免了对器件造成的损伤，有利于提高器件良率；此外，所述制作方法简单便捷且成本较低。

Description

一种GaN基HEMT器件及其制作方法
技术领域
本发明属于半导体器件技术领域，具体地讲，涉及一种GaN基HEMT器件及其制作方法。
背景技术
高电子迁移率晶体管(HEMT)是一种异质结场效应晶体管，又称为调制掺杂场效应晶体管(MODFET)、二维电子气场效应晶体管(2-DEGFET)、选择掺杂异质结晶体管(SDHT)等。它是利用具有很高迁移率的二维电子气来工作的，因此这种器件及其集成电路能够很好的应用于超高频、毫米波、超高速等领域。GaN HEMT(氮化镓高电子迁移率晶体管)器件作为典型的功率半导体器件，以其高频、大功率和高效率的特点被广泛应用于电力电子系统中。但当GaN HEMT器件在高功率/高频状态下工作时，器件沟道中的热电子碰撞加剧，因而产生的热量会急剧升高，导致载流子迁移率降低，器件输出电流电流减小，性能退化。通过有效提高器件的散热效率，及时将热量散发出去，会极大的优化器件的整体性能，提高其可靠性和使用寿命。因此，GaN HEMT器件的散热问题成为其应用研究的重点。
解决GaN HEMT器件散热问题的传统方法是将器件制备在蓝宝石衬底或SiC衬底上，利用蓝宝石衬底或SiC衬底作为热沉散热，然而蓝宝石衬底和SiC衬底的热导率(蓝宝石热导率35W/m.K，SiC热导率490W/m.K)相对较低，散热效果欠佳，很难满足器件高频、大功率应用时的散热需求。而金刚石具有极高的热导率热导率可达2000W/m.K，使用金刚石作为热沉是一种可以有效解决GaN HEMTs散热问题的方法。
现有技术中，制备基于金刚石热沉衬底的GaN HEMT器件，主要是通过先在蓝宝石衬底上MOCVD生长GaN HEMT外延结构，接着在外延结构的AlGaN势垒层上形成一层Si支撑材料，然后采用激光剥离技术对蓝宝石衬底进行剥离，再通过在GaN底表面和金刚石热沉片表面进行淀积薄层，薄层上键合粘合剂并进行低温键合、固化，最后去除临时Si支撑材料，从而实现基于金刚石作为热沉的GaN HEMT器件，然而，在激光剥离蓝宝石衬底的过程中，难以避免对GaN材料造成损伤；此外，还可以通过在衬底上刻蚀凹槽，然后在凹槽里淀积金刚石薄膜以提高衬底的热导率，但由于凹槽工艺繁琐，且金刚石面积较小，导致其耗时和成本较高，影响实用性。
发明内容
为了解决上述现有技术中存在的问题，本发明提供了一种GaN基HEMT器件及其制作方法。
根据本发明实施例的一方面提供的GaN基HEMT器件的制作方法，所述制作方法包括：在衬底上制作形成h-BN薄膜；在所述h-BN薄膜上制作形成金刚石薄膜；在所述金刚石薄膜上制作形成GaN基HEMT外延结构；在所述GaN基HEMT外延结构上制备电极；机械剥离所述衬底，以获得所述GaN基HEMT器件。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，所述GaN基HEMT外延结构包括依次层叠的GaN成核层、GaN缓冲层、GaN沟道层和AlGaN势垒层。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，所述在所述金刚石薄膜上制作形成GaN基HEMT外延结构的方法具体包括：
在氢气和氨气的气氛中，以900℃～1050℃的退火温度对所述衬底进行退火；
以三甲基镓和氨气分别作为镓源和氮源，氮气和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述金刚石薄膜的背向所述h-BN薄膜的表面上生长形成依次层叠的GaN成核层、GaN缓冲层和GaN沟道层；
以三甲基铝、三甲基镓和氨气分别作为铝源、镓源和氮源，以氮气和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述GaN沟道层的背向所述GaN缓冲层的表面上生长形成AlGaN势垒层。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，所述GaN成核层的生长温度为530℃～580℃，所述GaN成核层的厚度为20nm～50nm；和/或所述GaN缓冲层的生长温度为1050℃，所述GaN缓冲层的厚度为3.5μm；和/或所述GaN沟道层的生长温度为1100℃，所述GaN缓冲层的厚度为100nm；和/或所述AlGaN势垒层的生长温度为1100℃，所述AlGaN势垒层的厚度为25nm。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，所述在衬底上制作形成h-BN薄膜的方法具体包括：
对所述衬底进行表面氮化处理，以在所述衬底表面形成AlxNy层；
以三乙基硼和氨气作为载气，利用金属有机化合物化学气相沉积工艺在所述AlxNy层上生长形成所述h-BN薄膜。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，所述在所述h-BN薄膜上制作形成金刚石薄膜的方法具体包括：
以甲烷和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述h-BN薄膜的背向所述衬底的表面上生长形成厚度为100μm～200μm的所述金刚石薄膜。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，在所述金刚石薄膜上制作形成GaN基HEMT外延结构之后，且在所述GaN基HEMT外延结构上制备电极之前，所述制作方法还包括：利用感应耦合等离子体刻蚀工艺将所述GaN基HEMT外延结构的所述GaN沟道层的部分和所述AlGaN势垒层的部分刻蚀去除，以暴露所述GaN缓冲层；
其中，所述在所述GaN基HEMT外延结构上制备电极的方法包括：在未被刻蚀去除的所述AlGaN势垒层上制备电极。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，所述在未被刻蚀去除的所述AlGaN势垒层上制备电极的方法具体包括：
利用磁控溅射设备在所述AlGaN势垒层的第一预定区域和第二预定区域内分别沉积形成第一复合金属层，并经过退火工艺以形成欧姆接触，以分别形成源电极和漏电极；所述第一复合金属层包括Ti金属层/Al金属层/Ni金属层/Au金属层的复合金属层；
利用磁控溅射设备在所述AlGaN势垒层的第三预定区域内沉积形成第二复合金属层，并经过退火工艺形成肖特基接触，以形成栅电极；所述第二复合金属层包括Ni金属层/Au金属层的复合金属层。
在上述实施例的一方面提供的GaN基HEMT器件的制作方法的一个示例中，在所述GaN基HEMT外延结构上制备电极之后，且在机械剥离所述衬底，以获得所述GaN基HEMTs器件之前，所述制作方法还包括：
利用等离子体增强化学的气相沉积法制作形成覆盖所述AlGaN势垒层以及暴露出的所述GaN缓冲层的氮化硅钝化层；
根据本发明实施例的另一方面提供的GaN基HEMT器件，其由上述的制作方法制作而成。
有益效果：本发明通过直接在传统衬底上原位生长形成h-BN薄膜/金刚石薄膜/GaN基HEMT外延结构的器件结构，然后再利用h-BN薄膜的可剥离特性以剥离掉传统衬底，使器件能够直接利用热导率较高的金刚石薄膜作为热沉衬底进行散热，有效利用了金刚石薄膜优异热导率的特性，不仅有利于减小器件的整体热阻，还进一步提高了器件的整体散热能力，解决大功率GaN基HEMT器件的散热问题，降低器件温度，进而提高器件的可靠性；而且在剥离传统衬底的过程中还避免了对GaN基HEMT器件的损伤，有利于提高器件良率。并且，该制作方法直接在衬底上原位生长各器件结构，有效消除了在生长过程中造成的二次界面玷污，避免了大气环境的氧化，有利于降低界面热阻。此外，所述制作方法简单便捷，能够有效地降低器件的制造成本。
附图说明
通过结合附图进行的以下描述，本发明的实施例的上述和其它方面、特点和优点将变得更加清楚，附图中：
图1是根据本发明实施例的GaN基HEMT器件的制作方法的流程图；
图2A至图2G是根据本发明实施例的GaN基HEMT器件的制程图；
图3是根据本发明实施例的由图1所示的制作方法制作得到的GaN基HEMT器件的结构示意图。
具体实施方式
以下，将参照附图来详细描述本发明的具体实施例。然而，可以以许多不同的形式来实施本发明，并且本发明不应该被解释为限制于这里阐述的具体实施例。相反，提供这些实施例是为了解释本发明的原理及其实际应用，从而使本领域的其他技术人员能够理解本发明的各种实施例和适合于特定预期应用的各种修改。
如本文中使用的，术语“包括”及其变型表示开放的术语，含义是“包括但不限于”。术语“基于”、“根据”等表示“至少部分地基于”、“至少部分地根据”。术语“一个实施例”和“一实施例”表示“至少一个实施例”。术语“另一个实施例”表示“至少一个其他实施例”。术语“第一”、“第二”等可以指代不同的或相同的对象。下面可以包括其他的定义，无论是明确的还是隐含的。除非上下文中明确地指明，否则一个术语的定义在整个说明书中是一致的。
如背景技术所述，由于现有技术中制备基于金刚石热沉衬底的GaN基HEMT器件，在剥离蓝宝石衬底的过程中难以避免激光剥离对器件造成的损伤，或由于工艺较为繁琐导致其制备成本较高。因此，为了解决现有技术中有关GaN基HEMT器件存在的诸多技术问题，根据本发明的实施例提供了一种GaN基HEMT器件及其制作方法。
该制作方法直接在传统衬底上原位生长形成h-BN薄膜/金刚石薄膜/GaN基HEMT外延结构的器件结构，然后再利用h-BN薄膜的可剥离特性以剥离掉所述传统衬底，使器件能够直接利用热导率较高的金刚石作为热沉衬底进行散热，进而有效解决了大功率GaN基HEMT器件的散热问题，此外，该制作方法还有效避免了在剥离所述衬底的过程中对器件造成损伤。
以下将结合附图来详细描述根据本发明的实施例的GaN基HEMT器件及其制作方法。图1是根据本发明的实施例的GaN基HEMT器件的制作方法的流程图，参照图1，根据本发明的实施例的GaN基HEMT器件的制作方法包括步骤S110、步骤S120、步骤S130、步骤S140和步骤S150。
图2A至图2G是根据本发明的实施例的制作形成GaN基HEMT器件的制程图。
具体地，在步骤S110中，在衬底10上制作形成h-BN薄膜20。
具体地，参照图2A，在850℃～950℃下对所述衬底10进行表面氮化处理，以在所述衬底10表面形成非晶的AlxNy层；然后在以三乙基硼和氨气作为载气，温度为850℃～950℃、Ⅴ/Ⅲ比为600～1500、常压的条件下，利用金属有机化合物化学气相沉积工艺在所述AlxNy层上生长形成所述h-BN薄膜20。这里，所述衬底10为蓝宝石衬底，所述h-BN薄膜20的厚度为1.5nm。
继续参照图1，在步骤S120中，在所述h-BN薄膜20上制作形成金刚石薄膜30。
具体地，参照图2B，在以甲烷和氢气作为载气，并且甲烷和氢气的气体流量比例为1：20，温度为1100℃的条件下，利用金属有机化合物化学气相沉积工艺在所述h-BN薄膜20的背向所述衬底10的表面上生长形成厚度为100μm～200μm的所述金刚石薄膜30；然后抛光所述金刚石薄膜30表面外延层，并进行清洗后利用氮气吹干。所述金刚石薄膜30的厚度足以在后续中作为热沉衬底支撑形成的GaN基HEMT器件。
本发明的技术方案通过利用金属有机化合物化学气相沉积工艺在衬底上原位生长h-BN薄膜20和金刚石薄膜30，实现了利用同一生长设备直接生长两种不同的半导体材料，有效消除了在金刚石薄膜30的生长过程中造成基底的二次界面玷污，避免了大气环境的氧化，有利于提升金刚石薄膜30的纯度和质量，降低界面热阻。
继续参照图1，在步骤S130中，在所述金刚石薄膜30上制作形成GaN基HEMT外延结构40。
在本实施例中，所述GaN基HEMT外延结构40包括依次层叠的GaN成核层401、GaN缓冲层402、GaN沟道层403和AlGaN势垒层404。
这里，参照图2C，根据本发明的实施例的在所述金刚石薄膜30上制作形成GaN基HEMT外延结构40的方法包括：
首先，在氢气和氨气的气氛下，以900℃～1050℃的退火温度对所述衬底10进行退火；
其次，以三甲基镓和氨气分别作为镓源和氮源，氮气和氢气作为载气，在530℃～580℃下利用金属有机化合物化学气相沉积工艺在所述金刚石薄膜30的背向所述h-BN薄膜20的表面上制作形成厚度为20nm的GaN成核层401；
然后，将温度升温至1050℃，继续以三甲基镓和氨气分别作为镓源和氮源，氮气和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述GaN成核层401的背向所述金刚石薄膜30的表面上制作形成厚度为3.5μm的GaN缓冲层402；
接着，再将温度升温至1100℃，继续以三甲基镓和氨气分别作为镓源和氮源，氮气和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述GaN缓冲层402的背向所述GaN成核层401的表面上制作形成厚度为100nm的GaN沟道层403；
最后，保持温度为1100℃不变，以三甲基铝、三甲基镓和氨气分别作为铝源、镓源和氮源，以氮气和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述GaN沟道层403的背向所述GaN缓冲402层的表面上制作形成厚度为25nm的AlGaN势垒层404。
在GaN基HEMT器件中，AlGaN势垒层404与GaN沟道层403形成异质结，产生二维电子气层(2DEG)405，二维电子气的浓度越高，Idss(饱和漏源电流)越高。
所述制作方法直接在金刚石薄膜30的表面制作形成GaN基HEMT外延结构40，避免了引入介质层，消除了其他介质层材料热阻的影响，并且使得金刚石薄膜30与二维电子气层(2DEG)405距离更近，提高了器件的横向散热性能，有利于提高器件的可靠性。
这里，参照图2D，在所述金刚石薄膜30上制作形成GaN基HEMT外延结构40之后，所述制作方法还包括：利用感应耦合等离子体刻蚀工艺(ICP)将所述GaN基HEMT外延结构40的所述GaN沟道层403的部分和所述AlGaN势垒层404的部分刻蚀去除，以暴露所述GaN缓冲层402。
通过采用ICP刻蚀所述GaN基HEMT外延结构40，从而进行器件芯片隔离，保障晶圆上各GaN基HEMT芯片不会通过衬底相互干扰。
继续参照图1，在步骤S140中，在所述GaN基HEMT外延结构40上制备电极50。
这里，参照图2E，根据本发明的实施例的在所述GaN基HEMT外延结构40上制备电极50的方法包括：在未被刻蚀去除的所述AlGaN势垒层404上制备电极50。
具体地，利用磁控溅射设备在所述AlGaN势垒层404的第一预定区域和第二预定区域内分别沉积形成第一复合金属层，并在氮气气氛下，以800℃的退火温度、30s的退火时间进行快速退火形成欧姆接触，以分别形成源电极501和漏电极502；其中，所述第一复合金属层包括Ti金属层/Al金属层/Ni金属层/Au金属层的复合金属层；
然后，利用磁控溅射设备在所述AlGaN势垒层404的第三预定区域内沉积形成第二复合金属层，并在氮气气氛下，以400℃的退火温度、10min的退火时间进行退火形成肖特基接触，以形成栅电极503；所述第二复合金属层包括Ni金属层/Au金属层的复合金属层。
这里，所述栅电极503位于所述源电极501和所述漏电极502之间。
参照图2F，在所述GaN基HEMT外延结构40上制备电极50之后，所述制作方法还包括：以硅烷和氨气分别作为硅源和氮源，利用等离子体增强化学的气相沉积法制作形成覆盖所述AlGaN势垒层404以及暴露出的所述GaN缓冲层的厚度为500nm的氮化硅钝化层；其中，所述氮化硅钝化层60覆盖与所述电极50区域之外的区域相对的所述AlGaN势垒层404。
在本实施例中，在形成所述氮化硅钝化层60之后，所述制作方法还包括：利用ICP将所述栅电极503的接触孔的所述氮化硅钝化层60刻蚀去除，然后利用磁控溅射设备在所述栅电极503区域再次沉积所述第二复合金属层，以对所述栅电极503进行加厚，并对所述接触孔进行填充。
继续参照图1，在步骤S150中，机械剥离所述衬底10，以获得所述GaN基HEMT器件。
具体地，参照图2G，通过胶带剥离技术利用水溶性胶带剥离所述衬底10，以获得所述GaN基HEMT器件。胶带与器件之间的间作用力大于所述h-BN薄膜与所述衬底之间的范德华层间作用力，在外力的作用下可使器件与所述衬底彻底机械分离，所述水溶性胶带可通过对器件进行水浸泡处理以清洗去除。
所述制作方法利用了h-BN薄膜的可剥离特性，利用胶带剥离技术替代激光剥离技术剥离掉了传统的蓝宝石衬底，避免了剥离传统衬底的过程中对GaN基HEMT器件的损伤，有利于提高器件良率。
综上所述，在根据本发明实施例的GaN基HEMT器件的制作方法中，直接在传统衬底上原位生长形成h-BN薄膜/金刚石薄膜/GaN基HEMT外延结构的器件结构，然后再利用h-BN薄膜的可剥离特性以剥离掉传统衬底，使器件能够直接利用热导率较高的金刚石薄膜作为热沉衬底进行散热，有效利用了金刚石薄膜优异热导率的特性，不仅有利于减小器件的整体热阻，还进一步提高了器件的整体散热能力，解决大功率GaN基HEMT器件的散热问题，降低器件温度，进而提高器件的可靠性；而且通过利用胶带剥离技术，还避免了剥离传统衬底的过程中对GaN基HEMT器件造成损伤，有利于提高器件良率。并且，该制作方法可直接在衬底上原位生长各器件结构，有效消除了在生长各器件结构过程中造成的二次界面玷污，避免了大气环境的氧化，降低了界面热阻。此外，所述制作方法简单便捷，有利于降低器件的制造成本。
图3是根据本发明的实施例的GaN基HEMT器件的结构图。图3所示的GaN基HEMT器件为利用上述的制作方法制作得到的GaN基HEMT器件。参照图3，所述GaN基HEMT器件包括：h-BN薄膜20、金刚石薄膜30、GaN基HEMT外延结构40(包括GaN成核层401、GaN缓冲层402、GaN沟道层403、AlGaN势垒层404、二维电子气层405)、电极50(包括源电极501、栅电极503、漏电极502)和氮化硅钝化层60。
上述对本发明的特定实施例进行了描述。其它实施例在所附权利要求书的范围内。
在整个本说明书中使用的术语“示例性”、“示例”等意味着“用作示例、实例或例示”，并不意味着比其它实施例“优选”或“具有优势”。出于提供对所描述技术的理解的目的，具体实施方式包括具体细节。然而，可以在没有这些具体细节的情况下实施这些技术。在一些实例中，为了避免对所描述的实施例的概念造成难以理解，公知的结构和装置以框图形式示出。
以上结合附图详细描述了本发明的实施例的可选实施方式，但是，本发明的实施例并不限于上述实施方式中的具体细节，在本发明的实施例的技术构思范围内，可以对本发明的实施例的技术方案进行多种简单变型，这些简单变型均属于本发明的实施例的保护范围。
本说明书内容的上述描述被提供来使得本领域任何普通技术人员能够实现或者使用本说明书内容。对于本领域普通技术人员来说，对本说明书内容进行的各种修改是显而易见的，并且，也可以在不脱离本说明书内容的保护范围的情况下，将本文所定义的一般性原理应用于其它变型。因此，本说明书内容并不限于本文所描述的示例和设计，而是与符合本文公开的原理和新颖性特征的最广范围相一致。

Claims (10)

1.一种GaN基HEMT器件的制作方法，其特征在于，所述制作方法包括：
在衬底上制作形成h-BN薄膜；
在所述h-BN薄膜上制作形成金刚石薄膜；
在所述金刚石薄膜上制作形成GaN基HEMT外延结构；
在所述GaN基HEMT外延结构上制备电极；
机械剥离所述衬底，以获得所述GaN基HEMT器件。
2.根据权利要求1所述的制作方法，其特征在于，所述GaN基HEMT外延结构包括依次层叠的GaN成核层、GaN缓冲层、GaN沟道层和AlGaN势垒层。
3.根据权利要求1或2所述的制作方法，其特征在于，所述在所述金刚石薄膜上制作形成GaN基HEMT外延结构的方法具体包括：
在氢气和氨气的气氛中，以900℃～1050℃的退火温度对所述衬底进行退火；
以三甲基镓和氨气分别作为镓源和氮源，氮气和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述金刚石薄膜的背向所述h-BN薄膜的表面上生长形成依次层叠的GaN成核层、GaN缓冲层和GaN沟道层；
以三甲基铝、三甲基镓和氨气分别作为铝源、镓源和氮源，以氮气和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述GaN沟道层的背向所述GaN缓冲层的表面上生长形成AlGaN势垒层。
4.根据权利要求3所述的制作方法，其特征在于，所述GaN成核层的生长温度为530℃～580℃，所述GaN成核层的厚度为20nm～50nm；和/或所述GaN缓冲层的生长温度为1050℃，所述GaN缓冲层的厚度为3.5μm；和/或所述GaN沟道层的生长温度为1100℃，所述GaN缓冲层的厚度为100nm；和/或所述AlGaN势垒层的生长温度为1100℃，所述AlGaN势垒层的厚度为25nm。
5.根据权利要求1所述的制作方法，其特征在于，所述在衬底上制作形成h-BN薄膜的方法具体包括：
对所述衬底进行表面氮化处理，以在所述衬底表面形成AlxNy层；
以三乙基硼和氨气作为载气，利用金属有机化合物化学气相沉积工艺在所述AlxNy层上生长形成所述h-BN薄膜。
6.根据权利要求1所述的制作方法，其特征在于，所述在所述h-BN薄膜上制作形成金刚石薄膜的方法具体包括：
以甲烷和氢气作为载气，利用金属有机化合物化学气相沉积工艺在所述h-BN薄膜的背向所述衬底的表面上生长形成厚度为100μm～200μm的所述金刚石薄膜。
7.根据权利要求1或2所述的制作方法，其特征在于，在所述金刚石薄膜上制作形成GaN基HEMT外延结构之后，且在所述GaN基HEMT外延结构上制备电极之前，所述制作方法还包括：利用感应耦合等离子体刻蚀工艺将所述GaN基HEMT外延结构的所述GaN沟道层的部分和所述AlGaN势垒层的部分刻蚀去除，以暴露所述GaN缓冲层；
其中，所述在所述GaN基HEMT外延结构上制备电极的方法包括：在未被刻蚀去除的所述AlGaN势垒层上制备电极。
8.根据权利要求7所述的制作方法，其特征在于，所述在未被刻蚀去除的所述AlGaN势垒层上制备电极的方法具体包括：
利用磁控溅射设备在所述AlGaN势垒层的第一预定区域和第二预定区域内分别沉积形成第一复合金属层，并经过退火工艺形成欧姆接触，以分别形成源电极和漏电极；所述第一复合金属层包括Ti金属层/Al金属层/Ni金属层/Au金属层的复合金属层；
利用磁控溅射设备在所述AlGaN势垒层的第三预定区域内沉积形成第二复合金属层，并经过退火工艺形成肖特基接触，以形成栅电极；所述第二复合金属层包括Ni金属层/Au金属层的复合金属层。
9.根据权利要求7所述的制作方法，其特征在于，在所述GaN基HEMT外延结构上制备电极之后，且在机械剥离所述衬底，以获得所述GaN基HEMTs器件之前，所述制作方法还包括：
利用等离子体增强化学的气相沉积法制作形成覆盖所述AlGaN势垒层以及暴露出的所述GaN缓冲层的氮化硅钝化层。
10.一种由权利要求1～9任一项所述的制作方法得到的GaN基HEMT器件。
CN202210219287.1A 2022-03-08 2022-03-08 一种GaN基HEMT器件及其制作方法 Pending CN114582726A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210219287.1A CN114582726A (zh) 2022-03-08 2022-03-08 一种GaN基HEMT器件及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210219287.1A CN114582726A (zh) 2022-03-08 2022-03-08 一种GaN基HEMT器件及其制作方法

Publications (1)

Publication Number Publication Date
CN114582726A true CN114582726A (zh) 2022-06-03

Family

ID=81772797

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210219287.1A Pending CN114582726A (zh) 2022-03-08 2022-03-08 一种GaN基HEMT器件及其制作方法

Country Status (1)

Country Link
CN (1) CN114582726A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832176A (zh) * 2024-01-09 2024-04-05 化合积电(厦门)半导体科技有限公司 一种GaN芯片的封装结构及其封装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117832176A (zh) * 2024-01-09 2024-04-05 化合积电(厦门)半导体科技有限公司 一种GaN芯片的封装结构及其封装方法

Similar Documents

Publication Publication Date Title
US8969915B2 (en) Methods of manufacturing the gallium nitride based semiconductor devices
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
JP5520432B2 (ja) 半導体トランジスタの製造方法
TWI434354B (zh) 基於氮化鎵之高電子移動率電晶體主動裝置之洩漏阻障
CN111223929B (zh) 具有金刚石微流道的GaN半导体结构、器件及制备方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN115084260A (zh) 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法
JP2008263212A (ja) 半導体装置及びその作製方法並びに半導体装置応用システム
CN114582726A (zh) 一种GaN基HEMT器件及其制作方法
CN114156339A (zh) 基于复合沟道结构的双向阻断hemt及其制备方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
CN109285777A (zh) 具有n-极性氮化镓的外延衬底的形成方法
CN115799331B (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN117080183A (zh) 一种金刚石-单晶AlN-GaNAlGaN复合晶圆及其制备方法和应用
CN105374869B (zh) 具有原位栅介质的AlGaN/GaN异质结器件及其制作方法
CN115763533A (zh) 凹槽填充介质隔离漏电的同质外延GaN HEMT器件及其制作方法
CN116093143A (zh) 一种集成misfet栅控功能和场板功能的氮化镓肖特基二极管及其制作方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN113628962A (zh) Ⅲ族氮化物增强型hemt器件及其制造方法
CN112768359A (zh) 用于制备射频半导体器件的方法及其结构
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN212380426U (zh) 一种二维AlN/GaN HEMT射频器件
CN113594245B (zh) 一种双面型三维hemt器件及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination