CN110600549B - 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法 - Google Patents

一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法 Download PDF

Info

Publication number
CN110600549B
CN110600549B CN201911001784.9A CN201911001784A CN110600549B CN 110600549 B CN110600549 B CN 110600549B CN 201911001784 A CN201911001784 A CN 201911001784A CN 110600549 B CN110600549 B CN 110600549B
Authority
CN
China
Prior art keywords
layer
gan
substrate
algan
intrinsic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911001784.9A
Other languages
English (en)
Other versions
CN110600549A (zh
Inventor
李迈克
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Maidou Industrial Co ltd
Original Assignee
Chongqing Maidou Industrial Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Maidou Industrial Co ltd filed Critical Chongqing Maidou Industrial Co ltd
Priority to CN201911001784.9A priority Critical patent/CN110600549B/zh
Publication of CN110600549A publication Critical patent/CN110600549A/zh
Application granted granted Critical
Publication of CN110600549B publication Critical patent/CN110600549B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种增强型AlGaN/GaN MOS‑HEMT器件结构，包括Al2O3衬底，顺序层叠于Al2O3衬底上的第一本征GaN缓冲层、第二本征GaN缓冲层、GaN衬底层、AlGaN阻挡层和GaN帽层，GaN帽层至GaN衬底层刻蚀形成左侧源极区域和右侧漏极区域，左侧源极和右侧漏极区域表面形成有凸出于器件表面的金属化欧姆接触，GaN帽层和欧姆接触表面对应的栅极区域形成有栅极氧化层，栅极氧化层表面形成有栅极金属。本发明还提供一种前述器件结构制备方法。本申请能提高器件可靠性、提高2DEG的面密度和沟道驱动电流和减小器件的栅极泄露电流，制备方法能与主流化合物半导体工艺制程兼容，衬底质量较好，工艺重复度高，易于大规模制造。

Description

一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
技术领域
本发明涉及半导体技术领域，具体涉及一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法。
背景技术
以硅(Si)和砷化镓(GaAs)为代表的传统半导体材料，其器件在抗辐射、高温、高压和高功率的要求下已逐渐不能满足现代电子技术的发展。宽禁带半导体GaN电子器件，可以应用在高温、高压、高频和恶劣的环境中，如雷达和无线通信的基站及卫星通信。由于GaN的禁带宽度大、击穿电压高、电子饱和漂移速度高，具有优良的电学和光学特性以及良好的化学稳定性，使其在高频大功率、高温电子器件等方面倍受青睐。GaN器件的广泛应用预示着光电信息甚至是光子信息时代的来临。如今微电子器件正以指数式扩张的趋势发展，至今GaN器件在军用和民用方面都得到相当广泛的应用。
随着AlGaN/GaN的单异质结生长工艺和机理研究不断成熟，作为GaN基HEMT(HighElectron Mobility Transistor，高电子迁移率晶体管)主要结构的AlGaN/GaN HEMT器件的性能也一直在不断提高。从1993到上世纪末，AlGaN/GaN HEMT推动发展的机理主要是异质结性能的提高、工艺技术(如台面刻蚀、肖特基接触和欧姆接触)的逐步演变改进以及热处理技术的不断成熟。而从2000年以后至今，AlGaN/GaN异质结材料的性能已趋于基本稳定，AlGaN/GaN HEMT器件性能的提高则主要依靠工艺水平的提高和器件结构的改进。图1为目前广泛采用的AlGaN/GaN HEMT基本结构。
本发明的发明人经过研究发现，从衬底材料制备的工艺技术角度而言，目前受限于以蓝宝石和碳化硅(SiC)作为衬底的异质外延技术生长出的GaN单晶的位错密度较高，性能还不太令人满意，GaN HBT的直流电流增益仍比较小，工艺过程并不十分稳定；从器件设计和应用角度而言，传统的GaN基HEMT是耗尽型(常开式)，但是电力电子设备宜采用增强型(常闭式)，因为这样可以通过抵消负极性电源，进而大大降低集成电路设计的难度。
另外，尽管目前业界已经做了大量的努力来改进增强型AlGaN/GaN HEMT的器件结构，但是在功率转换的实际应用中，并没有使增强型HEMT器件的阈值电压明显增大。而常规的AlGaN/GaN HEMT有其固有的技术缺陷，例如其刻蚀速率不易控制，常用的凹形栅极HEMT器件难于制造，工艺重复性较差，阈值电压的均匀性也不佳。同时，物理刻蚀对样品表面的损伤显著地影响了器件性能，对于使用氟离子注入或等离子体处理通常会引起损伤并在半导体材料中产生缺陷，从而降低载流子迁移率，这些都是目前常规AlGaN/GaN HEMT结构设计中所存在的技术问题。
发明内容
针对现有技术受限于以蓝宝石和碳化硅作为衬底的异质外延技术生长出的GaN单晶的位错密度较高，性能还不太令人满意，GaN HBT的直流电流增益仍比较小，工艺过程并不十分稳定的技术问题，本发明提供一种增强型AlGaN/GaN MOS-HEMT器件结构。
为了解决上述技术问题，本发明采用了如下的技术方案：
一种增强型AlGaN/GaN MOS-HEMT器件结构，包括Al2O3衬底，所述Al2O3衬底表面形成有第一本征GaN缓冲层，所述第一本征GaN缓冲层表面形成有第二本征GaN缓冲层，所述第二本征GaN缓冲层表面形成有GaN衬底层，所述GaN衬底层表面形成有AlGaN阻挡层，所述AlGaN阻挡层表面形成有GaN帽层，所述GaN帽层至GaN衬底层刻蚀形成左侧源极区域和右侧漏极区域，所述左侧源极区域表面形成有凸出于器件表面的金属化源极欧姆接触，所述右侧漏极区域表面形成有凸出于器件表面的金属化漏极欧姆接触，所述GaN帽层和源漏极欧姆接触表面对应的栅极区域形成有栅极氧化层，所述栅极氧化层表面形成有栅极金属。
进一步，所述Al2O3衬底和第一本征GaN缓冲层之间形成有AlN过渡层。
进一步，所述第一本征GaN缓冲层的厚度为2μm，所述第二本征GaN缓冲层的厚度为1μm，所述GaN衬底层的厚度为2μm，所述AlGaN阻挡层的厚度为5nm，所述GaN帽层的厚度为1～2nm。
进一步，所述左侧源极区域和右侧漏极区域的欧姆接触选用铝，区域刻蚀深度为180nm。
进一步，所述栅极氧化层的厚度为10nm。
进一步，所述栅极金属的厚度为50nm。
本发明还提供一种前述增强型AlGaN/GaN MOS-HEMT器件结构制备方法，所述方法中提及的半导体材料层均为非故意掺杂，所述方法包括以下步骤：
S1、利用化学清洗方法清洁Al2O3衬底，去除多余的氧化物后进行干燥和解理，在解理后的Al2O3衬底表面利用MOCVD方法生长第一本征GaN缓冲层，生长温度为600～800℃，接着在第一本征GaN缓冲层表面生长第二本征GaN缓冲层，生长温度为300～400℃，然后在第二本征GaN缓冲层表面生长GaN衬底层，生长温度为700℃恒温条件；之后在GaN衬底层表面生长一层AlGaN阻挡层，该层中Al的摩尔组分典型值为0.2～0.3，最后在AlGaN阻挡层表面生长一层GaN帽层；
S2、定义沟道区：在GaN帽层上旋涂一层正性光刻胶，通过掩模版确定源极和漏极的位置，然后进行光刻，清洗掉多余的光刻胶，暴露出要进行金属化的源极和漏极区域；
S3、刻蚀源极和漏极区域：从GaN帽层至GaN衬底层选择性刻蚀掉对应的源极和漏极区域，然后将刻蚀之后的材料区域在室温条件下浸泡于盐酸和水的混合溶液之中，盐酸和水的体积比为1:4，浸泡时间为1分钟，以去掉GaN衬底层表面残留的氧化物；
S4、源极和漏极形成金属化欧姆接触，去掉栅极区域的光刻胶，之后对GaN帽层刻蚀至只保留1～2nm作为帽层，使源极和漏极凸出于器件表面形成环绕式电极；
S5、在800℃条件下，在氮气中对样品进行30秒退火，然后在室温下，利用PECVD技术在器件表面形成一层折射率为1.5的SiO2栅极氧化层；
S6、在SiO2栅极氧化层上旋涂正性光刻胶，然后进行光刻，露出栅极区域；
S7、去掉栅极区域两侧的光刻胶，选择性地淀积生长栅极金属；
S8、在栅极金属四周涂上正性光刻胶，之后使用氟化氢溶液对栅极金属两侧的SiO2栅极氧化层进行湿法刻蚀，或者使用氩等离子体进行等离子刻蚀，以去除掉栅极金属两侧的SiO2栅极氧化层；
S9、去掉围绕在栅极区域的光刻胶，暴露出金属栅极，至此器件制作完成。
进一步，所述步骤S1中进一步包括：将解理后的Al2O3衬底进行氢等离子清洗，同时在反应室内加入氮等离子体，对Al2O3衬底表面进行氮化，形成一层AlN过渡层。
进一步，所述步骤S4中源极和漏极的金属化欧姆接触材料选用钛、铝、镍和金，对应步骤S3中源极和漏极区域的刻蚀深度分别为30nm、180nm、40nm和100nm。
进一步，所述步骤S7中栅极金属的材料选用钛或者金，典型的淀积厚度分别为50nm和150nm。
与现有技术相比，本发明提供的增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法，具有以下技术优点：
1、采用顺序层叠的Al2O3衬底、第一本征GaN缓冲层、第二本征GaN缓冲层和GaN衬底层构成器件衬底层结构，将GaN衬底层作为AlGaN/GaN HEMT的实际衬底，其表面的缺陷密度与传统的在蓝宝石或者碳化硅(SiC)上生长的GaN衬底相比大大减小，获得了表面缺陷密度更佳的GaN衬底，减小了表面复合，提高了器件可靠性；
2、通过在AlGaN阻挡层/GaN衬底层异质结界面处靠近GaN衬底层表面处形成二维电子气2DEG，利用很薄的AlGaN阻挡层，提高限制2DEG的能力，提高2DEG的面密度和沟道驱动电流；
3、使用极薄的GaN帽层，增大2DEG与器件表面的距离，避免器件表面的粗糙度散射对沟道载流子迁移率的恶化，减小器件的栅极泄露电流；
4、栅极氧化层与栅极层结构与MOSFET完全一致，从而形成了MOS-HEMT器件结构，这样的结构可以克服常规的凹形栅极AlGaN/GaN HEMT固有的技术缺陷，简化器件的制造工艺流程，提高器件的电学特性；
5、使用MOS结构，与主流的化合物半导体工艺和CMOS工艺制程相兼容，结构简单，相比于传统GaN HEMT器件，材料层数减少，衬底质量较好，工艺重复度高，易于大规模制造。
附图说明
图1目前广泛采用的AlGaN/GaN HEMT基本结构。
图2是本发明提供的增强型AlGaN/GaN MOS-HEMT器件结构示意图。
图3a～3i是本发明提供的增强型AlGaN/GaN MOS-HEMT器件结构制备方法各个流程阶段的截面结构示意图。
具体实施方式
为了使本发明实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本发明。
在本发明的描述中，需要理解的是，术语“纵向”、“径向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
请参考图2所示，本发明提供一种增强型AlGaN/GaN MOS-HEMT器件结构，包括Al2O3衬底，所述Al2O3衬底表面形成有第一本征GaN缓冲层，所述第一本征GaN缓冲层表面形成有第二本征GaN缓冲层，所述第二本征GaN缓冲层表面形成有GaN衬底层，所述GaN衬底层表面形成有AlGaN阻挡层，所述AlGaN阻挡层表面形成有GaN帽层，所述GaN帽层至GaN衬底层刻蚀形成左侧源极区域和右侧漏极区域，所述左侧源极区域表面形成有凸出于器件表面的金属化源极欧姆接触，所述右侧漏极区域表面形成有凸出于器件表面的金属化漏极欧姆接触，所述GaN帽层和源漏极欧姆接触表面对应的栅极区域形成有栅极氧化层，所述栅极氧化层表面形成有栅极金属。
作为具体实施例，所述Al2O3衬底和第一本征GaN缓冲层之间形成有AlN过渡层，由此可以减小晶格位错在第一本征GaN缓冲层中积累和攀升，有利于提高第一本征GaN缓冲层的材料质量和表面形貌，减小位错密度和表面态，有利于提高器件的电学性能。
作为具体实施例，所述第一本征GaN缓冲层的厚度为2μm，所述第二本征GaN缓冲层的厚度为1μm，所述GaN衬底层的厚度为2μm，所述AlGaN阻挡层的厚度为5nm，所述GaN帽层的厚度为1～2nm，由此可以在减小沟道表面散射效应，提高沟道载流子迁移率的同时，减小了栅极电容，也兼顾了栅极电压对沟道电荷的控制作用。
作为具体实施例，所述左侧源极区域和右侧漏极区域的欧姆接触选用铝，区域刻蚀深度为180nm，该厚度是根据源极和漏极金属的材料特点优选的数值，符合目前的常用工艺。
作为具体实施例，所述栅极氧化层的厚度为10nm，由此可以减小栅极氧化层的电容。
作为具体实施例，所述栅极金属的厚度为50nm，这个厚度是根据栅极金属的材料特点优选的数值，符合目前的常用工艺。
请参考图3a～3i所示，本发明还提供一种前述增强型AlGaN/GaN MOS-HEMT器件结构制备方法，所述方法中提及的半导体材料层均为非故意掺杂，所述方法包括以下步骤：
S1、利用化学清洗方法清洁Al2O3衬底，去除多余的氧化物后进行干燥和解理，在解理后的Al2O3衬底表面利用MOCVD(金属有机物化学气相淀积)方法生长一层厚度为2μm的高温(HT)第一本征GaN缓冲层，生长温度为600～800℃，接着在第一本征GaN缓冲层表面生长一层厚度为1μm的低温(LT)第二本征GaN缓冲层，生长温度为300～400℃，然后在第二本征GaN缓冲层表面恒温生长一层厚度为2μm的GaN衬底层，生长温度为700℃恒温条件，由此该衬底层表面的缺陷密度与传统的在蓝宝石或者碳化硅上生长的GaN衬底相比大大减小；之后在GaN衬底层表面生长一层厚度为5nm的AlGaN阻挡层，该层中Al的摩尔组分典型值为0.2～0.3，且该层厚度远远小于AlGaN的临界厚度，以便在AlGaN阻挡层/GaN衬底层异质结界面处靠近GaN衬底层表面处形成二维电子气2DEG；由于AlGaN阻挡层/GaN衬底层异质结界面处的2DEG非常靠近GaN衬底层的表面，而且AlGaN阻挡层的厚度很薄，因此2DEG很容易受到AlGaN阻挡层靠近栅极的上表面的界面态和表面粗糙度的散射作用影响，低温条件下2DEG的载流子迁移率大大减小，器件的电学性能受到不利影响，为此，本发明最后在AlGaN阻挡层表面生长一层厚度为20nm的GaN帽层，来增大器件表面和2DEG之间的物理距离，减小界面散射，同时该帽层还可进一步减小栅极泄漏电流，层结构如图3a所示；
S2、定义沟道区：在GaN帽层上旋涂一层正性光刻胶，通过掩模版确定源极和漏极的位置，然后进行光刻，清洗掉多余的光刻胶，暴露出要进行金属化的源极和漏极区域，层结构如图3b所示；
S3、刻蚀源极和漏极区域：在形成金属化的栅极、源极和漏极欧姆接触之前，选择性刻蚀掉对应的源极和漏极区域，具体从GaN帽层至GaN衬底层选择性刻蚀掉对应的源极和漏极区域，刻蚀深度由欧姆接触所选用的金属材料决定，层结构如图3c所示；然后将刻蚀之后的材料区域在室温条件下浸泡于盐酸和水的混合溶液之中，盐酸和水的体积比为1:4，浸泡时间为1分钟，以去掉GaN衬底层表面残留的氧化物；
S4、源极和漏极形成金属化欧姆接触，去掉栅极区域的光刻胶，之后对GaN帽层刻蚀至只保留1～2nm作为帽层，使源极和漏极凸出于器件表面形成环绕式电极，金属化的电极区域如图3d所示，此时源极和漏极是凸出于器件表面的，这样就形成了环绕式电极，有利于调整器件的阈值电压；
S5、在800℃条件下，在氮气(N2)中对样品进行30秒退火，然后在室温下，利用现有的PECVD(等离子体增强化学气相淀积)技术在器件表面形成一层折射率约为1.5厚度为10nm的SiO2栅极氧化层，层结构如图3e所示；
S6、继续在SiO2栅极氧化层上旋涂正性光刻胶，然后进行光刻，露出栅极区域，以此定义栅极有源区，层结构如图3f所示；
S7、去掉栅极区域两侧的光刻胶，选择性地淀积生长栅极金属，层结构如图3g所示；
S8、在栅极金属四周涂上正性光刻胶，在便在后续对SiO2栅氧化层进行刻蚀的过程中，以保护栅极金属不受影响，同时隔绝栅极和源极/漏极之间的物理接触；之后使用氟化氢溶液对栅极金属两侧的SiO2栅极氧化层进行湿法刻蚀，或者使用氩(Ar)等离子体进行等离子刻蚀，以去除掉栅极金属两侧的SiO2栅极氧化层，层结构如图3h所示；
S9、去掉围绕在栅极区域的光刻胶，暴露出金属栅极，至此器件制作完成，完整的器件结构如图3i所示。
作为具体实施例，请参考图3a所示，所述步骤S1中进一步包括：将解理后的Al2O3衬底进行氢等离子清洗，同时在反应室内加入氮等离子体，对Al2O3衬底表面进行氮化，以形成一层AlN过渡层，对应所述第一本征GaN缓冲层生长在AlN过渡层上。
作为具体实施例，所述步骤S4中源极和漏极的金属化欧姆接触材料选用钛、铝、镍和金，对应步骤S3中源极和漏极区域的刻蚀深度分别为30nm、180nm、40nm和100nm。作为一种实施方式，如果源极和漏极的金属化欧姆接触材料选用铝，步骤S3中的源极和漏极区域刻蚀深度则为180nm。
作为具体实施例，所述步骤S7中栅极金属的材料选用钛或者金，典型的淀积厚度分别为50nm和150nm。
与现有技术相比，本发明提供的增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法，具有以下技术优点：
1、采用顺序层叠的Al2O3衬底、第一本征GaN缓冲层、第二本征GaN缓冲层和GaN衬底层构成器件衬底层结构，将GaN衬底层作为AlGaN/GaN HEMT的实际衬底，其表面的缺陷密度与传统的在蓝宝石或者碳化硅(SiC)上生长的GaN衬底相比大大减小，获得了表面缺陷密度更佳的GaN衬底，减小了表面复合，提高了器件可靠性；
2、通过在AlGaN阻挡层/GaN衬底层异质结界面处靠近GaN衬底层表面处形成二维电子气2DEG，利用很薄的AlGaN阻挡层，提高限制2DEG的能力，提高2DEG的面密度和沟道驱动电流；
3、使用极薄的GaN帽层，增大2DEG与器件表面的距离，避免器件表面的粗糙度散射对沟道载流子迁移率的恶化，减小器件的栅极泄露电流；
4、栅极氧化层与栅极层结构与MOSFET完全一致，从而形成了MOS-HEMT器件结构，这样的结构可以克服常规的凹形栅极AlGaN/GaN HEMT固有的技术缺陷，简化器件的制造工艺流程，提高器件的电学特性；
5、使用MOS结构，与主流的化合物半导体工艺和CMOS工艺制程相兼容，结构简单，相比于传统GaN HEMT器件，材料层数减少，衬底质量较好，工艺重复度高，易于大规模制造。
最后说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的宗旨和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (8)

1.一种增强型AlGaN/GaN MOS-HEMT器件结构，其特征在于，包括Al2O3衬底，所述Al2O3衬底表面形成有第一本征GaN缓冲层，所述第一本征GaN缓冲层表面形成有第二本征GaN缓冲层，所述第二本征GaN缓冲层表面形成有GaN衬底层，所述GaN衬底层表面形成有AlGaN阻挡层，所述AlGaN阻挡层表面形成有GaN帽层，所述GaN帽层至GaN衬底层刻蚀形成左侧源极区域和右侧漏极区域，所述左侧源极区域表面形成有凸出于器件表面的金属化源极欧姆接触，所述右侧漏极区域表面形成有凸出于器件表面的金属化漏极欧姆接触，所述GaN帽层和源漏极欧姆接触表面对应的栅极区域形成有栅极氧化层，所述栅极氧化层的厚度为10nm，所述栅极氧化层表面形成有栅极金属，所述栅极金属的厚度为50nm。
2.根据权利要求1所述的增强型AlGaN/GaN MOS-HEMT器件结构，其特征在于，所述Al2O3衬底和第一本征GaN缓冲层之间形成有AlN过渡层。
3.根据权利要求1所述的增强型AlGaN/GaN MOS-HEMT器件结构，其特征在于，所述第一本征GaN缓冲层的厚度为2μm，所述第二本征GaN缓冲层的厚度为1μm，所述GaN衬底层的厚度为2μm，所述AlGaN阻挡层的厚度为5nm，所述GaN帽层的厚度为1～2nm。
4.根据权利要求1所述的增强型AlGaN/GaN MOS-HEMT器件结构，其特征在于，所述左侧源极区域和右侧漏极区域的欧姆接触选用铝，区域刻蚀深度为180nm。
5.一种根据权利要求1-4中任一项所述的增强型AlGaN/GaN MOS-HEMT器件结构制备方法，其特征在于，所述方法中提及的半导体材料层均为非故意掺杂，所述方法包括以下步骤：
S1、利用化学清洗方法清洁Al2O3衬底，去除多余的氧化物后进行干燥和解理，在解理后的Al2O3衬底表面利用MOCVD方法生长第一本征GaN缓冲层，生长温度为600～800℃，接着在第一本征GaN缓冲层表面生长第二本征GaN缓冲层，生长温度为300～400℃，然后在第二本征GaN缓冲层表面生长GaN衬底层，生长温度为700℃恒温条件；之后在GaN衬底层表面生长一层AlGaN阻挡层，该层中Al的摩尔组分典型值为0.2～0.3，最后在AlGaN阻挡层表面生长一层GaN帽层；
S2、定义沟道区：在GaN帽层上旋涂一层正性光刻胶，通过掩模版确定源极和漏极的位置，然后进行光刻，清洗掉多余的光刻胶，暴露出要进行金属化的源极和漏极区域；
S3、刻蚀源极和漏极区域：从GaN帽层至GaN衬底层选择性刻蚀掉对应的源极和漏极区域，然后将刻蚀之后的材料区域在室温条件下浸泡于盐酸和水的混合溶液之中，盐酸和水的体积比为1:4，浸泡时间为1分钟，以去掉GaN衬底层表面残留的氧化物；
S4、源极和漏极形成金属化欧姆接触，去掉栅极区域的光刻胶，之后对GaN帽层刻蚀至只保留1～2nm作为帽层，使源极和漏极凸出于器件表面形成环绕式电极；
S5、在800℃条件下，在氮气中对样品进行30秒退火，然后在室温下，利用PECVD技术在器件表面形成一层折射率为1.5的SiO2栅极氧化层；
S6、在SiO2栅极氧化层上旋涂正性光刻胶，然后进行光刻，露出栅极区域；
S7、去掉栅极区域两侧的光刻胶，选择性地淀积生长栅极金属；
S8、在栅极金属四周涂上正性光刻胶，之后使用氟化氢溶液对栅极金属两侧的SiO2栅极氧化层进行湿法刻蚀，或者使用氩等离子体进行等离子刻蚀，以去除掉栅极金属两侧的SiO2栅极氧化层；
S9、去掉围绕在栅极区域的光刻胶，暴露出金属栅极，至此器件制作完成。
6.根据权利要求5所述的增强型AlGaN/GaN MOS-HEMT器件结构制备方法，其特征在于，所述步骤S1中进一步包括：将解理后的Al2O3衬底进行氢等离子清洗，同时在反应室内加入氮等离子体，对Al2O3衬底表面进行氮化，形成一层AlN过渡层。
7.根据权利要求5所述的增强型AlGaN/GaN MOS-HEMT器件结构制备方法，其特征在于，所述步骤S4中源极和漏极的金属化欧姆接触材料选用钛、铝、镍和金，对应步骤S3中源极和漏极区域的刻蚀深度分别为30nm、180nm、40nm和100nm。
8.根据权利要求5所述的增强型AlGaN/GaN MOS-HEMT器件结构制备方法，其特征在于，所述步骤S7中栅极金属的材料选用钛或者金，典型的淀积厚度分别为50nm和150nm。
CN201911001784.9A 2019-10-21 2019-10-21 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法 Active CN110600549B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911001784.9A CN110600549B (zh) 2019-10-21 2019-10-21 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911001784.9A CN110600549B (zh) 2019-10-21 2019-10-21 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法

Publications (2)

Publication Number Publication Date
CN110600549A CN110600549A (zh) 2019-12-20
CN110600549B true CN110600549B (zh) 2023-12-08

Family

ID=68851208

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911001784.9A Active CN110600549B (zh) 2019-10-21 2019-10-21 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110600549B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111627908B (zh) * 2020-05-29 2023-08-29 宁波铼微半导体有限公司 一种GaN基CMOS器件及其制备方法
CN113594245B (zh) * 2021-07-23 2024-03-01 王晓波 一种双面型三维hemt器件及其制备方法
CN117690962B (zh) * 2024-02-02 2024-05-07 深圳天狼芯半导体有限公司 氮化镓功率器件的结构、制造方法及电子设备

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132022A (zh) * 2007-09-29 2008-02-27 西安电子科技大学 基于组份渐变GaN MISFET的GaN器件及制备方法
CN101771076A (zh) * 2010-01-04 2010-07-07 西安电子科技大学 全透明AlGaN/GaN高电子迁移率晶体管及其制作方法
CN103745990A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
JP2015041765A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN209843716U (zh) * 2019-10-21 2019-12-24 中证博芯（重庆）半导体有限公司 一种增强型AlGaN/GaN MOS-HEMT器件结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8269253B2 (en) * 2009-06-08 2012-09-18 International Rectifier Corporation Rare earth enhanced high electron mobility transistor and method for fabricating same

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132022A (zh) * 2007-09-29 2008-02-27 西安电子科技大学 基于组份渐变GaN MISFET的GaN器件及制备方法
CN101771076A (zh) * 2010-01-04 2010-07-07 西安电子科技大学 全透明AlGaN/GaN高电子迁移率晶体管及其制作方法
JP2015041765A (ja) * 2013-08-20 2015-03-02 正幸 安部 半導体装置
CN103745990A (zh) * 2014-01-22 2014-04-23 西安电子科技大学 耗尽型AlGaN/GaN MISHEMT高压器件及其制作方法
CN106033724A (zh) * 2015-03-09 2016-10-19 中国科学院苏州纳米技术与纳米仿生研究所 Iii族氮化物增强型hemt及其制备方法
CN209843716U (zh) * 2019-10-21 2019-12-24 中证博芯（重庆）半导体有限公司 一种增强型AlGaN/GaN MOS-HEMT器件结构

Also Published As

Publication number Publication date
CN110600549A (zh) 2019-12-20

Similar Documents

Publication Publication Date Title
CN110190116B (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN110034186B (zh) 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法
JP7178121B2 (ja) 半導体デバイスの製造方法、及びその使用
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN114899227A (zh) 一种增强型氮化镓基晶体管及其制备方法
US20210384345A1 (en) Vertical umosfet device with high channel mobility and preparation method thereof
CN209843716U (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构
CN115799331B (zh) 一种基于蓝宝石衬底的多凹槽AlGaN/GaN HEMT器件
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
CN210073863U (zh) 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件
CN114883406B (zh) 一种增强型GaN功率器件及其制备方法
CN116092935A (zh) 一种AlGaN/GaN HEMT器件的制作方法
CN103681831B (zh) 高电子迁移率晶体管及其制造方法
US20230290834A1 (en) ENHANCEMENT-MODE GaN HFET
CN114725214A (zh) 一种多层钝化凹槽栅mis-hemt器件及其制备方法
CN110634946B (zh) 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件及其制备方法
CA3093906C (en) Semiconductor device and manufacturing method thereof
WO2020192303A1 (zh) 半导体器件及制作方法
CN112768359A (zh) 用于制备射频半导体器件的方法及其结构
CN111739800A (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN111463259A (zh) 高电子迁移率场效应晶体管及其制备方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN113270494B (zh) 双渐变沟道氮化镓基垂直结构射频器件及其制备方法
CN113471072A (zh) 新型GaN共源放大器及其凹槽刻蚀制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20231102

Address after: No. 5-1, Huayi Road, Qixinggang Street, Yuzhong District, Chongqing, 400000, Attached 23-08-005

Applicant after: Chongqing Maidou Industrial Co.,Ltd.

Address before: 401573 No. 500 Jiahe Avenue, Caojie Street, Hechuan District, Chongqing

Applicant before: ZHONGZHENG BOXIN (CHONGQING) SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant