CN113594245B - 一种双面型三维hemt器件及其制备方法 - Google Patents

一种双面型三维hemt器件及其制备方法 Download PDF

Info

Publication number
CN113594245B
CN113594245B CN202110838619.XA CN202110838619A CN113594245B CN 113594245 B CN113594245 B CN 113594245B CN 202110838619 A CN202110838619 A CN 202110838619A CN 113594245 B CN113594245 B CN 113594245B
Authority
CN
China
Prior art keywords
layer
gan
source
drain electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110838619.XA
Other languages
English (en)
Other versions
CN113594245A (zh
Inventor
王晓波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN202110838619.XA priority Critical patent/CN113594245B/zh
Publication of CN113594245A publication Critical patent/CN113594245A/zh
Application granted granted Critical
Publication of CN113594245B publication Critical patent/CN113594245B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66446Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于化合物半导体的双面型三维HEMT器件设计和制备方法,采用上下面设计和制造方法,有别于传统的HEMT芯片单面单向设计制造,本发明为双面双向设计构造,将芯片由单面平面型,升级为三维立体垂直型,增大了芯片的集成度,增强了芯片的总体使用功能,将平面三通道电极源极、栅极、漏极设计为上下六通道、使得芯片的功能指数增强,集成度翻倍,能够应用于更复杂和高效的场景中。

Description

一种双面型三维HEMT器件及其制备方法
技术领域
本发明涉及半导体电子信息领域技术领域,更具体的说是涉及一种双面型三维HEMT器件及其制备方法。
背景技术
目前,化合物半导体材料以其特殊的物理和化学特性,被广泛的用来制造于半导体芯片,以砷化镓(GaAs)为代表的第二代半导体在电力电子和光电子芯片方面应用广泛,以氮化镓(GaN)和氮化铝(AlN)为代表的第三代宽禁带半导体,以其宽的禁带常数、更高的电子迁移率、抗辐射能力强、击穿电场强度好、耐高温等特点,正受到人们的广泛关注,以化合物AlGaN/GaN为基础的异质结高电子迁移率晶体管(HEMT),(或异质结场效应晶体管HFET,调制掺杂场效应晶体管MODFET,以下统称为HEMT芯片)在半导体领域已经取得广泛应用,其芯片具有反向阻断电压高、正向导通电阻低、工作频率高等特性,因此可以满足系统对半导体器件更大功率、更高频率、更小体积工作的要求。
但是,随着科技进步,对HEMT芯片的性能和功能要求越来越高,同时集成度也要求越来越高。
因此,如何提供一种能够实现多功能转化和高集成度,实现更灵活和复杂的功能性系统的HEMT芯片是本领域技术人员亟需解决的问题。
发明内容
有鉴于此,本发明提供了一种使得芯片的功能指数增强,集成度翻倍,能够应用于更复杂和高效的场景中的双面型三维HEMT器件及其制备方法。
为了达到上述目的,本发明采用如下技术方案:
一种双面型三维HEMT器件,包括外延层以及位于外延层上下两面的顶面电极层和底面电极层,
其中,
外延层包括基底及在基底上表面依次生长的第一GaN层、第一掺杂AlyGa1-yN层、第一未掺杂的本征AlyGa1-yN层、第一AlN层、第二GaN层、第二AlN层、超晶格SL层、第三GaN层、第三AlN层、第二未掺杂的本征AlyGa1-yN层、第二掺杂AlyGa1-yN层和第四GaN层,(0<y<1);
顶面电极层包括栅极G1、源极S1和漏极D1,源极S1和漏极D1位于第三GaN层上方,且底部插入第三GaN层,栅极G1位于第四GaN层上方,且底部插入第四GaN层;
底面电极层包括栅极G2、源极S2和漏极D2,源极S2和漏极D2位于第二GaN层下方,且顶部插入第二GaN层,栅极G2位于第第一GaN层下方,且顶部插入第一GaN层。
进一步的,上述的一种双面型三维HEMT器件,还包括:钝化层,钝化层包括第一钝化层、第二钝化层和第三钝化层;
第一钝化层位于基底下方,且被栅极G2、源极S2和漏极D2贯穿;
第二钝化层位于第四GaN层上方,且被栅极G1、源极S1和漏极D1贯穿;
第三钝化层位于第二钝化层上方,且被栅极G1、源极S1和漏极D1贯穿。
进一步的,第一钝化层、第二钝化层和第三钝化层的材料均为Si3N4或SiO2
进一步的,第一GaN层的厚度为30-70nm;
第一掺杂AlyGa1-yN层的厚度为8-12nm;
第一未掺杂的本征AlyGa1-yN层的厚度为18-22nm;
第一AlN层的厚度为1-5nm;
第二GaN层的厚度为800-500nm;
第二AlN层10-20nm;
第三GaN层800-500nm;
第三AlN层1-5nm;
第二未掺杂的本征AlyGa1-yN层18-22nm;
第二掺杂AlyGa1-yN层8-12nm;
第四GaN层20-50nm。
进一步的,基底材料为Al2O3、Si、GaN、AlN和SiC中的任一种。
进一步的,第一AlN层和第三AlN层中的AlN可以替换为AlInGaN、AlxGa1-xN(0<y<x<1)和InGaN中的任意一种。
进一步的,超晶格SL层包括20-50个周期的AlN/GaN层,AlN/GaN层包括GaN层和位于其上方的AlN层,AlN层的厚度为2-3nm;GaN层的厚度为2-3nm;
进一步的,源极S1和漏极D1插入第三GaN层的深度为3-5nm;栅极G1插入第四GaN层的深度为10-20nm。
进一步的,源极S2和漏极D2插入第二GaN层的深度为3-5nm;栅极G1插入第一GaN层的深度为3-5nm。
本发明的另外一个目的在于提供上述的双面型三维HEMT器件的制备方法,运用金属有机化合物化学气相沉淀(MOCVD)外延生长技术,采用三甲基镓(TMGa),三乙基镓(TEGa),三甲基铟(TMIn),三乙基铟(TEIn),三甲基铝(TMAl)和氨气(NH3)硅烷(SiH4)和氮气、氢气分别提供生长所需要的镓源、铝源、和氮源,硅源、铟源、以及载气,结合清洗、蒸镀、ICP、RIE、CVD、光刻等芯片加工制作工艺,具体步骤如下:
(1)在基底上依次生长第一GaN层、第一掺杂AlyGa1-yN层、第一未掺杂的本征AlyGa1-yN层、第一AlN层、第二GaN层、第二AlN层、超晶格SL层、第三GaN层、第三AlN层、第二未掺杂的本征AlyGa1-yN层、第二掺杂AlyGa1-yN层和第四GaN层,然后结束外延层生长,得到外延层;
(2)对外延层进行表面清洗,接着在外延层上涂上一层光刻胶,利用带有源极S1和漏极D1的SD光刻板通过光刻MESA工艺制造出电极图形,然后进行ICP刻蚀,刻蚀至第三GaN层,形成源极S1和漏极D1的电极槽,然后利用电子束蒸发或磁控溅射在电极槽上进行金属沉积,形成Ti/Al/Ni/Au金属合金层,将非电极区域上的合金剥离,仅保留电极槽内的合金,形成源极S1和漏极D1
(3)利用快速退火炉RTA,在纯氮气环境下对源极S1和漏极D1高温快速热退火,使之与外延层形成欧姆接触;再通过光刻MESA工艺,利用RIE或者ICP刻蚀,将源极S1和漏极D1的外延层部分刻蚀出台面;然后采用等离子体化学气相淀积法PECVD在台面以及第四GaN层上方生长第二钝化层;
(4)在第二钝化层上涂一层光刻胶,利用带有栅极G1的SD光刻板通过光刻MESA工艺制造出电极图形,然后进行ICP刻蚀,刻蚀至第四GaN层,得到栅极G1的电极槽,接着采用电子束蒸发工艺方法,在电极槽内沉积一层Ni/Au金属合金层,形成栅极G1;然后采用等离子体化学气相淀积法PECVD在第二钝化层上生长一层第三钝化层;
(5)通过光刻MESA工艺,利用RIE或者ICP刻蚀,将覆盖在源极S1、漏极D1、栅极G1表面的钝化层去除;接着用电子束蒸在源极S1、漏极D1、栅极G1表面分别蒸发一层Ti/Al/Au金属合金层,然后在其表面涂一层光阻保护层,再在光阻保护层上蒸镀一层Al金属层;
(6)将基底通过研磨减薄,接着在基底表面上涂一层光刻胶,利用带有源极S2和漏极D2的SD光刻板通过光刻MESA工艺制造出电极图形,然后将电极图形转移到基底表面,再利用激光技术或深反应离子刻蚀技术,刻蚀至第二GaN层,形成源极S2和漏极D2的电极通孔,然后先利用电子束蒸发或磁控溅射在电极通孔上进行金属沉积,形成Ti/Al/Ni/Au金属合金层,再通过电镀工艺在金属合金层下方镀铜或钨,厚度达到基底下表面,形成源极S2和漏极D2
(7)再在基体表面涂一层光刻胶,利用带有栅极G2的SD光刻板通过光刻MESA工艺制造出电极图形,然后进行ICP刻蚀,刻蚀至第一GaN层,得到栅极G2的电极通孔,接着先采用电子束蒸发工艺方法,在电极通孔内沉积一层Ni/Au金属合金层,再通过电镀工艺在金属合金层下方镀铜或钨,形成栅极G1,然后采用等离子体化学气相淀积法PECVD在基底下表面生长第一钝化层
(8)通过稀盐酸去除光阻保护层表面的Al层,通过去胶液去除掉光阻保护层(本结构同时适用于以GaAs和AlGaAs以及AlInGaN组分结构的二元或者三元或者四元化合物半导体组合的HEMT器件)。
进一步的,上述步骤(2)中Ti/Al/Ni/Au金属合金层中各层金属的厚度分别为:Ti:15-20nm、Al:130-150nm、Ni:40-60nm、Au:30-50nm;
步骤(3)中台面深度为100-400nm;
步骤(4)中Ni/Au金属合金层中各层金属的厚度分别为:
步骤(5)中Ti/Al/Au金属合金层中各层金属的厚度分别为: Al金属层的厚度为/>
步骤(6)中Ti/Al/Ni/Au金属合金层中各层金属的厚度分别为:Ti:10-30nm、Al:150-200nm、Ni:50-100nm、Au:50-100nm;
步骤(7)中Ni/Au金属合金层中各层金属的厚度分别为
经由上述的技术方案可知,与现有技术相比,本发明具有如下有益效果:
上下立体三维HEMT结构通过外延和芯片等半导体工艺,将两个HMET垂直集成在一起,可以实现一个芯片实现不了的复杂开关和转化,实现了高度集成化,增大单颗制作芯片的功能,通过上下集成结构,实现电流通道的增加,电流双向分配可以增大输出电流和更高的耐压特性,可以更大范围实现动态工作范围和切换场景应用。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图。
图1为本发明中外延层结构示意图;
图2为本发明提供的双面型三维HEMT器件的整体结构示意图;
图3为本发明提供的台面结构示意图。
其中,图中:
1-外延层;101-基底;102-第一GaN层;103-第一掺杂AlyGa1-yN层;104-第一未掺杂的本征AlyGa1-yN层;105-第一AlN层;106-第二GaN层;107-第二AlN层;108-超晶格SL层;109-第三GaN层;110-第三AlN层;111-第二未掺杂的本征AlyGa1-yN层;112-第二掺杂AlyGa1- yN层;113-第四GaN层;114-台面;21-源极S1;22-漏极D1;23-栅极G1;31-源极S2;32-漏极D2;33-栅极G2;41-第一钝化层;42-第二钝化层;43-第三钝化层;
具体实施方式
下面将对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
实施例1
参见图2本发明实施例公开了一种双面型三维HEMT器件,包括外延层以及位于外延层上下两面的顶面电极层和底面电极层,
其中,
外延层1包括基底101及在基底101上表面依次生长的第一GaN层102(30nm)、103第一掺杂AlyGa1-yN层103(8nm)、104第一未掺杂的本征AlyGa1-yN层104(18nm)、105第一AlN层105(1nm)、第二GaN层106(800nm)、第二AlN层107(10nm)、超晶格SL层108(80nm)、第三GaN层109(800nm)、第三AlN层110(1nm)、第二未掺杂的本征AlyGa1-yN层111(18nm)、第二掺杂AlyGa1-yN层112(18nm)和第四GaN层113(20nm),(0<y<1);
顶面电极层包括栅极G123、源极S121和漏极D122,源极S121和漏极D122位于第三GaN层109上方,且底部插入第三GaN层109,插入深度为3nm,栅极G123位于第四GaN层113上方,且底部插入第四GaN层113,插入深度为10nm;
底面电极层包括栅极G233、源极S231和漏极D232,源极S231和漏极D232位于第二GaN层106下方,且顶部插入第二GaN层106,插入深度为3nm,栅极G233位于第第一GaN层102下方,且顶部插入第一GaN层102,插入深度为3nm。
为了进一步优化上述技术方案,在本实施例中,上述的一种双面型三维HEMT器件还包括:钝化层,钝化层包括第一钝化层41、第二钝化层42和第三钝化层43;
第一钝化层41位于基底1下方及其两端,且被栅极G233、源极S231和漏极D232贯穿;
第二钝化层42位于第四GaN层113上方及第三GaN层109、第三AlN层110、第二未掺杂的本征AlyGa1-yN层111、第二掺杂AlyGa1-yN层112和第四GaN层113的两侧面,且被栅极G123、源极S121和漏极D122贯穿;
第三钝化层43位于第二钝化层上方及其两侧面,且被栅极G123、源极S121和漏极D122贯穿。
实施例2
一种双面型三维HEMT器件,包括外延层以及位于外延层上下两面的顶面电极层和底面电极层,
其中,
外延层1包括基底101及在基底101上表面依次生长的第一GaN层102(70nm)、第一掺杂AlyGa1-yN层103(12nm)、第一未掺杂的本征AlyGa1-yN层104(22nm)、第一AlN层105(5nm)、第二GaN层106(1500nm)、第二AlN层107(20nm)、超晶格SL层108(300nm)、第三GaN层109(1500nm)、第三AlN层110(5nm)、第二未掺杂的本征AlyGa1-yN层111(22nm)、第二掺杂AlyGa1- yN层112(22nm)和第四GaN层113(50nm),(0<y<1);
顶面电极层包括栅极G123、源极S121和漏极D122,源极S121和漏极D122位于第三GaN层109上方,且底部插入第三GaN层109,插入深度为5nm,栅极G123位于第四GaN层113上方,且底部插入第四GaN层113,插入深度为20nm;
底面电极层包括栅极G233、源极S231和漏极D232,源极S231和漏极D232位于第二GaN层106下方,且顶部插入第二GaN层106,插入深度为5nm,栅极G233位于第第一GaN层102下方,且顶部插入第一GaN层102,插入深度为5nm。
为了进一步优化上述技术方案,在本实施例中,上述的一种双面型三维HEMT器件还包括:钝化层,钝化层包括第一钝化层41、第二钝化层42和第三钝化层43;
第一钝化层41位于基底1下方及其两端,且被栅极G233、源极S231和漏极D232贯穿;
第二钝化层42位于第四GaN层113上方及第三GaN层109、第三AlN层110、第二未掺杂的本征AlyGa1-yN层111、第二掺杂AlyGa1-yN层112和第四GaN层112的两侧面,且被栅极G123、源极S121和漏极D122贯穿;
第三钝化层43位于第二钝化层上方及其两侧面,且被栅极G123、源极S121和漏极D122贯穿。
实施例3
一种双面型三维HEMT器件,包括外延层以及位于外延层上下两面的顶面电极层和底面电极层,
其中,
外延层1包括基底101及在基底101上表面依次生长的第一GaN层102(50nm)、第一掺杂AlyGa1-yN层103(10nm)、第一未掺杂的本征AlyGa1-yN层104(20nm)、第一AlN层105(3nm)、第二GaN层106(1150nm)、第二AlN层107(15nm)、超晶格SL层(125nm)108、第三GaN层109(1150nm)、第三AlN层110(3nm)、第二未掺杂的本征AlyGa1-yN层111(20nm)、第二掺杂AlyGa1- yN层112(20nm)和第四GaN层113(35nm),(0<y<1);
顶面电极层包括栅极G123、源极S121和漏极D122,源极S121和漏极D122位于第三GaN层109上方,且底部插入第三GaN层109,插入深度为4nm,栅极G123位于第四GaN层113上方,且底部插入第四GaN层113,插入深度为15nm;
底面电极层包括栅极G233、源极S231和漏极D232,源极S231和漏极D232位于第二GaN层106下方,且顶部插入第二GaN层106,插入深度为4nm,栅极G233位于第第一GaN层102下方,且顶部插入第一GaN层102,插入深度为4nm。
为了进一步优化上述技术方案,在本实施例中,上述的一种双面型三维HEMT器件还包括:钝化层,钝化层包括第一钝化层41、第二钝化层42和第三钝化层43;
第一钝化层41位于基底101下方及其两端,且被栅极G233、源极S231和漏极D232贯穿;
第二钝化层42位于第四GaN层113上方及第三GaN层109、第三AlN层110、第二未掺杂的本征AlyGa1-yN层111、第二掺杂AlyGa1-yN层112和第四GaN层113的两侧面,且被栅极G123、源极S121和漏极D122贯穿;
第三钝化层43位于第二钝化层上方及其两侧面,且被栅极G123、源极S121和漏极D122贯穿。
实施例4
上述实施例1-3中HEMT器件的外延结构的制备方法,包括以下步骤:
1.将基底特殊清洗处理后,放入MOCVD设备在1200℃烘烤15分钟左右;
2.降温到500℃,气压150torr,通入三甲基镓(TMGa)和氨气(NH3)生长一层GaN,然后升温到1020℃,气压250torr,继续生长一层GaN,形成第一GaN层;
3.然后在1050℃,气压300torr,通入三甲基铝(TMAl)、三甲基镓(TMGa)和氨气(NH3)、硅烷(SiH4)生长一层掺杂硅烷的AlyGa1-yN(第一掺杂AlyGa1-yN层),硅烷的掺杂量约在1019cm-3
4.然后在相同状况下,关闭硅烷(SiH4),继续生长一层不掺杂AlyGa1-yN(第一不掺杂AlyGa1-yN层);
5.在温度1080℃,气压200torr,通入三甲基铝(TMAl)和氨气(NH3)生长一层薄的AlN(第一AlN层);
6.降温到1020℃,气压250torr,通入三甲基镓(TMGa)和氨气(NH3)生长一层GaN(第二GaN层);
7.在温度1080℃,气压200torr,通入三甲基铝(TMAl)和氨气(NH3)生长一层AlN(第二AlN层);
8.在温度1030℃,气压300torr,通入三甲基镓(TMGa)和氨气(NH3),生长一层GaN;然后在温度1060℃,气压250torr,通入三甲基铝(TMAl)、和氨气(NH3),生长一层AlN;然后重复上述过程,周期生长AlN/GaN层,形成AlN/GaN超晶格SL层;
9.在温度1020℃,气压250torr,通入三甲基镓(TMGa)和氨气(NH3)生长一层GaN(第三GaN层);
10.在温度1080℃,气压200torr,三甲基铝(TMAl)和氨气(NH3)生长一层薄的AlN(第三AlN层);
11.然后在1050℃,气压300torr,通入三甲基铝(TMAl)、三甲基镓(TMGa)和氨气(NH3)、生长一层不掺杂AlyGa1-yN(第二不掺杂AlyGa1-yN层);
12.然后在相同状况下,打开硅烷(SiH4),继续生长一层掺杂硅烷的AlyGa1-yN(第二掺杂AlyGa1-yN层),硅烷的掺杂量为1019cm-3,厚度10nm;
13.然后在温度1020℃,气压250torr,生长一层GaN(第四GaN层),完成外延生长;
14.对生长完的外延层在丙酮和乙醇中分别进行各3-5分钟的超声清洗,而后用去离子水清冲洗干净,再用氢氟酸溶液清洗10-30s,最后用去离子水清洗干净,并在烤箱烘干;
15.在外延层上涂上一层光刻胶,利用带有源极S1和漏极D1的光刻板通过光刻MESA工艺,制造出电极图形,然后利用ICP刻蚀到第三GaN层,形成S1、D1电极的图形的电极槽;
16.利用电子束蒸发在已形成的S1、D1电极图形电极槽上进行金属沉积,依次蒸镀上Ti/Al/Ni/Au,形成Ti/Al/Ni/Au金属组合层,各层金属厚度依次为15-20nm/130-150nm/40-60nm/30-50nm之间,蒸发完后,再通过金属剥离工艺,将非电极区域蒸镀的合金剥离掉,在电极槽上留下蒸镀的合金,完成源极S1、漏极D1电极制作;
17.然后利用快速退火炉RTA,将S1和D1电极在纯氮气环境下800-850℃温度热退火20-50秒;
18.再次通过光刻MESA工艺,RIE反应离子刻蚀法,将S1极和D1极两侧的外延层上刻蚀出台面(参见图3),台面从底部到表面深度为100~400nm;
19.然后采用等离子体化学气相淀积法PECVD,其硅烷和氨气气体流量比SiH4:NH3=2:1,镀一层钝化薄膜Si3N4(第二钝化层),厚度
20.接着在第二钝化层表面上涂上一层光刻胶,利用带有栅极G1电极光刻板通过光刻MESA工艺,制造出G1电极图形,利用光刻工艺和RIE进行槽栅刻蚀,刻蚀到第四GaN层,得到栅极G1的电极槽;
21.接着采用电子束蒸发工艺方法,在G1的电极槽内蒸发金属Ni/Au,各自蒸发沉积的厚度为再通过金属剥离工艺,将非电极区域上蒸镀的合金剥离掉,在电极槽上留下蒸镀的合金,完成G1电极制作;形成栅极G1
22.然后采用等离子体化学气相淀积法PECVD,其硅烷和氨气气体流量比SiH4:NH3=2:1,在第二钝化层上镀一层钝化薄膜Si3N4(第三钝化层),厚度
23.然后通过光刻MESA工艺,利用RIE刻蚀,将源极S1、漏极D1、栅极G1表面钝化层去除;
24.接着用电子束蒸分别在源极S1、漏极D1和栅极G1表面蒸发一层Ti/Al/Au,蒸发金属厚度分别为和/>和/>
25.然后在其表面涂一层光阻保护层;
26.然后通过电子束蒸镀在光阻保护层上蒸镀一层Al,厚度为
27.采用化学机械抛光技术CMP将基底通过研磨减薄到20um-60um;
28.接着在基底表面上涂上一层光刻胶,利用带有源极S2和漏极D2的SD光刻板通过光刻MESA工艺,制造出电极图形,将源极S2和漏极D2的电极图形转移到减薄后的基底上表面;
29.利用深反应离子刻蚀技术DRIE,将源极S2和漏极D2电极刻蚀到第二GaN层,形成电极通孔;
30.利用电子束蒸发进行金属淀积,分别在源极S2和漏极D2电极通孔镀一层Ti/Al/Ni/Au金属,形成Ti/Al/Ni/Au金属组合,各层金属厚度依次为10-30nm/150-200nm/50-100nm/50-100nm之间;(如果采用SiC或其他导电基底,在此步进行前,需要先通过电子束蒸镀工艺,在电极通孔内四周表面蒸镀一层的SiO2,然后用DRIE去除底部SiO2,然后再进行此步骤)
31.然后通过电镀工艺在电极通孔镀上铜,厚度达到基底表面处,形成S2、D2电极;
32.接着同样通过光刻MESA工艺,在基底表面制作出栅极G2电极图形;
33.利用深反应离子刻蚀技术DRIE,将栅极G2电极刻蚀到第一GaN层处形成G2电极通孔;
34.接着采用电子束蒸发工艺方法,蒸发金属Ni/Au,各自蒸发沉积的厚度为(如果采用SiC或其他导电基底,在此步前,需先通过蒸镀工艺,在通孔内四周表面蒸镀一层/>的Si3N4,然后进行此步骤);
35.然后通过电镀工艺在电极通孔镀上铜,镀层厚度达到基底表面处,形成G2电极;
36.然后在基底下表面采用等离子体化学气相淀积法PECVD,在生长一层SiO2钝化层(第一钝化层)保护;
37.然后通过稀盐酸去除光阻保护层表面Al层,通过去胶液去除掉光阻保护层,制造结束。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
对所公开的实施例的上述说明,使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的,本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下,在其它实施例中实现。因此,本发明将不会被限制于本文所示的这些实施例,而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种双面型三维HEMT器件,其特征在于,包括外延层以及位于所述外延层上下两面的顶面电极层和底面电极层,
其中,
所述外延层包括基底及在基底上表面依次生长的第一GaN层、第一掺杂AlyGa1-yN层、第一未掺杂的本征AlyGa1-yN层、第一AlN层、第二GaN层、第二AlN层、超晶格SL层、第三GaN层、第三AlN层、第二未掺杂的本征AlyGa1-yN层、第二掺杂AlyGa1-yN层和第四GaN层;
所述顶面电极层包括栅极G1、源极S1和漏极D1,所述源极S1和漏极D1位于所述第三GaN层上方,且底部插入所述第三GaN层,所述栅极G1位于所述第四GaN层上方,且底部插入所述第四GaN层;
所述底面电极层包括栅极G2、源极S2和漏极D2,所述源极S2和漏极D2位于所述第二GaN层下方,且顶部插入所述第二GaN层,所述栅极G2位于所述第一GaN层下方,且顶部插入所述第一GaN层;
还包括:钝化层,所述钝化层包括第一钝化层、第二钝化层和第三钝化层;
所述第一钝化层位于所述基底下方,且被所述栅极G2、源极S2和漏极D2贯穿;
所述第二钝化层位于所述第四GaN层上方,且被所述栅极G1、源极S1和漏极D1贯穿;
所述第三钝化层位于所述第二钝化层上方,且被所述栅极G1、源极S1和漏极D1贯穿;
所述超晶格SL层包括若干个周期的AlN/GaN层,所述AlN/GaN层包括GaN层和位于其上方的AlN层。
2.根据权利要求1所述的一种双面型三维HEMT器件,其特征在于,所述第一钝化层、第二钝化层和第三钝化层的材料均为Si3N4或SiO2
3.根据权利要求1所述的一种双面型三维HEMT器件,其特征在于,所述基底材料为Al2O3、Si、GaN、AlN和SiC中的任一种。
4.根据权利要求1所述的一种双面型三维HEMT器件,其特征在于,所述第一AlN层和第三AlN层中的AlN可以替换为AlInGaN、AlxGa1-xN(0<y<x<1)和InGaN中的任意一种。
5.根据权利要求1所述的一种双面型三维HEMT器件,其特征在于,所述源极S1和漏极D1插入所述第三GaN层的深度为3-5nm;所述栅极G1插入所述第四GaN层的深度为10-20nm。
6.根据权利要求1所述的一种双面型三维HEMT器件,其特征在于,所述所述源极S2和漏极D2插入所述第二GaN层的深度为3-5nm;所述栅极G1插入所述第一GaN层的深度为3-5nm。
7.一种如权利要求2-6任一所述的双面型三维HEMT器件的制备方法,其特征在于,包括以下步骤:
(1)在基底上依次生长第一GaN层、第一掺杂AlyGa1-yN层、第一未掺杂的本征AlyGa1-yN层、第一AlN层、第二GaN层、第二AlN层、超晶格SL层、第三GaN层、第三AlN层、第二未掺杂的本征AlyGa1-yN层、第二掺杂AlyGa1-yN层和第四GaN层,得到外延层;
(2)对外延层进行清洗,在第三GaN层以及第三GaN层上方刻蚀源极S1和漏极D1的电极槽,然后在电极槽内沉积Ti/Al/Ni/Au金属合金层形成源极S1和漏极D1,退火、然后将源极S1和漏极D1两侧的外延层部分刻蚀出台面;
(3)在所述台面以及第四GaN层上镀第二钝化层,然后在第四GaN层上刻蚀栅极G1的电极槽,然后在电极槽内沉积Ni/Au金属合金层,形成栅极G1,再后在第二钝化层上方镀第三钝化层;
(4)去除栅极G1、源极S1和漏极D1外表面的第二钝化层和第三钝化层,然后分别在栅极G1、源极S1和漏极D1上镀一层Ti/Al/Au金属合金层,再在其表面涂一层光阻保护层,接着在光阻保护层上镀一层Al金属层;
(5)将基底减薄,在第二GaN层以及第二GaN层下方刻蚀源极S2和漏极D2的电极通孔,先在电极通孔内镀一层Ti/Al/Ni/Au金属合金层,然后镀上铜或者钨,形成源极S2和漏极D2
(6)在第一GaN层以及第一GaN层下方刻蚀栅极G2的电极通孔,先在电极通孔内镀一层Ni/Au金属合金层,然后镀上铜或者钨,形成栅极G2,然后在基底下方镀第一钝化层;
(7)最后去除光阻保护层表面上的Al金属层,以及光阻保护层,即得所述双面型三维HEMT器件。
8.根据权利要求7所述的一种双面型三维HEMT器件的制备方法,其特征在于,步骤(2)中所述Ti/Al/Ni/Au金属合金层中各层金属的厚度分别为:Ti:15-20nm、Al:130-150nm、Ni:40-60nm、Au:30-50nm;
步骤(3)中所述Ni/Au金属合金层中各层金属的厚度分别为:Ni:300-550Å、Au:800-1200Å;
步骤(4)中所述Ti/Al/Au金属合金层中各层金属的厚度分别为:Ti:150-300Å、Al:800-1500Å、Au:1000-2000Å;光阻保护层上的Al金属层的厚度为50-200Å;
步骤(5)中所述Ti/Al/Ni/Au金属合金层中各层金属的厚度分别为:Ti:10-30nm、Al:150-200nm、Ni:50-100nm、Au:50-100nm;
步骤(6)中所述Ni/Au金属合金层中各层金属的厚度分别为Ni:300-600Å、Au:100-1500Å。
CN202110838619.XA 2021-07-23 2021-07-23 一种双面型三维hemt器件及其制备方法 Active CN113594245B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110838619.XA CN113594245B (zh) 2021-07-23 2021-07-23 一种双面型三维hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110838619.XA CN113594245B (zh) 2021-07-23 2021-07-23 一种双面型三维hemt器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113594245A CN113594245A (zh) 2021-11-02
CN113594245B true CN113594245B (zh) 2024-03-01

Family

ID=78249322

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110838619.XA Active CN113594245B (zh) 2021-07-23 2021-07-23 一种双面型三维hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113594245B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377198A (zh) * 2013-08-16 2015-02-25 英飞凌科技奥地利有限公司 具有第一和第二开关器件的集成电路、半桥电路及其制造方法
CN110010682A (zh) * 2019-03-22 2019-07-12 华南理工大学 具有三明治结构的GaN-HEMT器件及其制备方法
CN110600549A (zh) * 2019-10-21 2019-12-20 中证博芯(重庆)半导体有限公司 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101922123B1 (ko) * 2012-09-28 2018-11-26 삼성전자주식회사 반도체소자 및 그 제조방법
US9461034B2 (en) * 2014-06-23 2016-10-04 Infineon Technologies Americas Corp. Composite group III-V and group IV transistor having a switched substrate
US11251270B2 (en) * 2017-08-02 2022-02-15 Faquir Chand Jain Quantum dot channel (QDC) quantum dot gate transistors, memories and other devices
CN112490243B (zh) * 2019-09-12 2023-09-12 联华电子股份有限公司 三维半导体结构及其制作方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104377198A (zh) * 2013-08-16 2015-02-25 英飞凌科技奥地利有限公司 具有第一和第二开关器件的集成电路、半桥电路及其制造方法
CN110010682A (zh) * 2019-03-22 2019-07-12 华南理工大学 具有三明治结构的GaN-HEMT器件及其制备方法
CN110600549A (zh) * 2019-10-21 2019-12-20 中证博芯(重庆)半导体有限公司 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法

Also Published As

Publication number Publication date
CN113594245A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
CN104134689B (zh) 一种hemt器件及制备方法
JP4339657B2 (ja) 半導体装置及びその製造方法
CN110112215B (zh) 兼具栅介质与刻蚀阻挡功能结构的功率器件及制备方法
CN103094314B (zh) 在硅衬底上生长iii-氮化物的新方法
CN102569378A (zh) 化合物半导体器件及其制造方法
CN102148157A (zh) 制作带有自对准场板的增强型hemt的方法
CN110491932B (zh) 氮化镓肖特基二极管及其制作方法
CN110600549B (zh) 一种增强型AlGaN/GaN MOS-HEMT器件结构及其制备方法
CN115472689A (zh) 一种具有超结结构的高电子迁移率晶体管及其制备方法
CN115360235A (zh) 一种氮化镓肖特基势垒二极管及其制造方法
WO2022127512A1 (zh) 高电子迁移率晶体管、制备方法、功率放大/开关器
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
CN113314597B (zh) 一种氮极性面氮化镓高电子迁移率晶体管及其制作方法
US20230307249A1 (en) Heteroepitaxial structure with a diamond heat sink
CN113594245B (zh) 一种双面型三维hemt器件及其制备方法
CN115084260A (zh) 基于范德华外延的氮化镓高电子迁移率晶体管器件及其制备方法
CN111952175B (zh) 晶体管的凹槽制作方法及晶体管
CN210073863U (zh) 一种增强型异质金属栅AlGaN/GaN MOS-HEMT器件
CN114156339A (zh) 基于复合沟道结构的双向阻断hemt及其制备方法
CN104979195B (zh) SiC基HEMT器件的制备方法
CN114023808A (zh) 带P型终端的AlGaN/GaN异质结多沟道功率二极管及制作方法
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
CN110504299A (zh) 基于图形化再生长的GaN凹槽阳极肖特基二极管制备方法
US11557682B1 (en) Low turn-on voltage GaN diodes having anode metal with consistent crystal orientation and preparation method thereof
CN114582726A (zh) 一种GaN基HEMT器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant