CN104979195B - SiC基HEMT器件的制备方法 - Google Patents

SiC基HEMT器件的制备方法 Download PDF

Info

Publication number
CN104979195B
CN104979195B CN201510416658.5A CN201510416658A CN104979195B CN 104979195 B CN104979195 B CN 104979195B CN 201510416658 A CN201510416658 A CN 201510416658A CN 104979195 B CN104979195 B CN 104979195B
Authority
CN
China
Prior art keywords
passivation layer
sic
deposited
preparation
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510416658.5A
Other languages
English (en)
Other versions
CN104979195A (zh
Inventor
申占伟
张峰
赵万顺
王雷
闫果果
刘兴昉
孙国胜
曾平
曾一平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Semiconductors of CAS
Original Assignee
Institute of Semiconductors of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Semiconductors of CAS filed Critical Institute of Semiconductors of CAS
Priority to CN201510416658.5A priority Critical patent/CN104979195B/zh
Publication of CN104979195A publication Critical patent/CN104979195A/zh
Application granted granted Critical
Publication of CN104979195B publication Critical patent/CN104979195B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66431Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

一种基于SiC材料的HEMT器件的制备方法,包括:清洗SiC衬底;将AlN薄膜淀积到SiC衬底上;将AlxGa1‑xN薄膜淀积到AlN薄膜上;将GaN薄膜淀积到AlxGa1‑xN薄膜上;对所述的AlN薄膜、AlxGa1‑xN薄膜、GaN薄膜的两侧进行ICP干法刻蚀,形成台面;在台面上制作Ti/Al/Ni/Au的4层金属,退火,形成基片;在基片上面淀积第一Si3N4钝化层;光刻蚀出窗口,在窗口内淀积栅金属电极;在第一Si3N4钝化层和栅金属电极上再次淀积第二Si3N4钝化层;刻蚀掉Ti/Al/Ni/Au的4层金属和栅金属电极上的第一Si3N4钝化层和第二Si3N4钝化层,互连金属完成器件制备。本发明具有高介电常数、高自发极化、高临界电场和晶格匹配的异质材料。

Description

SiC基HEMT器件的制备方法
技术领域
本发明涉及一种在SiC材料中获取二维电子气的方法,具体涉及一种SiC基高迁移率晶体管(HEMT)器件的制备方法。
背景技术
第三代半导体碳化硅(SiC)具有优越的物理和电学特性,如宽带隙、高击穿场强、高热导率等特点。因而SiC基开关器件超越Si功率器件的极限,并在高功率、高频、高温电力电子领域占据绝对优势。
SiC是目前唯一可以氧化形成SiO2的化合物半导体,然而在SiC和SiO2界面存在着很高的界面态密度,它们不仅减少了SiC基MOS器件沟道中导电载流子,同时会形成散射中心进一步降低沟道迁移率,使得器件的导通电阻高,工作频率低。即使存在如JFET类的器件来避免MOS界面,但由于SiC中杂质的扩散系数非常低,多采用离子注入的方法对其掺杂,注入离子的激活温度相当高,这都会造成较大的晶体损伤因而迁移率并不是足够高。无论如何,为了降低SiC基功率开关器件通态损耗,必须提高导电载流子的迁移率或者增大导电载流子的密度。这就需要寻找一种新的基于SiC的载流子导电界面,从而制备出具有高面电导的SiC基功率场效应晶体管。
发明内容
本发明的目的在于,提供一种SiC基HEMT器件的制备方法,具有高介电常数、高自发极化、高临界电场和晶格匹配的异质材料。使得该材料与SiC之间通过极化产生二维电子气,制备出具有高面电导的SiC基场效应晶体管。
本发明提供一种基于SiC材料的HEMT器件的制备方法,包括以下步骤:
步骤1:清洗SiC衬底,去除表面氧化层,该SiC衬底的厚度为2-4μm;
步骤2:利用化学气相沉积或物理气相沉积将AlN薄膜淀积到清洗后的SiC衬底上;
步骤3:利用化学气相沉积或物理气相沉积将AlxGa1-xN薄膜淀积到AlN薄膜上;
步骤4:利用化学气相沉积或物理气相沉积将GaN薄膜淀积到AlxGa1-xN薄膜上;
步骤5:通过光刻,采用氯基气体对所述的AlN薄膜、AlxGa1-xN薄膜、GaN薄膜的两侧进行ICP干法刻蚀,刻蚀深度到达SiC衬底的表面,形成台面;
步骤6:在刻蚀形成的台面上制作自下而上的Ti/Al/Ni/Au的4层金属,退火,形成源、漏欧姆接触,形成基片;
步骤7:采用PECVD的方法,在基片上面淀积第一Si3N4钝化层,用以保护所述的源、漏欧姆接触;
步骤8:在GaN薄膜4上的第一Si3N4钝化层上光刻蚀出窗口,在窗口内淀积栅金属电极;
步骤9:在第一Si3N4钝化层和栅金属电极上再次淀积第二Si3N4钝化层;
步骤10:刻蚀掉Ti/Al/Ni/Au的4层金属和栅金属电极上的第一Si3N4钝化层和第二Si3N4钝化层,互连金属完成器件制备。
本发明的有益效果是:
a、与AlN、AlxGa1-xN与SiC晶格常数匹配度高,可以降低SiC基开关器件介质层与碳化硅的界面态密度,从而降低对载流子输运的散射,提高载流子迁移率。
b、由于SiC衬底以及沉积的AlN、AlxGa1-xN薄膜均为纤锌矿结构,且具有很强的自发极化,结合压电极化可以在界面处产生高浓度的二维电子气。由于量子阱的限制作用,进一步提升了导电沟道载流子的迁移率。
c、AlN、AlxGa1-xN和GaN薄膜的沉积速率比热氧化SiC得到SiO2要高,因此,可以提高器件的制备效率,降低成本。
d、避免了传统SiC功率器件中常用到的离子注入掺杂及高温激活工艺,从而降低了对半导体材料的晶格损伤,提高迁移率。
e、AlN、AlxGa1-xN和GaN三种材料的介电常数与SiO2相比较高,从而可以减小介质层的厚度,同时上述三种材料的临界击穿电场,特别是GaN的都非常高,所以可以提高SiC基功率器件的抗击穿能力与稳定性。
附图说明
为进一步说明本发明的技术内容,以下结合实施例及附图详细说明如后,其中:
图1是本发明的制备流程图;
图2-7是本发明SiC基HEMT器件制作流程结构示意图。
具体实施方式
请参阅图1并结合参阅图2-图7,本发明提供一种基于SiC材料的HEMT器件的制备方法,包括以下步骤:
步骤1:清洗SiC衬底1,具体为:
a.依次用丙酮和乙醇超声清洗3遍,再用去离子水冲洗。
b.将有机超声后的SiC衬底1放在浓硫酸和双氧水溶液中至少煮10min。
c.将煮过浓硫酸的衬底1依次用一号液和二号液分别煮10min以上,再用去离子水冲洗干净后用氮气吹干待用,一号液为氨水、过氧化氢和去离子水的混合液,按体积比氨水∶过氧化氢∶去离子水=1∶2∶5,二号液为盐酸、过氧化氢和去离子水的混合液,按体积比盐酸∶过氧化氢∶去离子水=1∶2∶5。
d.将冲洗后的衬底1放入氢氟酸内浸泡至少1min,去除表面氧化层。
去除表面氧化层,该的厚度为2-4μm,所述的SiC衬底1是具有六方纤锌矿的结构,晶面方向为[0001],该晶面为零偏角的晶面,该SiC衬底1为半绝缘衬底,可选择的将SiC衬底1分为两层,一层为半绝缘的衬底,一层为低浓度的n型或者P型掺杂衬底;
步骤2:利用化学气相沉积或物理气相沉积或其他外延生长材料的方法将AlN薄膜2沉积到清洗后的SiC衬底1上(参阅图2),所述的沉积AlN薄膜2的Al源温度为1000-1100℃,所述的AlN薄膜2的厚度为1-2nm,该AlN薄膜2与SiC晶格常数匹配度高,从而提高了界面二维电子气的面电导;
步骤3:利用化学气相沉积或物理气相沉积或其他外延生长材料的方法将AlxGa1- xN薄膜3淀积到AlN薄膜2上(参阅图2),所述的沉积AlxGa1-xN薄膜3的Ga源温度为900-1000℃,所述的AlxGa1-xN薄膜3的Al组分x的范围为0.2-0.4,所述的AlxGa1-xN薄膜3分为两层,一层的厚度为3-5nm,作为非掺杂的隔离层,另一层的厚度为15-25nm,作为势垒层,另一层为n型掺杂,可选择的为Si掺杂,掺杂浓度为1×1018cm-3-3×1018cm-3,所述的沉积隔离层的Al源温度为1000-1100℃,所述的沉积势垒层的Al源温度为1150-1250℃,;
步骤4:利用化学气相沉积或物理气相沉积或其他外延生长材料的方法将GaN薄膜4淀积到AlxGa1-xN薄膜3上(参阅图2),所述的沉积GaN薄膜4的Ga源温度为900-1000℃,所述的GaN薄膜4的n型掺杂浓度为4×1018cm-3-6×1018cm-3,厚度为3-4nm;
步骤5:通过光刻形成掩膜图形,采用氯基气体对所述的AlN薄膜2、AlxGa1-xN薄膜3、GaN薄膜4的两侧进行ICP或RIE或其他方法的干法刻蚀,该氯基气体可以使BCl3,刻蚀深度到达SiC衬底1的表面,形成台面11(参阅图2),所述的台面11根据光刻掩膜图形而定,宽度为0.2-0.8μm,所述的台面应保持光滑、侧壁陡直,可选择盐酸∶双氧水体积比为1∶6的溶液清洗刻蚀后的基片;
步骤6:在光刻形成的台面11上制作自下而上的Ti/Al/Ni/Au的4层金属50,通过剥离方法形成没有金属粘连、边缘整齐的金属图形,退火,形成源、漏欧姆接触,所述金属50的淀积方法可以是溅射或电子束蒸发等,欧姆接触的电阻应保持在1Ω·mm以下,形成基片(参阅图3),所述的金属50应保证能够完全覆盖台面11,所述的金属夹层可选择的还有Ti、Cr、Pt、Pd、Mo等金属,所述退火的温度为600-1100℃,该退火气氛可以使氮气或氩气,所述退火的时间为30s-180s,可选择的退火方案为基于不同温度梯度的多步退火工艺;
步骤7:采用PECVD的方法,在基片上面淀积第一Si3N4钝化层7,用以保护所述的源、漏欧姆接触(参阅图4),所述的第一Si3N4钝化层7的厚度与折射率应保证在设定的范围内;
步骤8:在GaN薄膜4上的第一Si3N4钝化层7上光刻蚀出窗口,所述的刻蚀第一Si3N4钝化层7的方法可以是氟基气体的干法刻蚀或磷酸溶液的湿法腐蚀,光刻后,在窗口内淀积栅金属电极8(参阅图5),所述的栅金属电极8没有金属粘连、边缘整齐,所述的栅金属电极8为Ni/Au金属体系,可选择的肖特基栅金属为功函数高的金属如Pt、Ir、Pd等,所述的应确保不会脱落、良好的肖特基栅导电性,该栅金属电极8满足长度为0.7-0.9μm,和左侧源极金属50的间距为0.9-1.1μm,栅金属电极8和右侧漏极金属50的间距为3-4μm;
步骤9:在第一Si3N4钝化层7和栅金属电极8上再次淀积第二Si3N4钝化层9(参阅图6),所述的第二Si3N4钝化层9的厚度与折射率应保证在设定的范围内;
步骤10:光刻形成掩膜后,刻蚀掉Ti/Al/Ni/Au的4层金属50和栅金属电极8上的第一Si3N4钝化层7和第二Si3N4钝化层9(参阅图7),所述的刻蚀第一Si3N4钝化层7和第二Si3N4钝化层9的方法可以是氟基气体的干法刻蚀或磷酸溶液的湿法腐蚀,所述的刻蚀第一Si3N4钝化层7和第二Si3N4钝化层9需保证露出金属50和栅金属电极8,淀积金属,互连左侧源极金属50、右侧漏极金属50、栅电极金属8,该淀积金属的方法可以是溅射、电镀、真空蒸发等工艺,该互连的金属可以是Au,所述的互连金属的厚度要达到1μm以上,所述的互连金属应确保其良好的致密性、粘附性、均一性、导电性、传热性、等物理、化学和机械特性,完成器件制备。
其中所述的AlN薄膜2、AlxGa1-xN薄膜3、GaN薄膜4均为[0001]方向的Al(Ga)面材料,可选择的AlN薄膜2、AlxGa1-xN薄膜3、GaN薄膜4均为方向的N面材料且AlxGa1-xN薄膜3中的Al组分不超过0.6左右。
以上所述的具体实施例,对本发明的目的、技术方案和有益效果进行了进一步详细说明,所应理解的是,以上所述仅为本发明的具体实施例而已,并不用于限制本发明,凡在本发明的精神和原则之内,所做的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (7)

1.一种基于SiC材料的HEMT器件的制备方法,包括以下步骤:
步骤1:清洗SiC衬底,去除表面氧化层,该SiC衬底的厚度为2-4μm,所述的SiC衬底,是具有六方纤锌矿的结构,晶面方向为[0001],该晶面为零偏角的晶面;
步骤2:利用化学气相沉积或物理气相沉积将AlN薄膜淀积到清洗后的SiC衬底上;
步骤3:利用化学气相沉积或物理气相沉积将AlxGa1-xN薄膜淀积到AlN薄膜上;
步骤4:利用化学气相沉积或物理气相沉积将GaN薄膜淀积到AlxGa1-xN薄膜上;
步骤5:通过光刻,采用氯基气体对所述的AlN薄膜、AlxGa1-xN薄膜、GaN薄膜的两侧进行ICP干法刻蚀,刻蚀深度到达SiC衬底的表面,形成台面;
步骤6:在刻蚀形成的台面上制作自下而上的Ti/Al/Ni/Au的4层金属,退火,形成源、漏欧姆接触,形成基片;
步骤7:采用PECVD的方法,在基片上面淀积第一Si3N4钝化层,用以保护所述的源、漏欧姆接触;
步骤8:在GaN薄膜4上的第一Si3N4钝化层上光刻蚀出窗口,在窗口内淀积栅金属电极;
步骤9:在第一Si3N4钝化层和栅金属电极上再次淀积第二Si3N4钝化层;
步骤10:刻蚀掉Ti/Al/Ni/Au的4层金属和栅金属电极上的第一Si3N4钝化层和第二Si3N4钝化层,互连金属完成器件制备。
2.根据权利要求1所述的基于SiC材料的HEMT器件的制备方法,其中所述的AlN薄膜的厚度为1-2nm。
3.根据权利要求1所述的基于SiC材料的HEMT器件的制备方法,其中所述的AlxGa1-xN薄膜的Al组分x的范围为0.2-0.4。
4.根据权利要求1所述的基于SiC材料的HEMT器件的制备方法,其中所述的GaN薄膜的n型掺杂浓度为4×1018cm-3-6×1018cm-3,厚度为3-4nm。
5.根据权利要求3所述的基于SiC材料的HEMT器件的制备方法,其中所述的AlxGa1-xN薄膜分为两层,一层的厚度为3-5nm,另一层的厚度为15-25nm,另一层为n型掺杂,掺杂浓度为1×1018cm-3-3×1018cm-3
6.根据权利要求1所述的基于SiC材料的HEMT器件的制备方法,其中所述的AlN薄膜、AlxGa1-xN薄膜、GaN薄膜均为[0001]方向的Al和/或Ga面材料。
7.根据权利要求1所述的基于SiC材料的HEMT器件的制备方法,其中所述退火的温度为600-1100℃。
CN201510416658.5A 2015-07-15 2015-07-15 SiC基HEMT器件的制备方法 Active CN104979195B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510416658.5A CN104979195B (zh) 2015-07-15 2015-07-15 SiC基HEMT器件的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510416658.5A CN104979195B (zh) 2015-07-15 2015-07-15 SiC基HEMT器件的制备方法

Publications (2)

Publication Number Publication Date
CN104979195A CN104979195A (zh) 2015-10-14
CN104979195B true CN104979195B (zh) 2018-04-27

Family

ID=54275594

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510416658.5A Active CN104979195B (zh) 2015-07-15 2015-07-15 SiC基HEMT器件的制备方法

Country Status (1)

Country Link
CN (1) CN104979195B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105428235A (zh) * 2015-12-26 2016-03-23 中国电子科技集团公司第十三研究所 一种降低GaN器件漏电流的方法
CN107346785B (zh) * 2017-05-22 2019-11-26 中国电子科技集团公司第五十五研究所 一种N极性AlGaN/GaN高电子迁移率场效应管

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227199A (zh) * 2013-04-19 2013-07-31 中国科学院苏州纳米技术与纳米仿生研究所 高性能半导体电子器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194342A1 (en) * 2006-01-12 2007-08-23 Kinzer Daniel M GaN SEMICONDUCTOR DEVICE AND PROCESS EMPLOYING GaN ON THIN SAPHIRE LAYER ON POLYCRYSTALLINE SILICON CARBIDE
JP2008258419A (ja) * 2007-04-05 2008-10-23 Toshiba Corp 窒化物半導体素子
US8710511B2 (en) * 2011-07-29 2014-04-29 Northrop Grumman Systems Corporation AIN buffer N-polar GaN HEMT profile

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103227199A (zh) * 2013-04-19 2013-07-31 中国科学院苏州纳米技术与纳米仿生研究所 高性能半导体电子器件

Also Published As

Publication number Publication date
CN104979195A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN103928532B (zh) 一种碳化硅沟槽mos结势垒肖特基二极管及其制备方法
CN105304689A (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
Arulkumaran et al. Improved recess‐ohmics in AlGaN/GaN high‐electron‐mobility transistors with AlN spacer layer on silicon substrate
CN104979195B (zh) SiC基HEMT器件的制备方法
CN109686667A (zh) 一种SiC基MOS器件及其制备方法和应用
CN108206220A (zh) 金刚石肖特基二极管的制备方法
CN109285894B (zh) 一种金刚石基多通道势垒调控场效应晶体管及其制备方法
CN103928345A (zh) 离子注入形成n型重掺杂漂移层台面的碳化硅umosfet器件制备方法
CN106783997A (zh) 一种高迁移率晶体管及其制备方法
CN102820322B (zh) 含铁电层的GaN基增强型器件及制备方法
CN103928346B (zh) 外延生长形成n型重掺杂漂移层台面的umosfet器件制备方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法
CN114582726A (zh) 一种GaN基HEMT器件及其制作方法
CN113871477A (zh) 基于栅极场板和源极场板的双异质结hemt器件及其制备方法
CN209418507U (zh) 一种常关型SiC基DMOSFET器件
CN109378312B (zh) 一种体掺杂金刚石基常关型场效应晶体管及其制备方法
TWI653666B (zh) 一種磊晶接合基板及其製造方法
CN112018177A (zh) 全垂直型Si基GaN UMOSFET功率器件及其制备方法
CN109686792A (zh) 一种常关型SiC基DMOSFET器件及其制备方法
CN113451130B (zh) 一种高电子迁移率晶体管及制备方法
CN103779408B (zh) 基于耗尽型槽栅AlGaN/GaN HEMT器件结构及其制作方法
JP4175157B2 (ja) 炭化珪素半導体装置とその製造方法
CN110752185B (zh) 一种基于氮化镓的宽摆幅双向限幅电路及其制备方法
CN110556415B (zh) 一种高可靠性外延栅的SiC MOSFET器件及其制备方法
CN112635579A (zh) 一种低导通电压氮化镓肖特基势垒二极管及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant