CN113451130B - 一种高电子迁移率晶体管及制备方法 - Google Patents

一种高电子迁移率晶体管及制备方法 Download PDF

Info

Publication number
CN113451130B
CN113451130B CN202110729642.5A CN202110729642A CN113451130B CN 113451130 B CN113451130 B CN 113451130B CN 202110729642 A CN202110729642 A CN 202110729642A CN 113451130 B CN113451130 B CN 113451130B
Authority
CN
China
Prior art keywords
metal
layer
magnetic medium
medium layer
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110729642.5A
Other languages
English (en)
Other versions
CN113451130A (zh
Inventor
林科闯
请求不公布姓名
孙希国
蔡仙清
卢益锋
谷鹏
张辉
王哲力
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202310530111.2A priority Critical patent/CN116504821A/zh
Priority to CN202110729642.5A priority patent/CN113451130B/zh
Publication of CN113451130A publication Critical patent/CN113451130A/zh
Application granted granted Critical
Publication of CN113451130B publication Critical patent/CN113451130B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28264—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种高电子迁移率晶体管及制备方法，涉及半导体技术领域，包括：在衬底上依次形成漂移层和磁性介质层；刻蚀磁性介质层，分别形成源极开口和漏极开口，在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触。在源极金属和漏极金属之间的磁性介质层上形成栅极金属，即磁性介质层位于栅极金属之下，使得磁性介质层能够受栅极金属的电压调控，产生感应电流，形成微导电通道，来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。

Description

一种高电子迁移率晶体管及制备方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种高电子迁移率晶体管及制备方法。
背景技术
第三代半导体材料氮化镓由于具有大禁带宽度(3.4eV)、高电子饱和速率(2×107cm/s),高的击穿电场(1×1010～3×1010V/cm)，较高热导率,耐腐蚀和抗辐射性能，成为当前研究热点，具有广阔的应用前景。在高电子迁移率晶体管(HEMT)器件应用中，发现当HEMT源漏电压较高时，器件的输出电流大大减小；而且RF信号下器件的输出功率明显减小(RF power compression)，同时，输出功率密度和功率附加效率也会随之减小(RFdispersion)，这种电流崩塌现象引起的器件性能衰退，限制了器件性能的发挥。
现有为抑制GaN HEMT器件的电流崩塌和在RF应用中的功率压缩，一种方法方法是生长SiN钝化层，来改善AlGaN与钝化层界面来调控陷阱态，另一种方法是调控沟道层下缓冲层掺杂状态，用以调控关态漏电流，来实现对外延材料中外延生长的陷阱态的调控，利用制造微漏电通道的方法来调控陷阱态引起的电流降低，从而抑制电流崩塌现象。但目前此两种方法对电流崩塌的抑制效果均有限，而且对高频频散的抑制并不显著。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种高电子迁移率晶体管及制备方法，以改善现有对电流崩塌抑制效果不佳以及对器件高频频散的抑制效果不显著的问题。
为实现上述目的，本发明实施例采用的技术方案如下：
本发明实施例的一方面，提供一种高电子迁移率晶体管制备方法，方法包括：在衬底上依次形成漂移层和磁性介质层；刻蚀磁性介质层，分别形成源极开口和漏极开口；在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触；在源极金属和漏极金属之间的磁性介质层上形成栅极金属。
可选的，刻蚀磁性介质层，分别形成源极开口和漏极开口包括：在磁性介质层上形成钝化层；依次刻蚀钝化层和磁性介质层以形成源极开口和漏极开口。
可选的，在刻蚀磁性介质层，分别形成源极开口和漏极开口之后，方法还包括：在磁性介质层上形成覆盖磁性介质层、源极开口和漏极开口的钝化层；刻蚀钝化层，分别形成位于源极开口内的第一开口和位于漏极开口内的第二开口，第一开口在衬底上的正投影面积小于源极开口在衬底上的正投影面积，第二开口在衬底上的正投影面积小于漏极开口在衬底上的正投影面积。
可选的，在源极金属和漏极金属之间的磁性介质层上形成栅极金属包括：刻蚀钝化层且终止于磁性介质层，以在钝化层上形成栅极槽；在栅极槽内的磁性介质层上蒸镀金属形成栅极金属。
可选的，在衬底上依次形成漂移层和磁性介质层包括：在衬底上沉积漂移层；通过台面隔离工艺或绝缘离子注入工艺在漂移层上界定出有源区和无源区；在漂移层的有源区沉积磁性介质层。
可选的，磁性介质层厚度为10nm至100nm。
可选的，漂移层包括依次形成于衬底上的缓冲层、沟道层、插入层和势垒层。
可选的，磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
本发明实施例的另一方面，提供一种高电子迁移率晶体管，包括：衬底；设置在衬底上的漂移层；设置在漂移层上的磁性介质层，磁性介质层包括源极开口和漏极开口；设置在源极开口和漏极开口内的源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触；设置在源极金属和漏极金属之间的磁性介质层上的栅极金属。
本发明的有益效果包括：
本发明提供了一种高电子迁移率晶体管及制备方法，包括：在衬底上依次形成漂移层和磁性介质层；刻蚀磁性介质层，分别形成源极开口和漏极开口，在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触。在源极金属和漏极金属之间的磁性介质层上形成栅极金属，使得磁性介质层能够受栅极金属的电压调控，产生感应电流，形成微导电通道，来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种高电子迁移率晶体管制备方法的流程示意图；
图2为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之一；
图3为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之二；
图4为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之三；
图5为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之四；
图6为本发明实施例提供的一种高电子迁移率晶体管的结构示意图之一；
图7为本发明实施例提供的一种高电子迁移率晶体管的结构示意图之二。
图标：100-衬底；210-缓冲层；220-沟道层；230-插入层；240-势垒层；310-磁性介质层；410-钝化层；500-无源区；610-源极金属；620-漏极金属；630-栅极金属。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。需要说明的是，在不冲突的情况下，本发明的实施例中的各个特征可以相互结合，结合后的实施例依然在本发明的保护范围内。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。在本申请的描述中，需要说明的是，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
本发明实施例的一方面，提供一种高电子迁移率晶体管(HEMT)制备方法，其可以通过磁性介质层改善对HEMT器件的电流崩塌效应和高频频散抑制的效果，如图1所示，该方法包括：
S010：在衬底上依次形成漂移层和磁性介质层。
如图3所示，首先提供一种衬底100，该衬底100可以是用于承载半导体集成电路元器件的基材，例如Si、SiC、蓝宝石等。然后在衬底100上沉积漂移层，沉积的方式可以是通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺进行，在漂移层上沉积磁性介质层310，磁性介质层310可以是通过ALD、PECVD、LPCVD、其他CVD、MBE、转移(撕拉、电化学转移)、溶胶凝胶等方法中的一种或者任意两种或三种的组合制作，本申请对其不做限定，具体可以根据实际需求进行合理选择。漂移层可以是两层或多层，设置时应当结合器件需求进行合理选择，本申请不对其做限制，当然，本领域技术人员应当知晓，漂移层应当至少包括沟道层220和势垒层240，如此，能够形成具有异质结的导电沟道。
S020：刻蚀磁性介质层，分别形成源极开口和漏极开口。
如图5所示，对磁性介质层310进行刻蚀，刻蚀方式可以是通过干法刻蚀，在磁性介质层310上打开两个开口，分别作为源极开口和漏极开口，使得位于磁性介质层310下方的漂移层分别在源极开口和漏极开口内露出。
S030：在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触。
如图5所示，在磁性介质层310上的源极开口和漏极开口内蒸镀金属，从而在源极开口内形成与漂移层欧姆接触的源极金属610，在漏极开口内形成与漂移层欧姆接触的漏极金属620，制作时，通常可以将源极金属610和漏极金属620在同一步骤中制作形成，源极金属610和漏极金属620都可以是叠层金属，例如Ti/Au。
S040：在源极金属和漏极金属之间的磁性介质层上形成栅极金属。
如图6或图7所示，在通过S030制作出源极金属610和漏极金属620后，则在源极金属610和漏极金属620之间存在磁性介质层310，为了形成具有栅控功能的器件，在源极金属610和漏极金属620之间的磁性介质层310上制作栅极，此时，利用磁性介质层310可以对源极金属610、漏极金属620和栅极金属630进行有效隔离，即形成漂移层/磁性介质层310/栅极金属630的叠层结构，使得磁性介质层310位于漂移层和栅极金属630之间的位置，在此状态下，磁性介质层310会受到栅电压的调控，即其是在一个变电场的环境下工作。在射频磁场引入时，磁性介质层310在磁场下产生感应电流，进而形成微导电通道，抵消器件固有的陷阱态引入的电流崩塌，以此来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
在本申请实施例中，磁性介质层310可以是Cr2Ge2Te6的铁磁性薄膜、Fe3GeTe2、CrI3或铋Bi系、铱Ir系陶瓷薄膜等中的一种，磁性介质层310的厚度可以是10nm至100nm，例如30nm、50nm、70nm、90nm等，以此，当射频信号引入时，会产生交变电场，进而产生磁场，磁性介质层310在磁场作用下产生感应电流，抵消GaN器件固有的陷阱态引入的电流崩塌，进而达到抑制器件高频频散和功率塌缩的效果。
此外，栅极金属630可以是根据漂移层中的势垒层240和沟道层220进行合理选择，其应当相对于势垒层240和沟道层220具有更大的功函数，以保证通过二者功函数差，可以将栅极区域沟道中的电子耗尽。例如栅极金属630可以是Ni、镍基氧化物或者其它材料，可以是低温或高温或通过对金属材料进行氧化形成。
可选的，如图2至图7所示，漂移层可以包括依次形成于衬底100上的缓冲层210、沟道层220、插入层230和势垒层240，其中，缓冲层210可以是GaN，沟道层220可以是GaN，插入层230可以是AlN，势垒层240可以是AlGaN。
可选的，为了使得半导体器件具有较好的性能表现，还可以在通过S010制作漂移层和磁性介质层310时，如图2所示，先在衬底100上沉积漂移层，然后通过台面隔离工艺或绝缘离子注入工艺在漂移层上形成无源区500，同时，也界定出有源区，无源区500可以是位于有源区的外围，然后在制作磁性介质层310时，可以在有源区制作，同时，对应的源极金属610、漏极金属620和栅极金属630也均位于有源区。
以下将以绝缘离子注入工艺为例进行说明：
如图2所示，可以先在漂移层上涂覆光阻，为了使得涂布的更加均匀，还可以采用旋转涂布，然后将涂布有光阻的器件，经软烘、边缘光刻胶去除、对准、曝光、显影、硬烘等步骤，在光阻上打开开口，此时，对应将位于光阻下方的漂移层在开口内漏出，而后，采用绝缘离子注入工艺，向开口内的漂移层上注入绝缘离子，以此，使得漂移层上被注入绝缘离子的区域形成无源区500，同时，被光阻遮挡而未被注入的区域则作为有源区。
可选的，为了对器件进行良好的保护，还可以在磁性介质层310上制作钝化层410，制作钝化层410时，可以采用多种形式制作，以下将以举例的形式示意性的对其中的两种实施例进行说明：
其中的一种：通过S020刻蚀磁性介质层310形成源极开口和漏极开口时，如图4所示，还可以先在磁性介质层310上沉积钝化层410，然后，通过刻蚀钝化层410在钝化层410上形成两个开口，在两个开口内露出磁性介质层310，然后在两个开口内刻蚀露出的磁性介质层310，从而在磁性介质层310上形成两个开口，位于钝化层410上的两个开口和位于磁性介质层310上的两个开口分别一一对应连通，从而形成图5中所示的源极开口和漏极开口，便于后续通过S030在源极开口内制作源极金属610，在漏极开口内制作漏极金属620。钝化层410的沉积方法可以使用ALD、PECVD、LPCVD中的一种或者任意两种或三种工艺的组合。
在此实施例中，如图6所示，在制作栅极金属630时，可以继续刻蚀钝化层410并且终止于磁性介质层310，以此，在刻蚀时，应当选择合理的刻蚀液或刻蚀气体，以便于在刻蚀钝化层410且终止于磁性介质层310时，能够具有较高的刻蚀选择比。通过刻蚀，在钝化层410上形成栅极槽，在栅极槽内露出钝化层410下方的磁性介质层310，然后通过光刻、蒸镀金属、剥离金属等方式，在栅极槽内形成栅极金属630，从而形成钝化层410位于磁性介质层310之上的器件结构。
其中的另一种：在磁性介质层310上沉积钝化层410之前，如图7所示，先通过刻蚀工艺在磁性介质层310上形成源极开口和漏极开口，然后在磁性介质层310上沉积钝化层410，钝化层410覆盖磁性介质层310、源极开口和漏极开口。通过刻蚀在位于源极开口内的钝化层410上形成第一开口、在位于漏极开口内的钝化层410上形成第二开口，且使得第一开口的开口面积小于源极开口的开口面积，第二开口的开口面积小于漏极开口的开口面积，即第一开口在衬底100上的正投影面积小于源极开口在衬底100上的正投影面积，第二开口在衬底100上的正投影面积小于漏极开口在衬底100上的正投影面积，然后在第一开口和第二开口内蒸镀金属，分别形成源极金属610和漏极金属620。钝化层410的沉积方法可以使用ALD、PECVD、LPCVD中的一种或者任意两种或三种工艺的组合。
在此实施例中，如图7所示，在制作栅极金属630时，可以对磁性介质层310上方的钝化层410进行刻蚀并且终止于磁性介质层310，以此，在刻蚀时，应当选择合理的刻蚀液或刻蚀气体，以便于在刻蚀钝化层410且终止于磁性介质层310时，能够具有较高的刻蚀选择比。通过刻蚀，在钝化层410上形成栅极槽，在栅极槽内露出钝化层410下方的磁性介质层310，然后通过光刻、蒸镀金属、剥离金属等方式，在栅极槽内形成栅极金属630，从而形成钝化层410位于磁性介质层310之上的器件结构。
本发明实施例的另一方面，提供一种高电子迁移率晶体管，如图6或图7所示，包括：衬底100；依次设置在衬底100上的漂移层和磁性介质层310，在磁性介质层310上开设源极开口和漏极开口，然后在源极开口和漏极开口内蒸镀金属形成源极金属610和漏极金属620，源极金属610和漏极金属620分别与漂移层形成欧姆接触。而后再在源极金属610和漏极金属620之间的磁性介质层310上蒸镀金属形成栅极金属630，以此形成具有栅控功能的主动器件，由于磁性介质层310位于栅极金属630下方，因此，磁性介质层310受栅极金属630的电压调控，即磁性介质层310是在一个变电场的环境下工作。在射频磁场引入时，磁性介质层310在磁场下产生感应电流，进而形成微导电通道，抵消器件固有的陷阱态引入的电流崩塌，来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高电子迁移率晶体管制备方法，其特征在于，所述方法包括：
在衬底上依次形成漂移层和磁性介质层；
刻蚀所述磁性介质层，分别形成源极开口和漏极开口；
在所述源极开口和所述漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，所述源极金属和所述漏极金属分别与所述漂移层欧姆接触；
在所述源极金属和所述漏极金属之间的磁性介质层上形成栅极金属，所述磁性介质层分别与所述漂移层、所述栅极金属、所述源极金属和所述漏极金属接触。
2.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述刻蚀所述磁性介质层，分别形成源极开口和漏极开口包括：
在所述磁性介质层上形成钝化层；
依次刻蚀所述钝化层和所述磁性介质层以形成所述源极开口和所述漏极开口。
3.如权利要求2所述的高电子迁移率晶体管制备方法，其特征在于，所述在所述源极金属和所述漏极金属之间的磁性介质层上形成栅极金属包括：
刻蚀所述钝化层且终止于所述磁性介质层，以在所述钝化层上形成栅极槽；
在所述栅极槽内的磁性介质层上蒸镀金属形成所述栅极金属。
4.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述在衬底上依次形成漂移层和磁性介质层包括：
在所述衬底上沉积漂移层；
通过台面隔离工艺或绝缘离子注入工艺在所述漂移层上界定出有源区和无源区；
在所述漂移层的有源区沉积所述磁性介质层。
5.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述磁性介质层厚度为10nm至100nm。
6.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述漂移层包括依次形成于所述衬底上的缓冲层、沟道层、插入层和势垒层。
7.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
8.一种高电子迁移率晶体管，其特征在于，包括：
衬底；
设置在所述衬底上的漂移层；
设置在所述漂移层上的磁性介质层；
源极金属和漏极金属分别与所述漂移层欧姆接触；
设置在所述源极金属和所述漏极金属之间的磁性介质层上的栅极金属，所述磁性介质层分别与所述漂移层、所述栅极金属、所述源极金属和所述漏极金属接触。
9.如权利要求8所述的高电子迁移率晶体管，其特征在于，所述磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
10.如权利要求8所述的高电子迁移率晶体管，其特征在于，所述磁性介质层厚度为10nm至100nm。
CN202110729642.5A 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法 Active CN113451130B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202310530111.2A CN116504821A (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法
CN202110729642.5A CN113451130B (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110729642.5A CN113451130B (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310530111.2A Division CN116504821A (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN113451130A CN113451130A (zh) 2021-09-28
CN113451130B true CN113451130B (zh) 2023-07-21

Family

ID=77814265

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202310530111.2A Pending CN116504821A (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法
CN202110729642.5A Active CN113451130B (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202310530111.2A Pending CN116504821A (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Country Status (1)

Country Link
CN (2) CN116504821A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283934B1 (ko) * 2011-12-06 2013-07-16 한국과학기술연구원 스핀 주입을 이용한 상보성 논리소자
JP5569851B2 (ja) * 2012-08-14 2014-08-13 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子
CN111613535B (zh) * 2019-02-26 2023-10-13 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112071902B (zh) * 2020-08-14 2022-07-29 中国电子科技集团公司第五十五研究所 一种自旋极化耦合的GaN高电子迁移率晶体管

Also Published As

Publication number Publication date
CN113451130A (zh) 2021-09-28
CN116504821A (zh) 2023-07-28

Similar Documents

Publication Publication Date Title
WO2020221222A1 (zh) 一种高阈值电压常关型高电子迁移率晶体管及其制备方法
CN108649071B (zh) 半导体器件及其制造方法
CN108305834B (zh) 一种增强型氮化镓场效应器件的制备方法
CN104992974A (zh) 金刚石基双层绝缘栅介质场效应晶体管及其制备方法
CN104701359B (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN105304689A (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
CN109524460B (zh) 高空穴移动率晶体管
CN110690284A (zh) 一种氮化镓基场效应晶体管及其制备方法
JP2019506740A (ja) ショットキーバリア整流器
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN111384171B (zh) 高沟道迁移率垂直型umosfet器件及其制备方法
CN104659082A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
WO2024099436A1 (zh) 一种沟槽型SiC MOSFET器件结构及其制造方法
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法
CN110875372A (zh) 场效应晶体管及制作方法
CN113451130B (zh) 一种高电子迁移率晶体管及制备方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN108598154A (zh) 一种增强型氮化镓晶体管及其制备方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
CN113793806A (zh) 一种半导体器件及制备方法
CN115274825A (zh) 一种半导体器件及其制备方法
CN108878509A (zh) 氮化镓晶体管及其制造方法
CN113451128B (zh) 一种高电子迁移率晶体管及制备方法
CN109904227B (zh) 低功函数导电栅极的金刚石基场效应晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant