CN113451128B - 一种高电子迁移率晶体管及制备方法 - Google Patents

一种高电子迁移率晶体管及制备方法 Download PDF

Info

Publication number
CN113451128B
CN113451128B CN202110726807.3A CN202110726807A CN113451128B CN 113451128 B CN113451128 B CN 113451128B CN 202110726807 A CN202110726807 A CN 202110726807A CN 113451128 B CN113451128 B CN 113451128B
Authority
CN
China
Prior art keywords
layer
metal
magnetic medium
substrate
drift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110726807.3A
Other languages
English (en)
Other versions
CN113451128A (zh
Inventor
林科闯
张辉
蔡仙清
卢益锋
谷鹏
孙希国
王哲力
其他发明人请求不公开姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Xiamen Sanan Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Integrated Circuit Co Ltd filed Critical Xiamen Sanan Integrated Circuit Co Ltd
Priority to CN202110726807.3A priority Critical patent/CN113451128B/zh
Publication of CN113451128A publication Critical patent/CN113451128A/zh
Application granted granted Critical
Publication of CN113451128B publication Critical patent/CN113451128B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种高电子迁移率晶体管及制备方法，涉及半导体技术领域，包括：在衬底上依次形成第一缓冲层、磁性介质层、第二缓冲层和漂移层；在漂移层上分别形成源极金属、漏极金属和栅极金属，源极金属、漏极金属和栅极金属在衬底的正投影均位于磁性介质层在衬底上的正投影内，在此状态下，磁性介质层工作在交变电场中，在射频磁场介入时，会产生交变电场，进而产生磁场，磁性介质层会产生感应电流，进而形成微导电通道，抵消由于trapping效应中捕获载流子引发的器件电流崩塌现象，以此来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。

Description

一种高电子迁移率晶体管及制备方法
技术领域
本发明涉及半导体技术领域，具体而言，涉及一种高电子迁移率晶体管及制备方法。
背景技术
第三代半导体材料氮化镓由于具有大禁带宽度(3.4eV)、高电子饱和速率(2×107cm/s),高的击穿电场(1×1010～3×1010V/cm)，较高热导率,耐腐蚀和抗辐射性能，成为当前研究热点，具有广阔的应用前景。在高电子迁移率晶体管(HEMT)器件应用中，发现当HEMT源漏电压较高时，器件的输出电流大大减小；而且RF信号下器件的输出功率明显减小(RF power compression)，同时，输出功率密度和功率附加效率也会随之减小(RFdispersion)，这种电流崩塌现象引起的器件性能衰退，限制了器件性能的发挥。
现有为抑制GaN HEMT器件的电流崩塌和在RF应用中的功率压缩，一种方法采用的方法有生长氮化硅钝化层，来改善AlGaN与钝化层界面来调控陷阱态，另一种方法是调控沟道层下缓冲层掺杂状态，用以调控关态漏电流，来实现对外延材料中外延生长的陷阱态的调控，利用制造微漏电通道的方法来调控陷阱态引起的电流降低，从而抑制电流崩塌现象。但目前此两种方法对电流崩塌的抑制效果均有限，而且对高频频散的抑制并不显著。
发明内容
本发明的目的在于，针对上述现有技术中的不足，提供一种高电子迁移率晶体管及制备方法，以改善现有对电流崩塌抑制效果不佳以及提高器件高频频散的抑制效果。
为实现上述目的，本发明实施例采用的技术方案如下：
本发明实施例的一方面，提供一种高电子迁移率晶体管制备方法，方法包括：在衬底上依次形成第一缓冲层、磁性介质层和第二缓冲层；在第二缓冲层上形成漂移层；在漂移层上分别形成源极金属、漏极金属和栅极金属，源极金属、漏极金属和栅极金属在衬底的正投影均位于磁性介质层在衬底上的正投影内。
可选的，第一缓冲层、磁性介质层和第二缓冲层的厚度之和小于3μm。
可选的，磁性介质层的厚度为10nm至100nm。
可选的，在第二缓冲层上形成漂移层之后，方法还包括：通过台面隔离工艺或绝缘离子注入工艺在漂移层上界定出有源区和无源区，磁性介质层位于漂移层的有源区。
可选的，在漂移层上分别形成源极金属、漏极金属和栅极金属包括：在漂移层上形成钝化层；刻蚀钝化层以形成源极开口和漏极开口；在源极开口和漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，源极金属和漏极金属分别与漂移层欧姆接触；在源极金属和漏极金属之间的钝化层上刻蚀形成栅极开口；在栅极开口内的漂移层上蒸镀金属形成栅极金属，栅极金属与漂移层形成肖特基接触。
可选的，漂移层包括依次形成于第二缓冲层上的沟道层、插入层和势垒层。
可选的，磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
可选的，漂移层包括依次形成的GaN层和AlGaN层，栅极金属为Ni。
本发明实施例的另一方面，提供一种高电子迁移率晶体管，包括衬底，设置在衬底上的第一缓冲层，设置在第一缓冲层上的磁性介质层，设置在磁性介质层上的第二缓冲层，设置在第二缓冲层上的漂移层，设置在漂移层上的源极金属、漏极金属和栅极金属，源极金属、漏极金属和栅极金属在衬底的正投影均位于磁性介质层在衬底上的正投影内。
可选的，磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
本发明的有益效果包括：
本发明提供了一种高电子迁移率晶体管及制备方法，方法包括：在衬底上依次形成第一缓冲层、磁性介质层和第二缓冲层；在第二缓冲层上形成漂移层；在漂移层上分别形成源极金属、漏极金属和栅极金属，源极金属、漏极金属和栅极金属在衬底的正投影均位于磁性介质层在衬底上的正投影内，在此状态下，磁性介质层工作在交变电场中，在射频磁场介入时，会产生交变电场，进而产生磁场，在磁场的作用下，磁性介质层中由于磁化作用，会产生感应电流，进而形成微导电通道，抵消由于trapping效应中捕获载流子引发的器件电流崩塌现象，以此来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的一种高电子迁移率晶体管制备方法的流程示意图；
图2为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之一；
图3为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之二；
图4为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之三；
图5为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之四；
图6为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之五；
图7为本发明实施例提供的一种高电子迁移率晶体管的状态示意图之六；
图8为本发明实施例提供的一种高电子迁移率晶体管的机构示意图。
图标：100-衬底；210-第一缓冲层；220-第二缓冲层；230-沟道层；240-插入层；250-势垒层；310-磁性介质层；410-钝化层；500-无源区；610-源极金属；620-漏极金属；630-栅极金属。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。需要说明的是，在不冲突的情况下，本发明的实施例中的各个特征可以相互结合，结合后的实施例依然在本发明的保护范围内。
应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中，需要说明的是，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。
本发明实施例的一方面，提供一种高电子迁移率晶体管制备方法，其可以通过磁性介质层改善对HEMT器件的电流崩塌效应和高频频散抑制的效果，如图1所示，该方法包括：
S010：在衬底上依次形成第一缓冲层、磁性介质层和第二缓冲层。
首先提供一种衬底100，该衬底100可以是用于承载半导体集成电路元器件的基材，例如Si、SiC、蓝宝石等。如图2所示，然后在衬底100上先沉积形成第一缓冲层210，如图3所示，在第一缓冲层210上继续沉积形成磁性介质层310，在形成磁性介质层310后，如图4所示，在磁性介质层310上继续沉积形成第二缓冲层220，其中，磁性介质层310、第一缓冲层210和第二缓冲层220可以是单层、双层或多层等等，本申请对其不做具体限制。通过在磁性介质层310的上下两侧均形成缓冲层的方式，可以在器件中插入磁性介质层310时有效的提高器件的稳定性。上述沉积的方式可以是通过化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)等工艺进行，在漂移层上沉积磁性介质层310，磁性介质层310可以是通过ALD、PECVD、LPCVD、其他CVD、MBE、转移(撕拉、电化学转移)、溶胶凝胶等方法中的一种或者任意两种或三种的组合制作，本申请对其不做限定，具体可以根据实际需求进行合理选择。在一些实施方式中，可以利用MOCVD 800C沉积1μm厚的第一缓冲层210，然后采用MBE 600C沉积100nm厚的磁性介质层310，利用MOCVD 800C沉积200nm厚的第二缓冲层220。
S020：在第二缓冲层上形成漂移层。
如图5所示，为了形成HEMT器件的基本层级结构，还可以在第二缓冲层220上继续沉积形成漂移层，其中，漂移层可以是两层或多层，设置时应当结合器件需求进行合理选择，本申请不对其做限制，当然，本领域技术人员应当知晓，漂移层应当至少包括沟道层230和势垒层250，如此，能够形成具有异质结的导电沟道。
S030：在漂移层上分别形成源极金属、漏极金属和栅极金属，源极金属、漏极金属和栅极金属在衬底的正投影均位于磁性介质层在衬底上的正投影内。
如图8所示，在S020中形成HEMT器件的漂移层后，在漂移层上通过光刻、蒸镀金属、剥离的方式分别形成源极金属610、漏极金属620和栅极金属630，其中，源极金属610和漏极金属620分别与漂移层形成欧姆接触，栅极金属630与漂移层形成肖特基接触。栅极金属630位于源极金属610和漏极金属620之间，从而对源漏之间形成的沟道进行控制，且源极金属610、漏极金属620和栅极金属630间隔设置，应当使得源极金属610、漏极金属620和栅极金属630在衬底100的正投影均位于磁性介质层310在衬底100上的正投影内，在此状态下，磁性介质层310工作在交变电场中，在射频磁场介入时，会产生交变电场，进而产生磁场，在磁场的作用下，磁性介质层310中由于磁化作用，会产生感应电流，进而形成微导电通道，抵消由于trapping效应中捕获载流子引发的器件电流崩塌现象，以此来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
可选的，第一缓冲层210、磁性介质层310和第二缓冲层220的厚度之和小于3μm，如此，能够有效提高器件的性能。
可选的，磁性介质层310可以是Cr2Ge2Te6的铁磁性薄膜、Fe3GeTe2、CrI3或铋Bi系、铱Ir系陶瓷薄膜等中的一种，磁性介质层310的厚度可以是10nm至100nm，例如30nm、50nm、70nm、90nm等，以此，当射频信号引入时，会产生交变电场，进而产生磁场，磁性介质层310在磁场作用下产生感应电流，抵消GaN器件固有的陷阱态引入的电流崩塌，进而达到抑制器件高频频散和功率塌缩的效果。
可选的，如图5至图8所示，漂移层可以包括依次形成于第二缓冲层220上的沟道层230、插入层240和势垒层250，其中，第二缓冲层220可以是GaN，沟道层230可以是GaN，插入层240可以是AlN，势垒层250可以是AlGaN。
在一些实施方式中，可以利用MOCVD 800C沉积300nm厚的沟道层230，利用MOCVD1080C沉积1nm厚的插入层240，利用MOCVD 1080C沉积22nm厚的势垒层250，利用PECVD或ALD进行钝化层410的沉积。
此外，栅极金属630可以是根据漂移层中的势垒层250和沟道层230进行合理选择，其应当相对于势垒层250和沟道层230具有更大的功函数，以保证通过二者功函数差，可以将栅极区域沟道中的电子耗尽。例如栅极金属630可以是Ni、镍基氧化物或者其它材料，可以是低温或高温或通过对金属材料进行氧化形成。
可选的，在漂移层上分别形成源极金属610、漏极金属620和栅极金属630时，如图7所示，可以先在漂移层上沉积钝化层410，然后通过刻蚀钝化层410，刻蚀方式可以是通过干法刻蚀，在钝化层410上打开两个开口，分别作为源极开口和漏极开口，使得位于钝化层410下方的漂移层分别在源极开口和漏极开口内露出。如图8所示，接着在钝化层410上的源极开口和漏极开口内蒸镀金属，从而在源极开口内形成与漂移层欧姆接触的源极金属610，在漏极开口内形成与漂移层欧姆接触的漏极金属620，制作时，通常可以将源极金属610和漏极金属620在同一步骤中制作形成，源极金属610和漏极金属620都可以是叠层金属，例如Ti/Au。然后继续刻蚀钝化层410并且终止于漂移层，从而在钝化层410上形成栅极开口，栅极开口位于源漏之间的钝化层410上，在栅极开口内露出钝化层410下方的漂移层，然后通过光刻、蒸镀金属、剥离金属等方式，在栅极开口内形成栅极金属630。利用钝化层410可以对器件起到保护作用，同时，钝化层410还可以隔离源极金属610、漏极金属620和栅极金属630。
可选的，为了使得半导体器件具有较好的性能表现，还可以在通过S020在第二缓冲层220上形成漂移层后，如图6所示，通过台面隔离工艺或绝缘离子注入工艺在漂移层上形成无源区500，同时，也界定出有源区，无源区500可以是位于有源区的外围，源极金属610、漏极金属620和栅极金属630也均位于有源区。
以下将以绝缘离子注入工艺为例进行说明：
如图6所示，可以先在漂移层上涂覆光阻，为了使得涂布的更加均匀，还可以采用旋转涂布，然后将涂布有光阻的器件，经软烘、边缘光刻胶去除、对准、曝光、显影、硬烘等步骤，在光阻上打开开口，此时，对应将位于光阻下方的漂移层在开口内漏出，而后，采用绝缘离子注入工艺，向开口内的漂移层上注入绝缘离子，以此，使得漂移层上被注入绝缘离子的区域形成无源区500，同时，被光阻遮挡而未被注入的区域则作为有源区。
本发明实施例的另一方面，提供一种高电子迁移率晶体管，如图8所示，包括衬底100，设置在衬底100上的第一缓冲层210，设置在第一缓冲层210上的磁性介质层310，设置在第二缓冲层220上的漂移层，设置在漂移层上的源极金属610、漏极金属620和栅极金属630，源极金属610、漏极金属620和栅极金属630在衬底100的正投影均位于磁性介质层310在衬底100上的正投影内，在此状态下，磁性介质层310工作在交变电场中，在射频磁场介入时，会产生交变电场，进而产生磁场，在磁场的作用下，磁性介质层310中由于磁化作用，会产生感应电流，进而形成微导电通道，抵消由于trapping效应中捕获载流子引发的器件电流崩塌现象，以此来调控陷阱态造成的电流降低现象，有效的缩短了栅延迟时间，改善射频应用中的功率压缩和高频散射，提升HEMT器件的性能和稳定性。
可选的，磁性介质层310可以是Cr2Ge2Te6的铁磁性薄膜、Fe3GeTe2、CrI3或铋Bi系、铱Ir系陶瓷薄膜等中的一种，磁性介质层310的厚度可以是10nm至100nm，例如30nm、50nm、70nm、90nm等，以此，当射频信号引入时，会产生交变电场，进而产生磁场，磁性介质层310在磁场作用下产生感应电流，抵消GaN器件固有的陷阱态引入的电流崩塌，进而达到抑制器件高频频散和功率塌缩的效果。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种高电子迁移率晶体管制备方法，其特征在于，所述方法包括：
在衬底上依次形成第一缓冲层、磁性介质层和第二缓冲层；
在所述第二缓冲层上形成漂移层；
在所述漂移层上分别形成源极金属、漏极金属和栅极金属，所述源极金属、所述漏极金属和所述栅极金属在所述衬底的正投影均位于所述磁性介质层在所述衬底上的正投影内。
2.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述第一缓冲层、所述磁性介质层和所述第二缓冲层的厚度之和小于3μm。
3.如权利要求1或2所述的高电子迁移率晶体管制备方法，其特征在于，所述磁性介质层的厚度为10nm至100nm。
4.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述在所述第二缓冲层上形成漂移层之后，所述方法还包括：
通过台面隔离工艺或绝缘离子注入工艺在所述漂移层上界定出有源区和无源区，所述磁性介质层位于所述漂移层的有源区。
5.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述在所述漂移层上分别形成源极金属、漏极金属和栅极金属包括：
在所述漂移层上形成钝化层；
刻蚀所述钝化层以形成源极开口和漏极开口；
在所述源极开口和所述漏极开口内的漂移层上蒸镀金属以分别形成源极金属和漏极金属，所述源极金属和所述漏极金属分别与所述漂移层欧姆接触；
在所述源极金属和所述漏极金属之间的钝化层上刻蚀形成栅极开口；
在所述栅极开口内的漂移层上蒸镀金属形成栅极金属，所述栅极金属与所述漂移层形成肖特基接触。
6.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述漂移层包括依次形成于所述第二缓冲层上的沟道层、插入层和势垒层。
7.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
8.如权利要求1所述的高电子迁移率晶体管制备方法，其特征在于，所述漂移层包括依次形成的GaN层和AlGaN层，所述栅极金属为Ni。
9.一种高电子迁移率晶体管，其特征在于，包括衬底，设置在所述衬底上的第一缓冲层，设置在所述第一缓冲层上的磁性介质层，设置在所述磁性介质层上的第二缓冲层，设置在所述第二缓冲层上的漂移层，设置在所述漂移层上的源极金属、漏极金属和栅极金属，所述源极金属、所述漏极金属和所述栅极金属在所述衬底的正投影均位于所述磁性介质层在所述衬底上的正投影内。
10.如权利要求9所述的高电子迁移率晶体管，其特征在于，所述磁性介质层为Cr2Ge2Te6、Fe3GeTe2、CrI3、Bi系陶瓷薄膜和Ir系陶瓷薄膜中的一种。
CN202110726807.3A 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法 Active CN113451128B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110726807.3A CN113451128B (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110726807.3A CN113451128B (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Publications (2)

Publication Number Publication Date
CN113451128A CN113451128A (zh) 2021-09-28
CN113451128B true CN113451128B (zh) 2022-05-10

Family

ID=77813872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110726807.3A Active CN113451128B (zh) 2021-06-29 2021-06-29 一种高电子迁移率晶体管及制备方法

Country Status (1)

Country Link
CN (1) CN113451128B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569851B2 (ja) * 2012-08-14 2014-08-13 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子
WO2017088253A1 (zh) * 2015-11-24 2017-06-01 中国科学院苏州纳米技术与纳米仿生研究所 抑制电流崩塌效应的增强型hemt器件及其制备方法
CN111613535A (zh) * 2019-02-26 2020-09-01 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112071902A (zh) * 2020-08-14 2020-12-11 中国电子科技集团公司第五十五研究所 一种自旋极化耦合的GaN高电子迁移率晶体管

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101283934B1 (ko) * 2011-12-06 2013-07-16 한국과학기술연구원 스핀 주입을 이용한 상보성 논리소자

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5569851B2 (ja) * 2012-08-14 2014-08-13 独立行政法人科学技術振興機構 スピン偏極トランジスタ素子
WO2017088253A1 (zh) * 2015-11-24 2017-06-01 中国科学院苏州纳米技术与纳米仿生研究所 抑制电流崩塌效应的增强型hemt器件及其制备方法
CN111613535A (zh) * 2019-02-26 2020-09-01 苏州晶湛半导体有限公司 一种半导体结构及其制备方法
CN112071902A (zh) * 2020-08-14 2020-12-11 中国电子科技集团公司第五十五研究所 一种自旋极化耦合的GaN高电子迁移率晶体管

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
AlGaN/GaN功率器件缓冲层陷阱的分析方法;邓小社等;《半导体技术》;20160903;第41卷(第9期);第649-657页 *
GaN基HEMT器件的缺陷研究综述;郭伟玲等;《发光学报》;20170615;第38卷(第6期);第760-767页 *

Also Published As

Publication number Publication date
CN113451128A (zh) 2021-09-28

Similar Documents

Publication Publication Date Title
US20220209000A1 (en) High-threshold-voltage normally-off high-electron-mobility transistor and preparation method therefor
US10868134B2 (en) Method of making transistor having metal diffusion barrier
JP2006513572A (ja) エンハンスメントモード金属酸化膜半導体電界効果トランジスタ及びその形成方法
CN106298887B (zh) 一种高阈值电压高迁移率凹槽栅mosfet的制备方法
WO2017080126A1 (zh) 基于氟化石墨烯钝化的AlGaN/GaN HEMT器件及制作方法
WO2018045175A1 (en) Normally-off gallium oxide based vertical transistors with p-type algan blocking layers
US9831331B2 (en) Heterojunction-based HEMT transistor
JP2013149732A (ja) へテロ接合電界効果型トランジスタおよびその製造方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法
CN111799326B (zh) 一种新型二维电子气浓度调控的晶体管结构及制作方法
CN107195674B (zh) 具有石墨烯掩埋源极和纵向栅极的GaN HEMT元胞结构及制备方法
CN111739801B (zh) 一种SOI基p-GaN增强型GaN功率开关器件的制备方法
CN113284802A (zh) 一种高电子迁移率晶体管及其制备方法
CN108878509B (zh) 氮化镓晶体管及其制造方法
CN113451128B (zh) 一种高电子迁移率晶体管及制备方法
TW202109739A (zh) 半導體裝置及其製造方法
CN115692184A (zh) 基于选择性湿法腐蚀工艺的P-AlGaN栅增强型晶体管及制备方法
CN110875372A (zh) 场效应晶体管及制作方法
CN111739800B (zh) 一种SOI基凹栅增强型GaN功率开关器件的制备方法
JP2020524399A (ja) 高電子移動度トランジスタ
CN113793806A (zh) 一种半导体器件及制备方法
CN111243962B (zh) 一种氧化镓高电子迁移率异质结晶体管及其制备方法
CN113451130B (zh) 一种高电子迁移率晶体管及制备方法
JP7264309B2 (ja) 半導体装置およびその製造方法
CN114496788A (zh) 一种p型沟道氮化镓晶体管及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant