TW202109739A - 半導體裝置及其製造方法 - Google Patents

半導體裝置及其製造方法 Download PDF

Info

Publication number
TW202109739A
TW202109739A TW108141305A TW108141305A TW202109739A TW 202109739 A TW202109739 A TW 202109739A TW 108141305 A TW108141305 A TW 108141305A TW 108141305 A TW108141305 A TW 108141305A TW 202109739 A TW202109739 A TW 202109739A
Authority
TW
Taiwan
Prior art keywords
semiconductor layer
region
layer
electrode
semiconductor
Prior art date
Application number
TW108141305A
Other languages
English (en)
Other versions
TWI787556B (zh
Inventor
黎子蘭
Original Assignee
大陸商廣東致能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廣東致能科技有限公司 filed Critical 大陸商廣東致能科技有限公司
Publication of TW202109739A publication Critical patent/TW202109739A/zh
Application granted granted Critical
Publication of TWI787556B publication Critical patent/TWI787556B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Led Devices (AREA)

Abstract

本發明提供一種半導體裝置及其製作方法，所述裝置包括基板；在基板上形成的第一半導體層；在第一半導體層上形成的第二半導體層；第一半導體層具有比第二半導體層更小的禁帶寬度；在第二半導體層上形成的第一電極，第二電極和第三電極；與第三電極對應的第一半導體層中具有強P-型摻雜的第一區域，與第二電極對應的第一半導體層中具有弱P-型摻雜的第二區域。根據本發明，可減小柵極汲電流，具有高閾值電壓、高功率、高可靠性，能夠實現低導通電阻和裝置的常關狀態，能夠提供穩定的閾值電壓，從而使得半導體裝置具有良好的開關特性。

Description

半導體裝置及其製造方法
[相關申請的交叉引用]
本申請要求於2019年08月30日提交中國專利局的申請號為2019108172831，名稱為“半導體裝置及其製造方法”的中國專利申請的優先權，其全部內容通過引用結合在本申請中。
本發明係關於一種半導體裝置及其製造方法。
III族氮化物半導體是一種重要的新型半導體材料，主要包括 AlN、GaN、 InN及這些材料的化合物如AlGaN、InGaN、AlInGaN等。III族氮化物半導體由於具有直接帶隙、寬禁帶、高擊穿電場強度、高飽和電子速度等優點，在發光裝置、電力電子、射頻裝置等領域具有廣闊的應用前景。
利用III族氮化物半導體的優點，通過裝置結構與製程的優化設計，來開發具有高耐受電壓、高功率和低導通電阻等高性能的半導體裝置是期望的。
在下文中將給出關於本發明內容的簡要概述，以便提供關於本發明內容某些方面的基本理解。應當理解，此概述並不是關於本發明內容的窮舉性概述。它並不是意圖確定本發明內容的關鍵或重要部分，也不是意圖限定本發明內容的範圍。其目的僅僅是以簡化的形式給出某些概念，以此作為稍後論述的更詳細描述的前序。
第一方面，本發明提供一種半導體裝置，包括：基板；設置於所述基板的第一表面的第一半導體層；設置於所述第一半導體層的第一表面的第二半導體層；所述第一半導體層與所述第二半導體層之間產生二維電荷載流子氣；設置於所述第二半導體層的第一電極、第二電極和第三電極； 其中，所述第一半導體層中還包括強P-型摻雜的第一區域，以及弱P-型摻雜的第二區域；所述第一區域位於所述第三電極的下方，所述第二區域位於所述第二電極的下方。
第二方面，本發明提供一種半導體裝置的製造方法，包括：步驟100：提供一基板；步驟200：在所述基板的第一表面上形成第一半導體層；步驟300：在所述第一半導體層中形成強P-型摻雜的第一區域和弱P-型摻雜的第二區域；步驟400：在所述第一半導體層的第一表面上形成第二半導體層，所述第一半導體層與所述第二半導體層之間產生二維電荷載流子氣；步驟500：形成和二維電荷載流子氣歐姆接觸的第一電極和第二電極，以及形成位於第二半導體層的第一表面一側的第三電極；其中所述第一區域位於第三電極下方，所述第二區域位於第二電極下方。
根據本發明內容的另一方面，提供一種電子裝置，其包括本發明內容中所述的半導體裝置。
在下文中將結合圖式對本發明的示例性公開內容進行描述。為了清楚和簡明起見，在說明書中並未描述實際本發明內容的所有特徵。然而，應該瞭解，在開發任何這種實際本發明內容的過程中可以做出很多特定於本發明內容的決定，以便實現開發人員的具體目標，並且這些決定可能會隨著本發明內容的不同而有所改變。
在此，還需要說明的是，為了避免因不必要的細節而模糊了本發明內容，在圖式中僅僅示出了與根據本發明內容的方案密切相關的裝置結構，而省略了與本發明內容關係不大的其他細節。
應理解的是，本發明內容並不會由於如下參照圖式的描述而只限於所描述的實施形式。本文中，在可行的情況下，不同實施方案之間的特徵可替換或借用、以及在一個實施方案中可省略一個或多個特徵。
本發明提供的半導體裝置為化合物半導體裝置。可選地，所述化合物半導體裝置可以為包含氮化物半導體材料的化合物半導體裝置，也稱為氮化物半導體裝置。所述氮化物半導體裝置包括使用氮化物半導體材料的場效應電晶體。其中，所述場效應電晶體可以是包含GaN半導體材料的GaN場效應電晶體。可選地，所述GaN場效應電晶體可以是常閉的電晶體GaN-HEMT。
參照圖1，其中示出了本實施例提供的一種半導體裝置的結構示意圖。
如圖1所示，本實施例中，以半導體裝置是常閉的電晶體GaN-HEMT為例，該半導體裝置可以包括：基板100、第一半導體層105、第二半導體層106、第一電極107、第二電極108和第三電極109。
所述基板100的材質可以根據實際需要選取，本實施方案中並不限制基板100的具體形式。
例如，所述基板100可以是藍寶石、ZnO、SiC、AlN、GaAs、LiAlO、GaAlLiO、GaN、Al2 O3 或單晶矽等；又如，所述基板100可以是（0001）面的Al2 O3 ；又如，所述基板100可以是（111）面的矽基板。
第一半導體層105形成於基板100的第一表面1001上，可選地，所述第一半導體層105為GaN層。進一步地，所述第一半導體層105可以為本徵GaN層（i-GaN，即本徵氮化物）或非故意摻雜GaN層。其中，當第一半導體層105為本徵氮化物層或者非故意摻雜氮化物層的情況下，第一半導體層平行於基板100的外延方向基本為[0001]方向。
本實施例中，所述第一半導體層105具有第一表面1051和第二表面1052，其中，第二表面1052與所述基板100的第一表面1001相對，第一表面1051背離基板100的第一表面1001。所述GaN層的平行於基板的外延方向，大致平行[0001]取向。
第二半導體層106形成於所述第一半導體層105的第一表面1051上。本實施例中，第一半導體層105具有比第二半導體層106更小的禁帶寬度，從而可以在第一半導體層105和第二半導體層106之間形成二維電荷載流子氣，例如2DEG（Two-dimensional electron gas）。所述第二半導體層106具有第一表面1061和第二表面1062，其中，第二表面1062與所述第一半導體層105的第一表面1051相對，第一表面1061背離所述第一半導體層105的第一表面。可選地，所述第二半導體層106可以為AlGaN、InAlGaN、InAlN層等。
第一電極107，第二電極108和第三電極109形成於第二半導體層106上。所述第一電極107可為汲極，與所述二維電荷載流子氣形成歐姆接觸；所述第三電極109可為柵極，其與所述第二半導體層106形成肖特基接觸以減少關態汲電流；所述第二電極108為源極，與所述二維電荷載流子氣形成歐姆接觸。可以明確的是，第一電極107和第二電極108也可以是所述裝置相應的一摻雜區域（汲極區域）和另一摻雜區域（源極區域）。
所述第一半導體層105可以包括強P-型摻雜的第一區域1053，所述第一區域1053在基板100上的投影區域落入第三電極109在基板100上投影區域的範圍內。所述強P-型摻雜的第一區域1053的摻雜濃度示例性地為1E+18/cm3 至5E+19/cm3 。典型地，所述第一區域1053的摻雜濃度可以大於5E+18/cm3 。更進一步地，所述強P-型摻雜的第一區域1053可以平行於所述二維電荷載流子的移動方向，第一區域1053的長度範圍大於0，並且小於等於（
Figure 02_image001
）第三電極109的長度（即小於等於柵長）。
本實施例中，強P-型摻雜的第一區域1053可以是摻雜濃度漸變的層結構。例如，所述強P-型摻雜的第一區域1053的摻雜濃度可以是沿著所述長度方向的單邊漸變，也可以是從第一區域1053的中心向平行於基板100的方向（第一半導體層105的長度方向）的兩邊漸變，或是從第一區域1053的中心向垂直於基板100的方向（第一半導體層105的厚度方向）的兩邊漸變。
所述強P-型摻雜的第一區域1053的厚度大於0，並且小於等於第一半導體層105的厚度。所述強P-型摻雜的第一區域1053可以是單層結構，或者可以包括多個（大於等於2）分立的層。其中，該多個分立的層可以如圖2a所示沿著所述第一半導體層105的長度方向（即，垂直於基板100的方向）設置，或者，該多個分立的層也可以如圖2b至2c所示，沿著所述第一半導體層105的厚度方向（即，平行於基板100的方向）設置。
當多個分立的層沿著所述第一半導體層105厚度方向設置時，該多個分立的層之間可以在正投影上至少部分重疊，也可以在正投影上不重疊。所述多個分立的層之間可以具有間隔，也可以不具有間隔而緊密接觸。具有間隔的情況下，所述多個分立的層之間的間隔可以是弱P-型摻雜區域。更進一步地，所述強P-型摻雜的第一區域1053除了位於所述第一半導體層105與第三電極109的投影區域重疊的範圍內，還可以從所述重疊的範圍內沿著垂直於所述二維電荷載流子移動的方向向兩端延伸。
所述第一半導體層105中還可以包括從與第二電極108的投影區域重疊的區域，沿著平行於所述二維電荷載流子移動的方向向兩端延伸的弱P-型摻雜的第二區域1054，所述第二區域1054與所述第一區域1053連接。所述第二區域的厚度大於0且小於等於第一半導體層105的厚度。所述第二區域1054的示例性摻雜濃度可以小於5E+18/cm3 ，例如可以為1E+18/cm3 ，5E+17 cm3 等。在上述半導體裝置（HEMT）中，第一區域1053中的強P-型摻雜和第二區域1054中的弱P-型摻雜是相對的，與第一半導體層105和第二半導體層106之間形成的二維電荷載流子氣有關。
當第一半導體層105和第二半導體層106的介面處本徵二維電荷載流子氣濃度越高，強P-型摻雜所對應的摻雜濃度也越高，進而弱P-型摻雜所對應的摻雜濃度也可以較通常情況相對提高。反之，本徵二維電荷載流子氣濃度越低，強P-型摻雜所對應的摻雜濃度也越低，進而弱P-型摻雜所對應的摻雜濃度也可以較通常情況相對降低。在同一裝置中，強P-型摻雜的摻雜濃度示例性地可以為弱P-型摻雜的摻雜濃度的2倍以上。
如圖3所示，所述第二電極108可以與所述弱P-型摻雜的第二區域1054形成歐姆接觸，從而使得所述強P-型摻雜的第一區域1053的電勢通過所述弱P-型摻雜的第二區域1054與所述第二電極108連通。進一步地，所述第二電極108上與二維電荷載流子氣形成歐姆接觸的金屬元素和與所述弱P-型摻雜的第二區域1054歐姆接觸中的摻雜元素可以是相同的，也可以是不同的。
第一半導體層105的所述第一區域1053由於具有較低的費米能級，可以耗盡位於其上方的二維電荷載流子，進而導致所述裝置具有較高的閾值電壓和裝置的常閉狀態。所述第一區域1053的設置，如其厚度、長度、寬度、P-型摻雜濃度的多少等可以通過裝置參數設置，以滿足耗盡其上方95%-100%的二維電荷載流子即可。即，本實施例中，第一區域1053耗盡其與第三電極109的投影區域重疊處95%-100%的二維電荷載流子氣。示例性地，在第三電極109的柵偏壓為0時，第三電極109下面至少部分區域的二維電荷載流子氣的濃度小於5E+11/cm2 。設置在柵長範圍內的所述第一區域1053，能快速耗盡二維電荷載流子氣，從而提升其性能參數，進而導致所述裝置具有更低的導通電阻和良好的開關特性。
所述第一半導體層105的所述第二區域1054具有較低的P-型摻雜濃度，以保護所述第二區域1054的二維電荷載流子氣保持較高的濃度，示例性地，所述第二區域1054的設置，如其厚度、長度、寬度、P-型摻雜濃度的多少等可以通過裝置參數設置以，滿足小於耗盡其上方80%的二維電荷載流子氣即可。第二區域1054的設置與第二區域到達溝道的距離、二維電荷載流子氣都有關聯。示例性地，所述第二區域1054的二維電荷載流子氣的濃度不低於2E+12/cm2 。
進一步地，所述第一區域1053具有第一表面和第二表面，第一區域1053的第一表面背離基板100的第一表面1001，第一區域1053的第二表面與所述基板100的第一表面相對。所述第一區域1053還具有第三表面10531（如側平面），該第三表面10531與所述第一區域1053的第一表面和第二表面連接。所述第一區域105的第三表面10531與所述第一區域105的第二表面形成一夾角C。所述夾角C可在30度到90度之間。
可選地，所述第一區域的橫向生長方向（即，橫向外延方向）為
Figure 02_image007
，但可以理解的是，其僅為示例性描述。
進一步地，所述裝置的閾值電壓可以通過所述第一區域1053的摻雜元素、摻雜濃度、所述第一區域1053與所述第二半導體層106的距離的設置、所述第一區域1053的寬度、柵電極材料以及所述第二半導體層106的組分和厚度進行控制。一個示例中，所述第一區域1053的摻雜濃度可以約為1E+18-5E+19/cm3 ，例如1E+17/cm3 、1E+18/cm3 、1E+19/cm3 、5E+19/cm3 ；第三電極109的材料可為TiN、Ni、ITO、Au等，所述第一區域1053的長度可以約為0.01-10微米，厚度可以約為0.01-10微米。所述第一區域1053的長度（即沿著電荷載流子流動方向的長度），示例性地，可以通過在橫向外延時精確控制外延時間等製程參數，實現很薄的寬度控制。由於耗盡區的電阻通常相對較高，所以降低這部分的寬度可以有效降低所述裝置的開態電阻，同時也有利於縮小裝置的尺寸、提高晶圓的面積利用率。
圖4為所述半導體裝置的能帶圖。本發明內容中，所述第一區域1053設置在第三電極109下方時，半導體裝置的耗盡層較窄，對二維載流子電荷的耗盡快，能有效實現所述半導體裝置中第三電極109對應處（柵堆垛，gate stack）二維電子氣耗盡的可控性；而偏離第三電極109設置第一區域時，會耗盡第三電極109對應處(柵堆垛)以外的二維電子氣且無法受到所述第三電極109的控制，從而導致所述半導體裝置的開態電阻顯著增大甚至無法開啟。
可選地，在所述第一半導體層105和所述第二半導體層106之間還可以具有第三半導體層。示例性地，所述第三半導體層可以是AlN層，所述第三半導體層可以減少雜質散射等效應，提高溝道內電子的遷移率。
可選地，在所述第一半導體層105和所述基板100之間還可以具有第四半導體層和/或第五半導體層。示例性地，所述第五半導體層可以是III族氮化物緩衝層，第四半導體層112可以是氮化物半導體層，如AlN層。
本實施例中，如圖5所示，在第四半導體層112中可以形成所述弱P-型摻雜的第四區域1122和所述強P-型摻雜的第三區域1121。
當本實施例的半導體裝置具有第四半導體層時，由於第一半導體層105為本徵半導體層（例如i-GaN）或非故意摻雜半導體層，因此大幅降低了溝道處的離子散射，提高了裝置的性能。
本實施例提供的半導體裝置的結構，避免了在第二半導體層106的第一表面上形成所述第一絕緣層101後，再生長如P-GaN的半導體層, 所導致的P-GaN半導體層的晶體品質和電學性能都較差的問題。所述半導體裝置的結構能夠在製作溝道過程中或製作溝道之前得到高品質的P-GaN半導體層，進而能夠在柵電極不加偏壓的情況下保持裝置關閉，沒有電流或只有很小的低柵汲電流，實現開態時較低導通電阻的可靠常閉型裝置。
參見圖6，在圖3所示半導體裝置的基礎上，提出了另一種半導體裝置。該半導體裝置還可以包括在所述基板100和所述第一半導體層105之間形成的第一絕緣層101、在所述位於第二電極108下方的絕緣層中形成的凹槽、在該凹槽內形成的籽晶層102。所述籽晶層102有助於形成低粗糙度和低位元錯密度的氮化物半導體層，此外位於第二電極108下方的籽晶層還有助於第一半導體層105或第四半導體層112在橫向外延時能對稱外延生長，提高半導體層的生長品質並有效利用晶圓面積。
參見圖7，示出了在圖6所示半導體裝置的基礎上，提出的又一種半導體裝置。其中，所述第一半導體層的所述弱P-型摻雜的第二區域1054中還可以具有一緩衝結構10541，所述緩衝結構10541有助在選區/側向外延時提高晶體品質。
參見圖8，示出了在圖6所示半導體裝置的基礎上，提出的又一種半導體裝置。其中，所述第一半導體層的所述弱P-型摻雜的第二區域1054中還可以具有一強P-型摻雜的第三區域10542，所述強P-型摻雜的第三區域10542有助提高後續的P-型歐姆接觸品質和降低接觸電阻，示例性地，上述強P-型摻雜的第三區域10542的摻雜濃度可參照前述第一區域1053的摻雜濃度設置。
參見圖9，示出了在圖6所示半導體裝置的基礎上，提出的又一種半導體裝置。其中，所述第一半導體層的所述弱P-型摻雜的第二區域1054中還可以具有一緩衝結構10541和一強P-型摻雜的第三區域10542，所述緩衝結構10541可以位於第三區域10542，所述緩衝結構10541有助在選區/側向外延時提高晶體品質，所述強P-型摻雜的第三區域10542有助提高後續的P-型歐姆接觸品質和降低接觸電阻。
參見圖10，示出了在圖6所示半導體裝置的基礎上，提出的又一種半導體裝置。
其中，所述第二半導體層106和所述第二電極108之間還可以設置有第二絕緣層110，所述第二絕緣層110可以是氮化矽層。所述氮化矽層可以有效保護所述第二半導體層106的表面，使得所述第二半導體層106或所述第二絕緣層110的介面缺陷態較少，且所述第二絕緣層110可以覆蓋除第一電極107和第二電極108之外的區域，也可以只形成在所述第三電極109處（即柵堆垛處），作為第三電極109的介質層（柵介質層）使用。所述第二絕緣層110設置在第三電極109處，可以進一步降低第三電極109（柵極）的柵極關態汲電流，同時，所述第二絕緣層110的存在可以擴大所述第三電極109的電壓範圍，增強所述裝置的可靠性。可以理解的是，所述第三電極109處的絕緣層還可以是其他的柵極介質層，如二氧化矽、Al2 O3 等。
參見圖11，其中示出了本實施例提供的又一種半導體裝置的示意圖。該半導體裝置在圖6所示半導體裝置的基礎上，還可以具有與所述弱P-型摻雜的第一區域1053接觸的第四電極111。所述第四電極111從所述弱P-型摻雜的第二區域1054的任一側引出。
示例性地，第四電極111可以從第二區域1054的側面引出；也可以從第二區域1054的第一表面（即，背離所述基板100的第一表面的表面）處引出；也可以從第二區域1054的第二表面（即，面對所述基板100的第一表面的表面）處引出。從而可以獨立控制所述第四電極111的電位，進而通過所述第四電極111將所述弱P-型摻雜的第二區域1054與所述強P-型摻雜的第一區域1053電連接。
現將參照圖12至圖26來示例性描述用於製造第一實施方案的半導體裝置的製造方法。
步驟100，提供一基板100，基板100材料的選取參見關於圖1至圖5中半導體裝置的相關描述，在此不再贅述。
步驟200，在基板100上形成所述第一半導體層105（例如本徵i-GaN層或非故意摻雜的GaN層）。所述第一半導體層105的生長方法沒有特殊限制，可以使用橫向外延生長、氫化物氣相外延法(HVPE)等。
步驟300，在所述第一半導體層105上沉積形成第二半導體層106。可選地，所述第二半導體層106可以為AlGaN、InAlGaN、InAlN層等。可以明確的是，在形成所述第二半導體層106之前，還可以在所述第一半導體層105上沉積形成第三半導體層。從而在所述第三半導體層與第一半導體層105，或所述第二半導體層106與所述第一半導體層105的介面處形成二維電荷載流子氣。
步驟400，在所述第一半導體層105中通過摻雜製程形成強P-型摻雜的第一區域和所述弱P-型摻雜的第二區域。所述摻雜製程可以是離子注入或擴散製程，所述強P-型摻雜的第一區域的摻雜濃度範圍，示例性的在1E17/cm3 -5E19/cm3 之間。示例性地，所述強P-型摻雜的第一區域1053沿著所述二維載流子電荷流動方向的長度可形成為約3.5微米，所述強P-型摻雜的第一區域沿著與所述二維載流子電荷流動方向垂直的方向的厚度可形成為約0.79微米。
步驟500，在所述第二半導體層106上沉積形成一第二絕緣層。
第二絕緣層示例性地可以是MOCVD形成的氮化矽層，所述第二絕緣層用於在隨後的歐姆接觸的退火期間保護下面的各結構層。
所述第二絕緣層可以具有幾-幾百納米的厚度。所述第二絕緣層可以與半導體裝置的各結構層一起在原處外延生長，或者，在所述第二半導體層生長前的其他所述半導體層外延生長後，將外延生長的其他所述半導體層移出外延設備進行製程處理後，再和所述第二半導體層106一起原處外延生長所述第二絕緣層。
步驟600，對所述第二絕緣層蝕刻露出所述第二半導體層或第一半導體層對應於各電極的部分。示例性地，可以通過離子注入等摻雜製程，在對應位置處形成N+摻雜的源汲區域的第一部分，再在露出的第二半導體層/第一半導體層上通過濺射、蒸發等製程形成第一電極和第二電極的金屬材料，隨後蝕刻退火形成第一電極和第二電極（源/汲）歐姆接觸的第二部分。其中所述第一部分的摻雜元素和第二部分的金屬元素可以相同，也可以不同。可以理解的是，所述N+摻雜的第一部分能提升歐姆接觸性能，但所述第一部分不是必須的，製備中可以省略。然後，再通過常規製程在第二半導體層106上對應的用於形成第三電極的區域處形成第三電極109，所述第三電極109可直接與所述第二半導體層106接觸。
本實施例中，在步驟200中橫向外延的詳細製程可以包括如下的步驟210至S240。
步驟210：在基板100的第一表面上沉積形成所述第一絕緣層101，所述第一絕緣層101覆蓋所述基板100的整個表面；去除所述第一絕緣層101的至少一部分，例如去除所述第一絕緣層101對應於後續形成第三電極107（源極）區域處的至少一部分，形成開口以暴露部分基板100；然後，通過沉積製程在通過所述第一絕緣層101的開口暴露出的基板100上沉積形成籽晶層102。所述籽晶層102和所述第一絕緣層101各自具有與所述基板100的第一表面1001相對的第二表面，以及與所述基板100的第一表面相背離的第一表面。其中，所述第一絕緣層101的材料並不作出限制。籽晶層102的材料選擇準則為：可作為所述第一半導體層105的生長核心的材料即可。
可選地，步驟210可以被步驟210’替代，步驟210’如下：
首先，在基板100的第一表面上沉積形成籽晶材料，通過光刻蝕刻去除部分的籽晶材料以暴露所述基板100的第一表面，從而使得保留的籽晶材料形成籽晶層，該籽晶層作為所述第一半導體層105的生長核心，例如，保留的籽晶層的區域為用於後續形成第二電極（源極）區域的區域。然後，再在所述基板100的第一表面上沉積絕緣材料，全面覆蓋所述基板100和籽晶層，通過蝕刻或平坦化製程露出所述籽晶層為止。所述籽晶層和所述第一絕緣層各自具有與所述基板100第一表面相對的第二表面，以及與所述基板100第一表面相背離的第一表面。
步驟220，在所述第二絕緣層和所述籽晶層兩者的第一表面上，在所述第一絕緣層和/或所述籽晶層的第一表面上，以所述籽晶層為中心橫向外延生長氮化物半導體，該氮化物半導體包括非故意摻雜氮化物半導體或本徵氮化物半導體；通過控制氮化物半導體的生長速率，在所述氮化物半導體沒有全面覆蓋所述第一絕緣層和/或籽晶層時停止生長，形成所述第一半導體層的第一部分。可以理解的是，此步驟中可以通過調整摻雜濃度，對所述第一半導體層105進行全面摻雜；或者先進行強P-型摻雜後，再進行弱P-型摻雜；或者先形成未摻雜的結構後，再進行弱P-型摻雜；或者，還可以先形成未摻雜的結構後，再進行強P-型摻雜，然後再進行弱P-型摻雜。
步驟230，以生長的所述第一半導體層的第一部分為核心，在其表面和側面繼續進行強P-型摻雜氮化物半導體層的生長，在生長一定厚度的強P-型摻雜氮化物半導體層後，再繼續生長包含低摻雜或非摻雜氮化物半導體層，所述低摻雜或非摻雜氮化物半導體層形成第一半導體層的部分連接區域。然後，可以通過例如CMP或蝕刻等辦法去除部分所述部分連接區域和所述強P-型摻雜氮化物半導體層，以暴露弱P-型氮化物半導體摻雜層，使得形成的第一半導體層105包括了強P-型摻雜區域1053和所述弱P-型摻雜區域1054，或者包括了強P-型摻雜區域1053和其內埋有緩衝結構10541和或強P-型摻雜區域10542的所述弱P-型摻雜區域1054。
可選地，步驟230中，可以僅在後續要形成的第三電極109的正投影區域內，形成所述強P-型氮化物半導體層。更具體而言，所述強P-型摻雜氮化物層或者弱P-型摻雜氮化物層例如P-GaN，其橫向生長方向是
Figure 02_image009
晶向，生長面可以是豎直的
Figure 02_image010
面。示例性地，所述強P-型摻雜氮化物層的具體尺寸可以為長度約1微米，高度約2微米。對比P-GaN橫向生長方向取
Figure 02_image011
晶向、其穩定的生長面為傾斜的
Figure 02_image013
面的情況，當橫向生長方向為
Figure 02_image015
晶向時，其橫向生長速度較快，裝置的性能更優異。
可選地，步驟230中，可以通過蝕刻或平坦化製程去除部分連接區域和強P-型區域，以暴露所述弱P-型區域。可以理解，可以在所述弱P-型層上保留極薄的所述強P-型層，也可以在保留所述弱P-型區域後，繼續進行蝕刻或平坦化製程以進一步去除部分的連接區域和強P-型區域和所述弱P-型區域。
可以理解的是，所述步驟230可以被反復執行幾次，以製備如附圖中所述的分立的所述強P-型摻雜區域。
步驟240：以上述步驟230中形成的結構為成核中心，繼續生長所述第一半導體層105，直到所述第一半導體層105全面覆蓋所述第一絕緣層101和/或所述籽晶層為止。繼續生長的所述第一半導體層可以是弱P-型摻雜，或所述繼續生長的所述第一半導體層可以是本徵氮化物半導體層或非故意摻雜半導體層，從而完成連接區域的生長。示例性地，可以通過蝕刻或平坦化製程以使得連接區域、強P-型區域和所述弱P-型區域的第一表面共面。然後再依次形成第二半導體層106，第二絕緣層110等結構層。可以明確的是，強P-型摻雜氮化物區域的生長的過程中可以通過控制製程過程中P-型的摻雜濃度，實現如圖1所示半導體裝置中所述的具有單邊或雙邊漸變摻雜的所述強P-型摻雜區域。這裡不具體限制P-型摻雜的具體形式。
可以理解的是，在步驟500之前，還可以在所述第二半導體層上原位沉積形成全面覆蓋所述第二半導體層的所述第二絕緣層，示例性地，所述第二絕緣層可以是氮化矽。
可選地，步驟220中，在所述第二絕緣層和所述籽晶層的第一表面上，還可以如圖21所示以所述籽晶層為中心橫向外延形成所述第五半導體層112。隨後以所述籽晶層為中心橫向外延形成所述第五半導體層112中具有強P-型摻雜的區域1121和具有弱P-型摻雜的區域1122，其形成方法與前述形成所述第一半導體層105中具有強P-型摻雜的區域和具有弱P-型摻雜的區域的方法相同，在此不再贅述。然後再如按照前述製造方法的步驟依次形成第一半導體層105、第二半導體層106等其他結構，其中，包括第五半導體層112的示例性結構如圖27所示。
本實施例中，在上述製造方法步驟的基礎上，還可以在所述基板的背面蝕刻形成直達所述弱P-型摻雜區域的通孔，在孔內沉積電極材料，蝕刻形成第四電極。
可替代地，參見圖28，可以在所述鈍化層的表面蝕刻形成直達所述弱P-型摻雜區域的通孔，在孔內沉積電極材料，蝕刻形成第四電極。
本發明還提供一種電子裝置如電源裝置，可以包括上述任一實施方式中的半導體裝置。電源裝置還可以包括一次電路、二次電路和變壓器等，其中一次電路和二次電路均包括有開關元件，該開關元件可以包括上述任一實施方式中的半導體裝置。
本發明還提供一種手機，包括上述任一實施方式中的半導體裝置。手機包括顯示幕、充電單元等，其中的充電單元包括上述任一實施方式中的半導體裝置。
本發明還提供一種放大器，所述放大器可以應用於行動電話基站等領域中的功率放大器，所述功率放大器可以包括上述任一實施方式中的半導體裝置。
以上結合可選的實施方式對本發明內容進行了描述，但本領域技術人員應該清楚，這些描述都是示例性的，並不是對本發明內容的保護範圍的限制。本領域技術人員可以根據本發明內容的精神和原理對本發明內容做出各種變型和修改，這些變型和修改也在本發明內容的範圍內。
[產業利用性]
本發明提供的半導體裝置及其製造方法，可以減小柵極汲電流，具有高閾值電壓、高功率、高可靠性，能夠實現低導通電阻和裝置的常關狀態，能夠提供穩定的閾值電壓，從而使得半導體裝置具有良好的開關特性。
100:基板 101:第一絕緣層 102:籽晶層 105:第一半導體層 106:第二半導體層 107:第一電極 108:第二電極 109:第三電極 110:第二絕緣層 111:第四電極 112:第四半導體層和/或第五半導體層 1001、1051、1061:第一表面 1052、1062:第二表面 1053:(強P-型摻雜區域的)第一區域 1054:(弱P-型摻雜的)第二區域 1121、10542:(強P-型摻雜區域的)第三區域 1122:(弱P-型摻雜的區域的)第四區域 10531:第三表面 10541:緩衝結構
參照圖式下面說明本發明內容的內容，這將有助於更加容易地理解本發明內容的以上和其他目的、特點和優點。圖式只是為了示出本發明內容的原理。在式圖中不必依照比例繪製出單元的尺寸和相對位置。
圖1示出了本發明提供的一種半導體裝置結構的示意性橫截面視圖。
圖2a至圖2c示出了圖1所示半導體裝置結構的變形例的示意性橫截面視圖。
圖3示出了圖1所示半導體裝置結構的變形例的示意性橫截面視圖。
圖4示出了圖1中半導體裝置的能帶圖。
圖5示出了圖1中的半導體裝置結構的變形例的示意性橫截面視圖。
圖6示出了本發明提供的另一種半導體裝置結構的示意性橫截面視圖。
圖7示出了本發明提供的又一種半導體裝置結構的示意性橫截面視圖。
圖8示出了本發明提供的又一種半導體裝置結構的示意性橫截面視圖。
圖9示出了本發明提供的又一種半導體裝置結構的示意性橫截面視圖。
圖10示出了本發明提供的又一種半導體裝置結構的示意性橫截面視圖。
圖11示出了本發明提供的又一種半導體裝置結構的示意性橫截面視圖。
圖12至圖26示出了本發明提供的又一種半導體裝置製作方法的示意性橫截面視圖。
圖27示出了本發明提供的又一種的半導體裝置製作方法的示意性橫截面視圖。
圖28示出了本發明提供的一種半導體裝置製作方法的示意橫截面視圖。
100:基板
105:第一半導體層
106:第二半導體層
107:第一電極
108:第二電極
109:第三電極
1001:第一表面
1051:第一表面
1052:第二表面
1053:(強P-型摻雜區域的)第一區域
1054:(弱P-型摻雜的)第二區域
1061:第一表面
1062:第二表面
10531:第三表面

Claims (20)

  1. 一種半導體裝置，其包括： 基板； 所述基板的第一表面上的第一半導體層； 所述第一半導體層的第一表面上的第二半導體層； 所述第一半導體層與所述第二半導體層之間產生二維電荷載流子氣；及 在所述第二半導體層上的第一電極、第二電極和第三電極； 其中，所述第一半導體層中還包括強P-型摻雜的第一區域，以及弱P-型摻雜的第二區域；所述第一區域位於所述第三電極的下方，所述第二區域位於所述第二電極的下方。
  2. 如請求項1所述之半導體裝置，其中，所述第一半導體層的禁帶寬度小於所述第二半導體層的禁帶寬度。
  3. 如請求項1所述之半導體裝置，其中，所述第一區域和所述第二區域相互連接。
  4. 如請求項1所述之半導體裝置，其中，所述第一區域投影到所述基板的區域位於所述第三電極投影到所述基板的區域內。
  5. 如請求項1所述之半導體裝置，其中，在所述第三電極的偏壓為0時，對應於所述第三電極的至少部分區域的二維電荷載流子氣的濃度低於5E+11/cm2 。
  6. 如請求項1所述之半導體裝置，其中所述第二區域的二維電荷載流子氣的濃度不低於2E+12/cm2 。
  7. 如請求項1所述之半導體裝置，其中，所述第一半導體層中的第一區域與所述基板平行的外延方向為[0001] 方向，其橫向外延方向為為
    Figure 03_image007
    。
  8. 如請求項1所述之半導體裝置，其中，所述第一區域耗盡與所述第三電極投影區域重疊處95%-100%的二維電荷載流子氣。
  9. 如請求項1所述之半導體裝置，其中，所述第一區域為單層結構，或者包括至少兩個分立的層；所述至少兩個分立的層沿著垂直於所述基板的方向設置，或者沿著平行於所述基板的方向設置。
  10. 如請求項9所述之半導體裝置，其中，所述至少兩個分立的層相互之間緊密接觸； 或者，所述至少兩個分立的層之間存在間隔，所述間隔所在區域為弱P-型摻雜區域。
  11. 如請求項1所述之半導體裝置，其中，所述第一區域的摻雜濃度是漸變的。
  12. 如請求項11所述之半導體裝置，其中，所述第一區域的摻雜濃度的漸變方式為：單側漸變，或者，從所述第一區域的中心向平行於所述基板的方向的兩側漸變，或者，從所述第一區域的中心向垂直於所述基板的方向的兩側漸變。
  13. 如請求項1所述之半導體裝置，其還包括以下的至少一者： 位於所述第一半導體層和所述第二半導體層之間的第三半導體層； 位於所述第一半導體層和所述基板之間的第四半導體層； 位於所述第一半導體層和所述基板之間的第五半導體層。
  14. 如請求項13所述之半導體裝置，其中，所述第三半導體層為氮化鋁層，所述第四半導體層為氮化物半導體層，所述第五半導體層為III族氮化物緩衝層。
  15. 如請求項13所述之半導體裝置，其還包括在所述第一半導體層和所述基板之間形成的第一絕緣層，所述第一絕緣層內設置有籽晶層，所述籽晶層位於所述第二電極的下方。
  16. 一種半導體裝置的製造方法，包括以下步驟： 步驟100：提供一基板； 步驟200：在所述基板的第一表面上形成第一半導體層； 步驟300：在所述第一半導體層中形成弱P-型摻雜的第二區域和強P-型摻雜的第一區域； 步驟400：在所述第一半導體層的第一表面上形成第二半導體層； 所述第一半導體層與所述第二半導體層之間產生二維電荷載流子氣；及 步驟500：形成和二維電荷載流子氣歐姆接觸的第一電極和第二電極，以及形成位於所述第二半導體層的第一表面一側的第三電極； 其中所述第一區域位於所述第三電極下方，所述第二區域位於所述第二電極下方。
  17. 如請求項16所述之方法，其中所述步驟200包括步驟210： 在所述基板的第一表面上沉積形成第一絕緣層，去除所述第一絕緣層對應於後續形成所述第三電極的區域處的至少一部分，形成開口以暴露部分所述基板，然後在具有所述開口的所述第一絕緣層上沉積形成籽晶層。
  18. 如請求項17所述之方法，其中所述步驟200還包括步驟220： 在所述第一絕緣層和/或所述籽晶層的第一表面上，以所述籽晶層為中心橫向外延生長包括非故意摻雜氮化物半導體或本徵氮化物半導體，通過控制其生長速率在所述氮化物半導體沒有全面覆蓋所述第一絕緣層和/或所述籽晶層時停止生長，形成所述第一半導體層的第一部分。
  19. 如請求項18所述之方法，其中所述步驟220還包括：對所述第一部分進行全面弱P-型摻雜；或者對所述第一部分先進行強P-型摻雜後再進行弱P-型摻雜；或者對所述第一部分先形成未故意摻雜或本徵氮化物半導體的結構後再進行弱P-型摻雜；或者對所述第一部分先形成未故意摻雜或本徵氮化物半導體的結構後再進行強P-型摻雜，然後再進行弱P-型摻雜。
  20. 如請求項19所述的織法，其中所述步驟200還包括步驟230： 以生長的所述第一半導體層的第一部分為核心，在其表面和側面繼續進行強P-型摻雜氮化物半導體層的生長，在生長一定厚度的強P-型摻雜氮化物半導體層後，再繼續生長包含低摻雜或非摻雜氮化物半導體層，所述低摻雜或非摻雜氮化物半導體層形成所述第一半導體層的連接區域，然後通過去除部分連接區域和所述強P-型摻雜氮化物半導體層，以暴露弱P-型氮化物半導體摻雜層。
TW108141305A 2019-08-30 2019-11-14 半導體裝置及其製造方法 TWI787556B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910817283.1 2019-08-30
CN201910817283.1A CN112447834A (zh) 2019-08-30 2019-08-30 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
TW202109739A true TW202109739A (zh) 2021-03-01
TWI787556B TWI787556B (zh) 2022-12-21

Family

ID=74681366

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141305A TWI787556B (zh) 2019-08-30 2019-11-14 半導體裝置及其製造方法

Country Status (3)

Country Link
US (1) US11152498B2 (zh)
CN (1) CN112447834A (zh)
TW (1) TWI787556B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113272970B (zh) * 2021-04-12 2022-06-14 英诺赛科(苏州)科技有限公司 半导体器件及其制造方法
WO2024000431A1 (zh) * 2022-06-30 2024-01-04 广东致能科技有限公司 一种半导体器件及其制造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414287B2 (en) * 2005-02-21 2008-08-19 Texas Instruments Incorporated System and method for making a LDMOS device with electrostatic discharge protection
WO2007112066A2 (en) * 2006-03-24 2007-10-04 Amberwave Systems Corporation Lattice-mismatched semiconductor structures and related methods for device fabrication
JP2008078604A (ja) * 2006-08-24 2008-04-03 Rohm Co Ltd Ｍｉｓ型電界効果トランジスタおよびその製造方法
WO2010118087A1 (en) * 2009-04-08 2010-10-14 Efficient Power Conversion Corporation Enhancement mode gan hemt device and method for fabricating the same
US9018056B2 (en) * 2013-03-15 2015-04-28 The United States Of America, As Represented By The Secretary Of The Navy Complementary field effect transistors using gallium polar and nitrogen polar III-nitride material
JP6222174B2 (ja) * 2015-06-26 2017-11-01 トヨタ自動車株式会社 窒化物半導体装置
US10418475B2 (en) * 2016-11-28 2019-09-17 Arizona Board Of Regents On Behalf Of Arizona State University Diamond based current aperture vertical transistor and methods of making and using the same
US10763110B2 (en) * 2018-02-12 2020-09-01 QROMIS, Inc. Method and system for forming doped regions by diffusion gallium nitride materials
US10763334B2 (en) * 2018-07-11 2020-09-01 Cree, Inc. Drain and/or gate interconnect and finger structure
US11038023B2 (en) * 2018-07-19 2021-06-15 Macom Technology Solutions Holdings, Inc. III-nitride material semiconductor structures on conductive silicon substrates
US10680092B2 (en) * 2018-10-01 2020-06-09 Semiconductor Components Industries, Llc Electronic device including a transistor with a non-uniform 2DEG
US11049960B2 (en) * 2019-03-06 2021-06-29 Texas Instruments Incorporated Gallium nitride (GaN) based transistor with multiple p-GaN blocks
US10818787B1 (en) * 2019-04-18 2020-10-27 Semiconductor Components Industries, Llc Electronic device including a high electron mobility transistor including a gate electrode and a dielectric film

Also Published As

Publication number Publication date
CN112447834A (zh) 2021-03-05
TWI787556B (zh) 2022-12-21
US20210066485A1 (en) 2021-03-04
US11152498B2 (en) 2021-10-19

Similar Documents

Publication Publication Date Title
US10868134B2 (en) Method of making transistor having metal diffusion barrier
CN111816702A (zh) 一种空穴沟道半导体晶体管、制造方法及其应用
TWI772708B (zh) 具有高耐壓能力的高電子遷移率電晶體及其製備方法
TWI787556B (zh) 半導體裝置及其製造方法
US20240038887A1 (en) Semiconductor device and method for manufacturing the same
JP7397982B2 (ja) 正孔チャネル半導体トランジスタ、その製造方法および応用
WO2021208623A1 (zh) 一种鳍状半导体器件、制造方法及其应用
US20230207618A1 (en) Semiconductor device, method for manufacturing semiconductor device and electronic apparatus
TWI789797B (zh) 半導體器件、包括其的互補型半導體器件、射頻設備和電力功率設備及調節半導體器件分布電場的方法
CN211529957U (zh) 一种半导体器件及电子装置
WO2021029183A1 (ja) 半導体装置、半導体モジュールおよび電子機器
WO2020216250A1 (zh) 一种增强型器件及其制备方法
CN212033030U (zh) 一种半导体器件及电子装置
CN110676318A (zh) 一种半导体器件及其制造方法
CN214336720U (zh) 一种半导体器件及电子装置
WO2021258765A1 (zh) 一种半导体器件、制造方法及电子设备
US20230215939A1 (en) Semiconductor device and method for manufacturing the same
WO2024000431A1 (zh) 一种半导体器件及其制造方法
CN116314311A (zh) 半导体器件及其制备方法