TWI772708B - 具有高耐壓能力的高電子遷移率電晶體及其製備方法 - Google Patents

具有高耐壓能力的高電子遷移率電晶體及其製備方法 Download PDF

Info

Publication number
TWI772708B
TWI772708B TW108141306A TW108141306A TWI772708B TW I772708 B TWI772708 B TW I772708B TW 108141306 A TW108141306 A TW 108141306A TW 108141306 A TW108141306 A TW 108141306A TW I772708 B TWI772708 B TW I772708B
Authority
TW
Taiwan
Prior art keywords
nitride semiconductor
semiconductor layer
layer
type nitride
region
Prior art date
Application number
TW108141306A
Other languages
English (en)
Other versions
TW202109890A (zh
Inventor
黎子蘭
Original Assignee
大陸商廣東致能科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 大陸商廣東致能科技有限公司 filed Critical 大陸商廣東致能科技有限公司
Publication of TW202109890A publication Critical patent/TW202109890A/zh
Application granted granted Critical
Publication of TWI772708B publication Critical patent/TWI772708B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02645—Seed materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Abstract

本發明涉及半導體功率裝置，具體而言，涉及一種高耐壓高電子遷移率電晶體(HEMT)及其製備方法。高耐壓高電子遷移率電晶體，其包含柵電極、源電極、汲電極、勢壘層、P-型氮化物半導體層、基板；P-型氮化物半導體層位於勢壘層和基板之間，其不足以顯著耗盡除柵堆垛外的溝道中的二維電子氣，且源電極與P-型氮化物半導體層電接觸，源電極與汲電極都與二維電子氣電接觸。

Description

具有高耐壓能力的高電子遷移率電晶體及其製備方法
[相關申請的交叉引用]
本發明要求於2019年8月30日提交中國專利局的申請號為2019108224037、名稱為“一種具有高耐壓能力的高電子遷移率電晶體”的中國專利申請的優先權，其全部內容通過引用結合在本發明中。
本發明係關於一種具有高耐壓能力的高電子遷移率電晶體及其製備方法。
III族氮化物半導體是一種重要的新型半導體材料，主要包括AlN、GaN、InN及這些材料的化合物，如AlGaN、InGaN、AlInGaN等。由於具有直接帶隙、寬禁帶、高擊穿電場強度等優點，以GaN為代表的III族氮化物半導體在發光裝置、電力電子、射頻裝置等領域具有廣闊的應用前景。
高電子遷移率電晶體(HEMT)是一種重要的III族氮化物半導體裝置，在功率半導體領域有巨大前景。由於自發極化和壓電極化效應的存在，(0001)面上的GaN與AlGaN介面處有很強的極化正電荷。這些極化正電荷的存在，會吸引電子並導致介面處二維電子氣的生成。這些二維電子氣具有很高的載流子濃度和很高的載流子遷移率，是製作高電子遷移率電晶體(HEMT)的核心組成部分。
圖1是一種常見的HEMT結構。二維電子氣在源汲之間導通電流。柵電極控制裝置的開關。需要注意的是，該結構中源、汲、柵電極都位於裝置的同一側。裝置處於關斷狀態時，源與柵都處於低壓狀態(通常在±20V以內)，但汲電極上可能施加有幾十伏到幾百伏甚至上千伏的電 壓。這麼高的電壓施加在裝置上，導致裝置內部存在很高的電場。另一方面，這些裝置內部的電場分布是不均勻的，局部的電場強度可以遠超平均電場強度。這些局部的高電場強度可以接近甚至超過裝置所用材料的擊穿電場強度，導致裝置的擊穿、汲電或可靠性問題。所以防止出現高強度的局部電場，或者降低局部電場的強度，對提高裝置整體性能和可靠性非常關鍵。
柵電極邊緣(圖1示處)電場強度常常很高，這麼高的電場強度又處於裝置最為薄弱與核心的柵堆垛附近，容易導致在高電場處出現柵汲電、柵擊穿和可靠性低等問題，尤其需要關注。一種常見的降低局部電場的辦法是使用場板(field plate)結構。這些場版結構改變了電場的分布，可以降低局部的過高電場。但是，場版結構通常使用金屬材料，仍存在尖端放電的問題，在局部仍然存在電場的尖峰。
另外，通常Al Ga N/Ga N異質結在材料製備完成時，就已經形成了高密度的二維電子氣導電溝道，這使得常規Al Ga N/Ga N HEMT裝置都是耗盡型(閾值電壓Vth<0)，需要在柵極加負偏壓才能處於關斷狀態，是一種常開(normally on)裝置。然而，在功率開關裝置領域，非常需要常關型(normally off)裝置。GaN增強型裝置技術吸引了研究者們極大的關注。經過多年發展，實現增強型裝置的方法主要有薄勢壘層、槽柵、柵下氟離子注入等技術。
本發明的基本原理包括引入P-型氮化物半導體層，通過摻雜調製技術來調節電場分布並提高HEMT的裝置耐壓能力以及實現增強型裝置。
該P-型氮化物半導體層位於二維電子氣的下方遠離柵、汲等電極處。若二維電子氣的勢壘層相對於基板是垂直的，P-型氮化物半導體層 也可以是位於勢壘層的側面。
當裝置處於關閉狀態時，二維電子氣被耗盡，留下了位於溝道基底的正電荷。P-型氮化物半導體層中的空穴在汲極正電場的作用下移動，在部分區域留下基底的負電荷，這些負電荷有效的抵消了溝道處正電荷的影響，降低了局部高電場處的強度。
201、301、401、501、601、701、801、901、1001、1101、1201、1301、1401:基板
202、302、402、502、603、702、803、903、1003、1103、1203、1303、1403:成核層
203、303、403、503、805、905、1004、1104、1204、1304、1404:P-型氮化物半導體層
204、305、405、505、1006、1106、1206、1306、1406:勢壘層
205、306、407、506、1107、1207、1308、1408:源電極
206、307、408、507、1108、1208、1309、1409:汲電極
207、308、409、508、1109、1209、1310、1410:柵電極
304、404:低摻雜或非故意摻雜氮化物半導體層/溝道層
406、1210:體電極
504、1005、1105、1205、1305、1405:溝道層
509、904、1110、1211:強P-型摻雜區域
602、703、802、902、1002、1102、1202、1302、1402:絕緣層
704:開口區域
804:緩衝層
1007、1307、1407:鈍化層
為了更清楚地說明本發明實施例的技術方案，下面將對本發明實施例中所需要使用的圖式作簡單地介紹。應當理解，以下圖式僅示出了本發明的某些實施例，因此不應被看作是對範圍的限定。對於本領域普通技術人員來講，在不付出創造性勞動的前提下，還可以根據這些圖式獲得其他相關的圖式。
圖1為先前技術中一種典型HEMT的裝置結構。
圖2至圖5為本發明實施例提供的HEMT的裝置結構。
圖6至圖10為本發明實施例提供的HEMT的裝置結構形成過程示例圖。
圖11至圖14為本發明實施例提供的HEMT的裝置結構。
下面將結合本發明實施例中的圖式，對本發明實施例中的技術方案進行描述。
應注意到：相似的標號和字母在下面的圖式中表示類似項，因此，一旦某一項在一個圖式中被定義，則在隨後的圖式中不需要對其進行進一步定義和解釋。同時，在本發明的描述中，術語“第一”、“第二”等僅用於區分描述，而不能理解為指示或暗示相對重要性。“上下”等表示相對位置關係，並不表明二者直接緊鄰。
在本發明實施例提供的高電子遷移率電晶體中，強摻雜的摻雜 濃度通常指2E18/cm3以上的摻雜濃度，甚至可高達5E19/cm3或更高。輕摻雜的摻雜濃度一般在2E18/cm3以下，一般在2E17/cm3量級。在HEMT中，強摻雜或輕摻雜是相對的，與溝道層/勢壘層介面處二維電子氣濃度有關。
請參看圖2，圖2為本發明實施例提供的一種具備高耐壓HEMT，包括在基板201上形成的成核層202(部分特定基板材料的裝置中可以不含有成核層)；在成核層202上外延形成的P-型氮化物半導體層203；在P-型氮化物半導體層203上形成的勢壘層204。P-型氮化物半導體層203和勢壘層204接觸，並構成異質結結構，在介面處形成二維電子氣。源電極205與二維電子氣以及P-型氮化物半導體層203電連接，通常源電極205電位固定，汲電極206與二維電子氣接觸，柵電極207位於勢壘層上方。P-型氮化物半導體層203為弱P-型，其空穴濃度或P-型雜質濃度較低，不會嚴重耗盡位於勢壘層204和P-型氮化物半導體層203介面處的二維電子氣，也就是在P-型氮化物半導體層203和勢壘層的介面處存在較高濃度的二維電子氣；在導通時，HEMT通過控制柵極和汲極的不同電壓來實現。通過選擇合適的柵電極材料，也可以耗盡柵堆垛處局部或全部二維電子氣以實現常關型裝置，並且同時保持其他區域仍保持較高的二維電子氣濃度以實現很好的導通特性。P-型氮化物半導體層至少部分位於源電極與柵電極以及柵電極與汲電極之間的區域，除柵堆垛區域以外，P-型氮化物半導體層耗盡的溝道二維電子氣濃度小於不含P-型氮化物半導體層時溝道二維電子氣濃度的80%，也就是至少有20%的二維電子氣被保留。
其中源電極的基本要求是與二維電子氣和P-型氮化物半導體層203形成歐姆接觸。此時與二維電子氣接觸的源電極部分和與P-型氮化物半導體層203接觸的源電極部分可以是同一種材料也可以是不同的材料。由於汲電極通常被施加較高的電壓，如果汲電極與P-型氮化物半導體層接觸，在工作時會造成較大的汲電流，導致裝置工作不穩定甚至失效。因此， 在本發明本實施例提供的裝置結構中為避免汲電極與P-型氮化物半導體層電連接，汲電極僅插入到勢壘層中與二維電子氣電連接。
柵電極207為肖特基接觸以減少關態汲電流。
圖3為本發明實施例提供的另一種具備高耐壓HEMT，其結構包括：在基板301上形成的成核層302；在成核層302上外延形成的P-型氮化物半導體層303；在P-型氮化物半導體層303上形成的一層低摻雜或非故意摻雜氮化物半導體層304；在低摻雜或非故意摻雜氮化物半導體層304上形成的勢壘層305。低摻雜或非故意摻雜氮化物半導體層304和勢壘層305構成異質結結構，在介面處形成二維電子氣。源電極306與二維電子氣以及P-型氮化物半導體層303電連接，通常源電極306電位固定，汲電極307與二維電子氣接觸，柵電極308位於勢壘層上方。
由於P-型氮化物半導體層303中的摻雜會帶來顯著的載流子散射效應，在勢壘層305和P-型氮化物半導體層303之間形成一個非故意摻雜或低摻雜的溝道層304時，二維電子氣在該溝道層304中流通時所受到的散射可大幅減弱。
源電極與P-型氮化物半導體層相連，通常源電極電位固定，汲電極與溝道層上方二維電子氣及溝道層接觸，柵電極位於勢壘層上方，P-型氮化物半導體層不會顯著耗盡除柵堆垛外的溝道中的二維電子氣；在導通時，HEMT通過控制柵極和汲極的不同電壓來實現。通過選擇合適的柵電極材料，也可以耗盡柵堆垛處局部或全部二維電子氣以實現常關型裝置，並且同時保持其他區域仍保持較高的二維電子氣濃度以實現很好的導通特性。
圖4為本發明實施例提供的另一種具備高耐壓HEMT，其結構包括：在基板401上形成的成核層402；在成核層402上外延形成的P-型氮化物半導體層403；在P-型氮化物半導體層403上形成的一層低摻雜或非故 意摻雜氮化物半導體層404作為溝道層；在低摻雜或非故意摻雜氮化物半導體層404上形成的勢壘層405。低摻雜或非故意摻雜氮化物半導體層404和勢壘層405構成異質結結構，在介面處形成二維電子氣。源電極407、汲電極408與溝道層404上方的二維電子氣電連接，柵電極409位於勢壘層上方，並通過體電極406與P-型氮化物半導體層接觸。體電極控制P-型氮化物半導體層的電位，控制源電極、汲電極、和柵電極實現HEMT穩定工作，控制獨立的體電極406電位，可以實現對HEMT的快速關斷操作。
圖5為本發明實施例提供的另一種具備高耐壓HEMT，其與圖3相比，區別在對應的P-型氮化物半導體層503中與源電極506點連接的區域進行強P-型摻雜形成強P-型摻雜區域509，柵電極508位於勢壘層505之上，汲電極507與溝道層504和勢壘層505介面處的二維電子氣電連接，源電極與在P-型氮化物半導體層中離子注入或外延生長形成的強P-型區形成良好的歐姆接觸，從而控制P-型氮化物半導體層的電位。導通時，HEMT通過控制柵極和汲極的不同電壓電位、以及P-型氮化物半導體層的電壓電位來實現。
其中強P-型摻雜區域509形成包含兩種方式：在一個例子中，在基板501上方形成成核層502，並生長完P-型氮化物半導體層503以後，可以通過局部區域離子注入P-型雜質形成強P-型摻雜區域509，有利於形成與P-型氮化物半導體層的歐姆接觸控制。在另一個例子中，也可以利用摻雜調製技術，在成核層上先通過選區/側向外延先形成強P-型摻雜區域509，再形成完整的P-型氮化物半導體層503，提高後續的P-型歐姆接觸品質和降低接觸電阻。P-型氮化物半導體層在選區/側向外延生長靠近預設汲電極的部分時輕摻雜或不摻雜。在生長完P-型氮化物半導體後再生長一層低摻雜或不摻雜的半導體層，實現P-型氮化物半導體層上表面的溝道層不摻雜。亦可以通過在選區/側向外延生長P-型氮化 物半導體後，通過平坦化或蝕刻製程去除部分上表面氮化物半導體層，再外延形成勢壘層結構或溝道層和勢壘層結構，以免不適宜的摻雜濃度造成溝道處的部分能帶結構發生改變，影響二維電子氣濃度以及HEMT的正常工作。
在P-型氮化物半導體層的局部區域離子注入P-型雜質形成強P-型摻雜區域，這樣的P-型摻雜雜質在大多數情況下並不是均勻分布的，但是在一定的分布情況下，可以實現更好的降低電場高峰或更利於實現歐姆接觸等功能。典型的P-型摻雜雜質包括鎂、鋅等P-型摻雜原子。
空穴載流子濃度的調製也可以通過局部離子注入鈍化雜質降低局部P-型摻雜的活化程度，達到降低部分區域空穴載流子濃度的目的，這樣也可以調整空穴載流子的分布，達到精細調節電場分布的目的。典型的鈍化雜質如C、N、Ar等。
圖2至圖5所代表的實施例基本結構之外，還可存在其他的相關設置，例如，勢壘層上方設置鈍化層、帽層、以及各種場板結構、控制溝道電場均勻性的附加電極結構等；柵電極下可存在柵介質層、P-GaN層等結構層；這些相關功能結構的設置以及其他HEMT的已公開的功能結構的設置並不排除在本發明的實施方式之外。
圖2至圖5的成核層以及外延生長過程可參見圖6至圖8的方式或其他可行的方式形成。
如圖6所示，在基板601上形成一層絕緣層602，經過遮罩、蝕刻等製程形成開口區域，在開口區域處外延生長成核層603，在成核層上通過選區/側向外延形成生長P-型氮化物半導體層604作為溝道層。
如圖7所示，在基板上701外延生長一層成核層702，然後再形成一層絕緣層703，絕緣層經過遮罩、蝕刻等製程形成開口區域704暴露出成核層702，再通過選區/側向外延的方式在開口區域處的成核層上外延生 長P-型氮化物半導體層。
如圖8所示，在基板801上形成一層絕緣層802，經過遮罩、蝕刻等製程形成開口區域，在開口區域處外延生長成核層803，在成核層803上先形成緩衝層804以提高晶體品質，緩衝層804可以是強P-型摻雜的氮化物半導體層區域，例如強P-型摻雜的強P-GaN層，該強P-GaN層同時可以用作與電極形成良好歐姆接觸的強P-型摻雜區域。
對於矽基板，通常成核層為AlN層，有利於降低基板材料與III族氮化物半導體材料層的晶格失配並且避免Ga源的回熔(melt-back)效應。在成核層或緩衝層上選區/側向外延生長P-型氮化物半導體層時，包含前驅體的氣體混合物中包含氫氣的成分，更加有利於通過選擇性外延生長(SEG)側向生長性能良好的P-型氮化物半導體層；同時選區/側向外延生長時不希望在絕緣層上形核，以免P-型氮化物半導體層生長品質受到影響，需要在生長過程中控制絕緣層上形核核心的形成和低品質氮化物半導體的生長。特別的，可以採用氯的氣體混合物，利用含Cl氣氛的蝕刻作用將絕緣層上的弱生長核心在製程過程中保持一定的蝕刻速率，從而將其控制在極低的程度，而含Cl氣氛對高速生長的形核上層選區/側向外延生長的P-型氮化物半導體層蝕刻速率不影響其生長，也就是說利用Cl氣氛的選擇性蝕刻作用利於控制選區/側向外延P-型氮化物半導體層的品質。在本發明中，選區/側向外延生長的P-型氮化物半導體層時特別採用含有氫和/或氯的前驅體混合氣氛。
另外，在P-型氮化物半導體層的在整個表面根據功能可以選擇地採用不同摻雜劑量形成弱P-型、強P-型或其他調節性P-型氮化物半導體層的不同摻雜分布。可以通過在外延生長的不同階段控制P-型摻雜劑的量來控制生長的P-型氮化物半導體層在整個表面的濃度分布，以利於調節電場分布，通過調節電場分布技術可以獲得高品質的P-型摻雜的氮化物半導 體層及其空間調節。
也可以如圖9所示，在基板901上形成一層絕緣層902，經過遮罩、蝕刻等製程形成開口區域，在開口區域處外延生長成核層903，在成核層上通過選區/側向外延形成生長P-型氮化物半導體層905作為溝道層。在生長完P-型氮化物半導體層905以後，可以通過局部區域離子注入P-型雜質形成強P-型摻雜區域904，有利於形成與P-型氮化物半導體層的歐姆接觸控制。
再如圖10所示，在基板1001上形成一層絕緣層1002，經過遮罩、蝕刻等製程形成開口區域，在開口區域處外延生長成核層1003，在成核層上通過選區/側向外延形成生長P-型氮化物半導體層1004，然後再依次形成溝道層1005、勢壘層1006、鈍化層1007等其他結構。由於溝道層中摻雜濃度很低或沒有故意摻雜，可以有效減小二維電子氣傳輸時受到的離子散射。沉積勢壘層1006，再在同一沉積設備中沉積原位SiN鈍化層1007。也就是在沉積完勢壘層1006後不將外延片取出，直接在同一設備中再沉積原位SiN鈍化層1007。該SiN鈍化層可有效地保護勢壘層1006表面並具有很高的品質。這樣獲得的勢壘層/SiNx介面缺陷態較少。該原位SiNx層除了可以對勢壘層表面起到鈍化作用，也可以經由蝕刻步驟僅保留預設柵電極區域的SiNx層，作為柵介質層在柵堆垛處使用。
需要說明的是，P-型氮化物半導體層可以作為溝道層直接和勢壘層接觸。但是由於P-型氮化物半導體層中的摻雜會帶來顯著的載流子散射效應，更優的辦法是在勢壘層和P-型氮化物半導體層之間生成一個非故意摻雜或低摻雜的溝道層。二維電子氣在該溝道層中流通時所受到的散射可大幅減弱。採用插入一層溝道層是更優選擇而非必須選擇。
在基板1101、1201上形成一層絕緣層1102、1202，經過遮罩、蝕刻等製程形成開口區域，在開口區域處外延生長成核層1103、1203，在 成核層上1103、1203通過選區/側向外延形成生長強P-型摻雜區域1110、1211，再外延生長P-型氮化物半導體層1104、1204。在生長完P-型氮化物半導體層1104、1204以後，可以通過局部區域離子注入P-型雜質形成強P-型摻雜區域1110、1211，有利於電極與P-型氮化物半導體層的歐姆接觸。在P-型氮化物半導體層1104、1204上方，形成溝道層1105、1205，繼續形成勢壘層1106、1206，再形成的源電極1107、1207，柵電極1109、1209，和汲電極1108、1208，汲電極1108、1208與溝道層1105、1205上方的二維電子氣電接觸，在如圖12所示實施例中還包括體電極1210等。
在圖11所示實施例中，源電極1107穿過二維電子氣與P-型氮化物半導體層中的強P-型摻雜區域1110相連，汲電極1108與溝道層1105上方二維電子氣接觸，柵電極1109位於勢壘層1106上方。在該裝置結構中，通常固定源電極1107的電位在0V，常關和導通工作時，HEMT通過控制柵極和汲極的不同電壓來實現。
在圖12所示的實施例中，源電極1207、汲電極1208與溝道層1205上方的二維電子氣接觸，柵電極1209位於勢壘層1206上方。通過體電極1210與在P-型氮化物半導體層1204中的強P-型摻雜區域1211半導體層形成良好的歐姆接觸，從而控制單獨控制P-型氮化物半導體層1204的電位。常關和導通工作時，HEMT通過控制柵電極、源電極和汲電極的不同電壓電位、以及P-型氮化物半導體層1204的電壓電位來實現。而通過獨立控制體電極406的電位，可以實現對HEMT的快速關斷操作。
在圖13和圖14所示的實施例中，各功能層是示例性的。
基板1301、1401上形成一層絕緣層1302、1402，經過遮罩、蝕刻等製程形成開口區域，在開口區域處外延生長成核層1303、1403，在成核層上1303、1403通過選區/側向外延形成生長P-型氮化物半導體層1304、1404。
在外延生長P-型氮化物半導體層1304、1404時，通過摻雜調製技術，依次形成P-型氮化物半導體層第一區域(1304-1、1404-1)、強P-型氮化物半導體層第一區域(1304-2、1404-2)、P-型氮化物半導體層第二區域(1304-3、1404-3)，其中強P-型氮化物半導體層第一區域(1304-2、1404-2)位於柵電極下方，並可以在0偏壓下將柵電極1410下方溝道層中的二維電子氣耗盡95%以上。
在P-型氮化物半導體層1304、1404上方，依次形成溝道層1305、1405，勢壘層1306、1406，柵電極1310、1410形成在勢壘層1306、1406之上，汲電極1309、1409設置在勢壘層中與二維電子氣電連接。在圖13所示實施例中，源電極1308經由遮罩、蝕刻等步驟後，穿透溝道層1305與P-型氮化物半導體層第一區域(1304-1)形成電接觸，控制P-型氮化物半導體層1304的電位與源電極保持一致，例如可以固定在0V，僅需控制柵電極1310和汲電極1309的電位即可控制增強型HEMT的導通和關斷。在圖14所示實施例中，在生長完P-型氮化物半導體層1404以後，可以通過局部區域離子注入P-型雜質形成強P-型摻雜區域1404-4，源電極1408經由遮罩、蝕刻等步驟後，穿透溝道層1405與P-型氮化物半導體層的強P-型摻雜區域1404-4形成電接觸，強P-型摻雜區域1404-4有利於源電極與P-型氮化物半導體層的歐姆接觸，並降低導通電阻，有利於實現對P-型氮化物半導體層1404電位的精準控制。控制P-型氮化物半導體層1404的電位與源電極保持一致，例如可以固定在0V，僅需控制柵電極1410和汲電極1409的電位即可控制增強型HEMT的導通和關斷。
對於圖13至圖14所示的實施例，P-型氮化物半導體層第二區域(1304-3、1404-3)外延生長末期時，即靠近預設汲電極的區域時，摻雜濃度調整為較低或不摻雜，以在增強裝置耐壓能力的同時仍具有很好的開態電流導通能力。選區/側向外延生長完成後，可通過平坦化或蝕刻製程去 除部分上表面氮化物半導體層，再外延形成勢壘層結構或溝道層和勢壘層結構，以免不同濃度摻雜對溝道層上方的裝置結構產生負面影響。成核層的開口區域對應的P-型氮化物半導體層的上方設置源電極，選區/側向外延生長向時以源電極投影面區域為中心徑向擴展，利於在整個基板上高占比地鋪滿整個表面。
另外，對於圖13至圖14所示的實施例，P-型氮化物半導體層的電位控制方式可以如圖12所示，源電極、汲電極僅設置在勢壘層中與二維電子氣電連接，而另外獨立設置體電極與成核層上方的P-型氮化物半導體層區域(強摻雜時則為強P-型摻雜區域)電連接，獨立控制P-型氮化物半導體層的電位。
以上所述僅為本發明的實施例而已，並不用於限制本發明的保護範圍，對於本領域的技術人員來說，本發明可以有各種更改和變化。凡在本發明的精神和原則之內，所作的任何修改、等同替換、改進等，均應包含在本發明的保護範圍之內。
[產業利用性]
本發明的P-型氮化物半導體層採用選區/側向外延形成，P-型摻雜濃度可以根據需要在生長過程中對摻雜的載氣氣氛占比進行調節，通過P-型摻雜調節電場分布，可以獲得高品質的P-型摻雜及其對二維電子氣的空間調節；避免了通過局部離子注入P-型雜質的非均勻分布以及其帶來的顯著的載流子散射效應，以及離子注入損傷的部分高溫退火不可恢復性帶來的載流子散射和產生一定的汲電通道。所以實現高品質的P-型摻雜和空穴分布的控制是非常有益的。結合側向/選區外延技術與P-型摻雜調節電場分布技術，本發明可以獲得高品質的P-型摻雜及其空間調節，提高了HEMT耐壓能力，並通過摻雜調製可以實現增強型裝置。避免了常規HEMT的源、汲電極僅與二維電子氣電接觸，不能控 制調製P-型氮化物半導體層電位，不能有區別的控制各摻雜區域的電子氣的操作所帶來的裝置性能耐壓較弱的問題。
201:基板
202:成核層
203:P-型氮化物半導體層
204:勢壘層
205:源電極
206:汲電極
207:柵電極

Claims (30)

  1. 一種高電子遷移率電晶體，其包含柵電極、源電極、汲電極、勢壘層、P-型氮化物半導體層、基板；所述P-型氮化物半導體層位於所述勢壘層和所述基板之間，其不足以顯著耗盡除柵堆垛外的溝道中的二維電子氣，且所述源電極與所述P-型氮化物半導體層電接觸，所述源電極與所述汲電極都與所述二維電子氣電接觸，其中，所述勢壘層和所述P-型氮化物半導體層之間還包括低摻雜或非故意摻雜氮化物半導體層，所述低摻雜或非故意摻雜氮化物半導體層和所述勢壘層構成異質結結構且在所述低摻雜或非故意摻雜氮化物半導體層和所述勢壘層之間的介面處形成所述二維電子氣。
  2. 如請求項1所述之高電子遷移率電晶體，其還包括成核層，所述成核層位於所述P-型氮化物半導體層和所述基板之間。
  3. 如請求項1或2所述之高電子遷移率電晶體，其中，所述P-型氮化物半導體層與所述源電極接觸的部分的摻雜濃度大於沒有與所述源電極接觸的部分。
  4. 如請求項1或2所述之高電子遷移率電晶體，其中，所述P-型氮化物半導體層通過選區/側向外延生長而成。
  5. 如請求項4所述之高電子遷移率電晶體，其中，所述P-型氮化物半導體層在所述選區/側向外延生長時，通過控制摻雜濃度以按照不同區域形成調製摻雜P-型氮化物半導體層。
  6. 如請求項4所述之高電子遷移率電晶體，其中，所述P-型氮化物半導體層在所述選區/側向外延生長靠近預設汲電極的部分時輕摻雜或不摻雜。
  7. 如請求項6所述之高電子遷移率電晶體，其中，所述選區/側向外延生長後，通過平坦化或蝕刻製程去除所述P-型氮化物半導體層高度方向上部分區域。
  8. 如請求項1或2所述之高電子遷移率電晶體，其中，所述基板上設置有一層絕緣層，所述絕緣層蝕刻出開口區域，所述開口區域處形成有成核層，並通過選區/側向外延的方式生長有包含所述P-型氮化物半導體層在內的外延層結構；或在所述基板上生長有一層成核層，所述成核層上形成有一層絕緣層，所述絕緣層的開口暴露出所述成核層，並通過所述選區/側向外延的方式生長有包含所述P-型氮化物半導體層在內的外延層結構。
  9. 如請求項8所述之高電子遷移率電晶體，其中，在生長所述P-型氮化物半導體層前，在所述成核層上方形成緩衝層，所述緩衝層可以是高摻雜的P-型氮化物半導體材料組成的層。
  10. 如請求項1或2所述之高電子遷移率電晶體，其中，除所述柵堆垛區域以外，0偏壓時，被所述P-型氮化物半導體層耗盡的溝道二維電子氣濃度，小於在不含所述P-型氮化物的半導體層中進行P-型摻雜形成的溝道二維電子氣濃度的80%。
  11. 如請求項1或2所述之高電子遷移率電晶體，其中，在形成所述P-型氮化物半導體層時，依次形成P-型氮化物半導體層第一區域、強P-型氮化物半導體層第一區域、P-型氮化物半導體層第二區域，其中所述P-型氮化物半導體層第一區域位於所述源電極下方，所述強P-型氮化物半導體層第一區域位於所述柵電極下方，所述P-型氮化物半導體層第二區域位於所述汲電極下方，所述強P-型氮化物半導體層第一區域可以在0偏壓下將所述柵電極下方的溝道層中至少部分區域的二維電子氣耗盡95% 以上。
  12. 一種高電子遷移率電晶體，其包含柵電極、源電極、汲電極、勢壘層、P-型氮化物半導體層、基板；所述P-型氮化物半導體層位於所述勢壘層和所述基板之間，其不足以顯著耗盡除柵堆垛外的溝道中的二維電子氣，且所述源電極和所述汲電極均與所述二維電子氣電接觸，獨立的體電極與所述P-型氮化物半導體層電接觸，其中，所述勢壘層和所述P-型氮化物半導體層之間還包括低摻雜或非故意摻雜氮化物半導體層，所述低摻雜或非故意摻雜氮化物半導體層和所述勢壘層構成異質結結構且在所述低摻雜或非故意摻雜氮化物半導體層和所述勢壘層之間的介面處形成所述二維電子氣。
  13. 如請求項12所述之高電子遷移率電晶體，其還包括成核層，所述成核層位於所述P-型氮化物半導體層和所述基板之間。
  14. 如請求項12所述之高電子遷移率電晶體，其中，所述基板上設置有一層絕緣層，所述絕緣層蝕刻出開口區域，所述開口區域處形成有成核層，然後通過選區/側向外延的方式生長包含所述P-型氮化物半導體層在內的外延層結構；或在所述基板上生長有一層成核層，所述成核層上形成有一層絕緣層，所述絕緣層的開口暴露出所述成核層，並通過所述選區/側向外延的方式生長有包含所述P-型氮化物半導體層在內的外延層結構。
  15. 如請求項12至14中任一項所述之高電子遷移率電晶體，其中，所述P-型氮化物半導體層在所述選區/側向外延生長時，通過控制摻雜濃度以按照不同區域形成調製摻雜P-型氮化物半導體層。
  16. 如請求項12至14中任一項所述之高電子遷移率電晶體，其中，所述P-型氮化物半導體層在所述選區/側向外延生長時靠近預設汲電極的部分輕摻雜或不摻雜。
  17. 如請求項12至14中任一項所述之高電子遷移率電晶體，其中，在生長完所述P-型氮化物半導體層後，再生長一層低摻雜或不摻雜的半導體層，實現所述P-型氮化物半導體層上表面的溝道層不摻雜。
  18. 如請求項12至14中任一項所述之高電子遷移率電晶體，其中，所述選區/側向外延生長後，通過平坦化或蝕刻製程去除部分上表面氮化物半導體層，再外延形成勢壘層結構或溝道層和勢壘層結構。
  19. 如請求項12至14中任一項所述之高電子遷移率電晶體，其中，在形成所述P-型氮化物半導體層時，P-型氮化物半導體層第一區域、強P-型氮化物半導體層第一區域、P-型氮化物半導體層第二區域依次形成，其中所述P-型氮化物半導體層第一區域位於所述體電極下方，所述強P-型氮化物半導體層第一區域位於所述柵電極下方，所述P-型氮化物半導體層第二區域位於所述汲電極下方，所述強P-型氮化物半導體層第一區域可以在0偏壓下將所述柵電極下方的溝道層中至少部分區域的二維電子氣耗盡95%以上。
  20. 如請求項19所述之高電子遷移率電晶體，其中，在形成所述P-型氮化物半導體層時，依次形成所述P-型氮化物半導體層第一區域、所述強P-型氮化物半導體層第一區域、所述P-型氮化物半導體層第二區域後，在所述P-型氮化物半導體層第一區域與所述體電極相連的區域進行離子注入形成強P-型摻雜區域， 所述體電極與所述強P-型摻雜區域相連形成歐姆接觸，所述強P-型氮化物半導體層第一區域位於所述柵電極下方，所述P-型氮化物半導體層第二區域位於所述汲電極下方，所述強P-型氮化物半導體層第一區域可在0偏壓下將所述柵電極下方溝道層中至少部分區域的二維電子氣耗盡95%以上。
  21. 如請求項12至14中任一項所述之高電子遷移率電晶體，其中，在生長所述P-型氮化物半導體層前，在所述成核層上方形成緩衝層，所述緩衝層是高摻雜的P-型氮化物半導體材料組成的層。
  22. 如請求項12至14中任一項所述之高電子遷移率電晶體，其中，在生長所述P-型氮化物半導體層後，在所述成核層上方形成高摻雜P-型氮化物半導體層區域。
  23. 如請求項1或12所述之高電子遷移率電晶體，其中，在形成所述勢壘層後，原位生長SiNx鈍化層。
  24. 如請求項1或12所述之高電子遷移率電晶體，其還包括在所述柵電極下面的一個柵絕緣層，所述柵絕緣層構造成降低柵的關態汲電流。
  25. 如請求項1或12所述之高電子遷移率電晶體，其中，選區/側向外延生長成核層採用含有氫和/或氯的前驅體混合氣氛。
  26. 如請求項1或12所述之高電子遷移率電晶體，其中，選區/側向外延生長所述P-型氮化物半導體層時採用含有氫和/或氯的前驅體混合氣氛。
  27. 如請求項1或12所述之高電子遷移率電晶體，其中，所述P-型氮化物半導體層至少部分位於所述源電極與所述柵電極以及所述柵電極與所述汲電極之間的區域。
  28. 如請求項1或12所述之高電子遷移率電晶體，其中，除所述柵堆垛區域以外，0偏壓時，所述P-型氮化物半導體層耗盡的溝道二維電子氣濃度小於在不含所述P-型氮化物半導體層中進行P-型摻雜形成的溝道二維電子氣濃度的80%。
  29. 一種製備如請求項1或請求項12所述之高電子遷移率電晶體的方法，其包括以下步驟：在成核層上通過選區/側向外延形成生長所述P-型氮化物半導體層，所述P-型氮化物半導體層在所述選區/側向外延生長時摻雜濃度可控變化，按照不同區域形成調製摻雜P-型氮化物半導體層，然後形成電極結構，其中所述源電極在所述基板的投影面與所述成核層在所述基板的投影面上部分重合。
  30. 如請求項29所述之方法，其中，所述選區/側向外延生長所述P-型氮化物半導體層時採用含有氫和/或氯的前驅體混合氣氛。
TW108141306A 2019-08-30 2019-11-14 具有高耐壓能力的高電子遷移率電晶體及其製備方法 TWI772708B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910822403.7A CN112447836A (zh) 2019-08-30 2019-08-30 一种具有高耐压能力的高电子迁移率晶体管
CN201910822403.7 2019-08-30

Publications (2)

Publication Number Publication Date
TW202109890A TW202109890A (zh) 2021-03-01
TWI772708B true TWI772708B (zh) 2022-08-01

Family

ID=74679499

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108141306A TWI772708B (zh) 2019-08-30 2019-11-14 具有高耐壓能力的高電子遷移率電晶體及其製備方法

Country Status (3)

Country Link
US (1) US11527641B2 (zh)
CN (1) CN112447836A (zh)
TW (1) TWI772708B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676318A (zh) * 2019-11-14 2020-01-10 广东致能科技有限公司 一种半导体器件及其制造方法
CN114725211A (zh) * 2021-01-04 2022-07-08 联华电子股份有限公司 高电子迁移率晶体管及其制作方法
CN114402442B (zh) * 2021-12-17 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置及其制造方法
CN114823850B (zh) * 2022-04-15 2023-05-05 晶通半导体(深圳)有限公司 P型混合欧姆接触的氮化镓晶体管
WO2024000432A1 (zh) * 2022-06-30 2024-01-04 广东致能科技有限公司 一种半导体器件及其制造方法
CN117199137A (zh) * 2023-09-18 2023-12-08 先之科半导体科技(东莞)有限公司 一种具有脉冲功率放大器的场效应晶体管

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030209759A1 (en) * 2002-05-10 2003-11-13 Blanchard Richard A. Mosfet device having geometry that permits frequent body contact
US20060138456A1 (en) * 2001-07-24 2006-06-29 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US20120119218A1 (en) * 2010-11-15 2012-05-17 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group iii-nitride
US20150144953A1 (en) * 2013-11-26 2015-05-28 Darrell G. Hill Transistors with field plates resistant to field plate material migration and methods of their fabrication

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150051822A (ko) * 2013-11-05 2015-05-13 삼성전자주식회사 고전자 이동도 트랜지스터 및 그 제조방법
US9455342B2 (en) * 2013-11-22 2016-09-27 Cambridge Electronics, Inc. Electric field management for a group III-nitride semiconductor device
WO2018004654A1 (en) * 2016-07-01 2018-01-04 Intel Corporation Group iii-n transistors including source to channel heterostructure design
US10541313B2 (en) * 2018-03-06 2020-01-21 Infineon Technologies Austria Ag High Electron Mobility Transistor with dual thickness barrier layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060138456A1 (en) * 2001-07-24 2006-06-29 Cree, Inc. Insulating gate AlGaN/GaN HEMT
US20030209759A1 (en) * 2002-05-10 2003-11-13 Blanchard Richard A. Mosfet device having geometry that permits frequent body contact
US20120119218A1 (en) * 2010-11-15 2012-05-17 Applied Materials, Inc. Method for forming a semiconductor device using selective epitaxy of group iii-nitride
US20150144953A1 (en) * 2013-11-26 2015-05-28 Darrell G. Hill Transistors with field plates resistant to field plate material migration and methods of their fabrication

Also Published As

Publication number Publication date
US11527641B2 (en) 2022-12-13
US20210066481A1 (en) 2021-03-04
TW202109890A (zh) 2021-03-01
CN112447836A (zh) 2021-03-05

Similar Documents

Publication Publication Date Title
TWI772708B (zh) 具有高耐壓能力的高電子遷移率電晶體及其製備方法
US20200343375A1 (en) Lateral iii-nitride devices including a vertical gate module
US11322599B2 (en) Enhancement mode III-nitride devices having an Al1-xSixO gate insulator
EP3520144B1 (en) Doped gate dielectric materials
JP6066933B2 (ja) 半導体デバイスの電極構造
US20210320199A1 (en) Enhancement-mode semiconductor device and preparation method therefor
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US8030660B2 (en) Semiconductor device
JP2019516244A (ja) 高電圧ＧａＮ高電子移動度トランジスタ
WO2010084727A1 (ja) 電界効果トランジスタ及びその製造方法
CN113380623A (zh) 通过p型钝化实现增强型HEMT的方法
WO2022031465A1 (en) Iii-nitride devices including a depleting layer
JP2006253224A (ja) 半導体装置とその製造方法
TWI787556B (zh) 半導體裝置及其製造方法
WO2021035946A1 (zh) 高耐压高电子迁移率晶体管及其制备方法
CN210272373U (zh) 一种具有高耐压能力的高电子迁移率晶体管
CN212542443U (zh) 一种氮化镓晶体管结构及氮化镓基外延结构
WO2021029183A1 (ja) 半導体装置、半導体モジュールおよび電子機器
CN110875379B (zh) 一种半导体器件及其制造方法
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN112447835A (zh) 半导体器件及其制造方法
CN212033030U (zh) 一种半导体器件及电子装置
WO2024103199A1 (en) Nitride-based semiconductor device and method for manufacturing the same
CN214336720U (zh) 一种半导体器件及电子装置
WO2024000431A1 (zh) 一种半导体器件及其制造方法