JP2006253224A - 半導体装置とその製造方法 - Google Patents

Abstract

【課題】 窒化ガリウム（ＧａＮ）を利用する半導体装置において、ＭＩＳ型のゲート構造の閾値電圧を低減すること。
【解決手段】 マグネシウムを含む窒化ガリウム（ＧａＮ）の半導体層３２と、その半導体層３２にゲート絶縁膜５２を介して対向しているゲート電極５８を備えている半導体装置１０である。半導体層３２のうちのゲート電極５８が対向している領域に、水素原子が局所的に偏在している局所的領域３４が形成されていることを特徴としている。局所的領域３４ではマグネシウムが不活性化されている。
【選択図】 図１

Description

本発明は、III-Ｖ族化合物半導体を利用する半導体装置とその製造方法に関する。特にｐ型不純物を含むIII-Ｖ族化合物半導体のなかに、「活性化しているｐ型不純物」の濃度が局所的に薄く調整されている領域を備えている半導体装置とその製造方法に関する。

III-Ｖ族化合物半導体を利用する半導体装置の開発が活発である。なかでも、窒化ガリウム（ＧａＮ）、窒化アルミニウム（ＡｌＮ）及び窒化インジウム（ＩｎＮ）等の、一般式がAl_x Ga_y In_1-x-yＮ（但し、０≦x≦１、０≦y≦１、０≦１−ｘ−y≦１）で表わされるIII-Ｖ族化合物半導体を利用する半導体装置の開発が活発である。III-Ｖ族化合物半導体は、高い破壊電界強度と高い飽和電子移動度を備えていることから、スイッチング用半導体装置への利用が期待されている。

III-Ｖ族化合物半導体は、他の半導体材料とは異なる性質を備えている。
非特許文献１には、窒化ガリウムに添加するとｐ型不純物として挙動するマグネシウムの拡散速度が極めて大きいことが報告されている。
非特許文献２には、III-Ｖ族化合物半導体に含まれている水素原子の挙動が報告されている。非特許文献２には、III-Ｖ族化合物半導体に含まれている水素原子が、周囲に存在するｐ型不純物と複合体を形成することによって、ｐ型不純物を不活性化することが報告されている。
C.J.Pan, G.C.Chi: "Solid-State Electronics". (1999) 43 p.621-623. S.J.Pearton, C.R.Abernathy, R.G.Wilson, J.M.Zavada, C.Y.Song, M.G.Weinstein, M.Stavolda, J.Han, R.J.Shul: "Nuclear Instruments and Methods in Physics Reserch" (1999) 147 p.171-174.

半導体を利用してスイッチング用半導体装置を形成する一つの手法に、ｐ型不純物を含む半導体に絶縁膜を介して対向するゲート電極を形成する手法が知られている。ゲート電極に印加する電圧を調整することによって、ゲート電極に対向する領域における半導体の抵抗を増減することができる。
この場合、半導体に含まれるｐ型不純物の濃度を下げたいという要望が存在する。ｐ型不純物の濃度を下げることによって、ゲート電極に対向する領域が反転しやすくなり、スイッチング用半導体装置をオン・オフするのに必要なゲート電圧を小さくすることができる。スイッチング用半導体装置がオンするときのゲート電圧を閾値電圧という。閾値電圧を下げるためには、ｐ型不純物の濃度を下げるのが有利である。
しかしながらその一方において、ｐ型不純物の濃度を上げたいという要望も存在する。ｐ型不純物の濃度を下げると、スイッチング用半導体装置の耐圧が低下するためである。
ｐ型不純物を含むIII-Ｖ族化合物半導体を利用するスイッチング用半導体装置には、閾値電圧を下げるためにはｐ型不純物の濃度を下げるのが有利であり、耐圧を上げるためにはｐ型不純物の濃度を上げるのが有利であるというトレードオフの関係が存在する。
閾値電圧を下げるためにｐ型不純物の濃度を下げたい領域は、ゲート電極に対向する局所的領域であるのに対し、耐圧を上げるためにｐ型不純物の濃度を上げたい領域は、半導体の全体的領域である。したがって、閾値電圧を下げるためにゲート電極に対向する領域におけるｐ型不純物の濃度を局所的に下げても、半導体の残部におけるｐ型不純物の濃度が高く維持されていれば、スイッチング用半導体装置の耐圧は確保できる。また、閾値電圧に関係するのは、ｐ型不純物自体の濃度ではなく、「活性化しているｐ型不純物」の濃度である。このことから、必要な耐圧を確保することができるｐ型不純物濃度を備えているIII-Ｖ族化合物半導体のなかに、「活性化しているｐ型不純物」の濃度が局所的に低下している領域を作り出せれば、上記のトレードオフの関係を打破し、低い閾値電圧と高い耐圧を兼ね備えたスイッチング用半導体装置を実現できる。

III-Ｖ族化合物半導体を利用してスイッチング用半導体装置を形成する他の一つの手法に、バンドギャップが狭いIII-V族化合物半導体とバンドギャップが広いIII-V族化合物半導体の接触界面を利用する手法が知られている。この構造は、接触界面に２次元電子ガス層を創り出すことによって、スイッチング用半導体装置を実現しようとするものである。この構造を利用してノーマリオフ型を実現するためには、バンドギャップが広いIII-V族化合物半導体に接する局所的領域において、バンドギャップが狭いIII-V族化合物半導体に含まれている「活性化しているｐ型不純物」の濃度を低下させなければならない。「活性化しているｐ型不純物」の濃度を低下させなければ、オン状態において２次元電子ガス層を形成することができない。
即ち、ｐ型不純物の濃度が局所的に低下しているIII-Ｖ族化合物半導体を得ることができれば、低い閾値電圧と高い耐圧を備えたスイッチング用半導体装置、あるいはノーマリオフで動作するスイッチング用半導体装置を実現できる。しかしながら、現実には、ｐ型不純物の濃度が局所的に低下しているIII-Ｖ族化合物半導体を得ることは難しい。

III-Ｖ族化合物半導体では、イオン注入技術によってｐ型不純物の拡散領域を形成することが難しい。III-Ｖ族化合物半導体にｐ型不純物をイオン注入しても、注入したｐ型不純物が活性化されにくいからである。また、III-Ｖ族化合物半導体にイオン注入すると、多量の結晶欠陥が形成されるという問題も生じる。イオン注入技術が利用できれば、ｐ型不純物の濃度が場所によって異なるIII-Ｖ族化合物の半導体結晶を得ることができるが、III-Ｖ族化合物半導体にはイオン注入技術が利用できないために、ｐ型不純物濃度が場所によって異なる半導体結晶を得ることが難しい。
そこで次には、必要な耐圧が確保できるだけのｐ型不純物濃度を持つIII-Ｖ族化合物半導体の基板上に、ＭＯＣＶＤ法等の結晶成長技術を利用して、ｐ型不純物の濃度が薄いIII-Ｖ族化合物半導体を結晶成長する技術が想定される。しかしながら、III-Ｖ族化合物半導体におけるｐ型不純物は拡散しやすく、基板のIII-Ｖ族化合物半導体に含まれるｐ型不純物が、基板上に結晶成長するIII-Ｖ族化合物半導体に取込まれてしまう。ｐ型不純物にマグネシウムを利用するとこの問題が顕著になるが、マグネシウム以外のｐ型不純物にも同種の問題が存在する。半導体装置が微細化されるにつれ、マグネシウム以外のｐ型不純物であっても、ｐ型不純物の濃度を低く保ちたい領域にｐ型不純物が拡散してしまう現象が避けられなくなる。
結晶成長技術を利用しても、必要な耐圧が確保できる程度に高濃度のｐ型不純物を持つIII-Ｖ族化合物半導体と低い閾値電圧を実現する程度に低濃度のｐ型不純物を持つIII-Ｖ族化合物半導体が接している半導体結晶を得ることができない。あるいは、ノーマリオフ動作を実現する程度に低濃度のｐ型不純物を持つIII-Ｖ族化合物半導体を備えている半導体結晶を得ることができない。
本発明は、上記の課題を解決する。本発明では、閾値電圧あるいはノーマリオフ動作に関係するのはｐ型不純物自体の濃度ではなく、「活性化しているｐ型不純物」の濃度であるという知見を活用する。本発明では、ｐ型不純物が高濃度に含まれる領域と低濃度に含まれる領域が接している半導体結晶を得るのに代えて、III-Ｖ族化合物半導体に含まれるｐ型不純物が局所的に不活性化されているIII-Ｖ族化合物半導体を得ることによって、低い閾値電圧と高い耐圧を備えたスイッチング用半導体装置、あるいはノーマリオフで動作するスイッチング用半導体装置を実現する。

本発明者らは、非特許文献２に記載されている現象を利用することに着眼した。非特許文献２では、ｐ型不純物を含むIII-Ｖ族化合物半導体に水素原子が存在すると、水素原子が周囲に存在するｐ型不純物と複合体を形成し、ｐ型不純物が不活性化され、III-Ｖ族化合物半導体が高抵抗化することを報告し、III-Ｖ族化合物半導体から水素原子を除去する必要性を報告している。一方、本発明では、水素原子によってｐ型不純物が不活性化される現象を積極的に利用する。水素原子によってｐ型不純物が不活性化される現象を利用し、「活性化しているｐ型不純物」の濃度が局所的に低下しているIII-Ｖ族化合物半導体を得る。「活性化しているｐ型不純物」の濃度が局所的に低下しているIII-Ｖ族化合物半導体を得ることができれば、低い閾値電圧と高い耐圧を備えたスイッチング用半導体装置、あるいはノーマリオフで動作するスイッチング用半導体装置を実現することができる。

本発明は、ＭＩＳ型のゲート構造を備えている半導体装置に具現化することができる。本発明をＭＩＳ型のゲート構造を備えている半導体装置に具現化した半導体装置は、ｐ型不純物を含むIII-V族化合物半導体と、そのIII-V族化合物半導体に絶縁膜を介して対向するゲート電極を備えており、III-V族化合物半導体領域のうち、少なくともゲート電極に対向する局所的領域に、水素原子が偏在している。
III-V族化合物半導体に含まれるｐ型不純物には、マグネシウムの他に、カルシウム、亜鉛、ベリリウム及びカドニウム等を用いることができる。これらのｐ型不純物は、水素原子と複合体を形成することによって不活性化してしまう性質を有している。水素原子が偏在する範囲は、ゲート電極に対向している領域を含んでいればよく、ゲート電極に対向する領域外にまで及んでいてもよい。ただしIII-V族化合物半導体の大部分の範囲にまで及んでいてはならない。耐圧を確保するのに必要な範囲にまで水素原子が存在していてはならない。
上記のＭＩＳ型のゲート構造は、ゲート電極に対向している半導体領域にｎ型チャネルを形成することによって、半導体装置のオン・オフを切換える。即ち、ゲート電極にオン電圧が印加されることによって、ゲート電極に対向している半導体領域にｎ型の反転層が形成される。上記の半導体装置では、ｎ型の反転層が形成される半導体領域に、水素原子が偏在している。ｎ型の反転層が形成される半導体領域では、水素原子がｐ型不純物と複合体を形成しており、ｐ型不純物が不活性化している。したがって、ｎ型の反転層を形成するのに必要とされるゲート電圧が低減される。閾値電圧が低い。上記の半導体装置は、低い閾値電圧で動作可能であるとともに、必要な耐圧を確保することができる。

III-V族化合物半導体のｐ型不純物の濃度が、１×１０^１７cm^−３以上であることが好ましい。
ＭＩＳ型のゲート構造は、一般的に、ｐ型半導体領域によって分離されている一対のｎ型半導体領域を備えている。例えば、ｎ型のソース領域とｎ型のドレイン領域が、ｐ型半導体領域によって隔てられている。ｐ型半導体領域の不純物濃度が薄いと、ゲート電極にオフ電圧が印加されているときに、ｎ型のドレイン領域とｐ型半導体領域のｐｎ界面からｐ型半導体領域内に伸びる空乏層が、ｎ型のソース電極まで到達する現象、いわゆるパンチスルー現象が発生し、耐圧が低下してしまう。パンチスルー現象の発生を回避するためには、ソース領域とドレイン領域を隔てている半導体領域の距離を長くしなければならないが、長くするとチャネル抵抗が大きくなってしまう。小さなチャネル抵抗を維持しながら、パンチスルー現象の発生を回避するためには、ｐ型半導体領域のｐ型不純物の濃度を１×１０^１７cm^−３以上にするのが好ましい。ところが、ｐ型不純物の濃度が１×１０^１７cm^−３以上の半導体に、ｎ型の反転層を形成しようとすると、ゲート電極に印加する必要がある閾値電圧が高くなってしまう。特に、III-V族化合物半導体はバンドギャップが広いために、ｎ型の反転層を形成するのに必要な閾値電圧が大きくなり易い。
本発明のＭＩＳ型のゲート構造では、ゲート電極に対向している半導体領域に局所的に水素原子を導入することによって、ｐ型不純物の濃度が１×１０^１７cm^−３以上でも、閾値電圧を低くすることができる。低い閾値電圧と高い耐圧を兼ね備えたＭＩＳ型のゲート構造を得ることができる。

本発明は、ＨＥＭＴ（High Electron Mobility Transistor）構造を備えている半導体装置に具現化することもできる。本発明をＨＥＭＴに具現化した半導体装置は、ｐ型不純物を含む第１種類のIII-V族化合物半導体と、第１種類のIII-V族化合物半導体に接しているとともに、第１種類のIII-V族化合物半導体のバンドギャップよりも広いバンドギャップを有する第２種類のIII-V族化合物半導体を備えている。本発明の半導体装置は、第１種類のIII-V族化合物半導体のうち、第２種類のIII-V族化合物半導体に接する面の近傍領域に、水素原子が偏在していることを特徴とする。
バンドギャップが狭い第１種類のIII-V族化合物半導体と、バンドギャップが広い第２種類のIII-V族化合物半導体が接することによって、ＨＥＭＴ構造が得られる。ｐ型不純物を含むIII-V族化合物半導体を利用してＨＥＭＴ構造が構成されているので、ゲート電圧が印加されていない状態では２次元電子ガス層が形成されない。
上記半導体装置では、第１種類のIII-V族化合物半導体のうち、第２種類のIII-V族化合物半導体と接する面の近傍領域に、水素が偏在している。半導体装置がオンしたときに２次元電子ガス層が形成される領域では、水素原子がｐ型不純物と複合体を形成しており、ｐ型不純物が不活性化している。これにより、半導体装置がオンしたときには、第１種類のIII-V族化合物半導体のうち、第２種類のIII-V族化合物半導体に接する面の近傍領域に２次元電子ガス層が容易に形成される。ノーマリオフで動作する半導体装置を得ることができる。
なお２次元電子ガス層が形成される領域のｐ型不純物を不活性化しても、半導体装置がオフしたときには、第１種類のIII-V族化合物半導体から伸びる空乏層が、２次元電子ガス層が形成されていた領域に存在している電子を掃き出すことができるので、ノーマリオフ特性は維持される。
上記の半導体装置は、チャネル抵抗が小さいＨＥＭＴ構造を実現する。

水素原子の偏在領域における水素原子の濃度が、ｐ型不純物の濃度以上であることが好ましい。
水素原子の濃度をｐ型不純物の濃度以上とすることによって、水素原子の偏在領域に存在するｐ型不純物のほぼ全部が不活性化され、実質的にｉ型の領域となる。閾値電圧が極めて小さいＭＩＳ型のゲート構造や、ノーマリオフ型のＨＥＭＴ構造を得ることができる。

ｐ型不純物がマグネシウムであることが好ましい。
前記したように、マグネシウムの拡散速度が極めて大きいことから、マグネシウム濃度が局所的に低下しているIII-V族化合物半導体を形成することが困難であった。本発明では、水素原子と複合体を形成することによって、マグネシウムを不活性化する。マグネシウムを局所的に不活性化することによって、「活性化しているマグネシウム」の濃度が局所的に低い領域を形成できる。「活性化しているマグネシウム」の濃度が局所的に低くても、マグネシウムの濃度自体は他の領域と同じであることから、他の領域からマグネシウムが拡散してくることはない。本発明は、ｐ型不純物にマグネシウムを用いる場合に特に有用である。

III-V族化合物半導体が、Al_x Ga_y In_1-x-y N（但し、０≦x≦１、０≦y≦１、０≦１−ｘ−y≦１）であることが好ましい。
一般式がAl_x Ga_y In_1-x-y Nで表される窒化物系III-V族化合物半導体は、シリコン等の他の半導体材料に比して、広いバンドギャップを有している。そのため、シリコン等に比して、閾値電圧が大きくなってしまう。また、この種のIII-V族化合物半導体では、マグネシウムの拡散速度が大きい。
本発明の半導体装置は、このような半導体材料を用いた場合に特に有用である。

本発明のＭＩＳ型のゲート構造を備えている半導体装置は下記の製造方法、すなわち、ｐ型不純物を含むIII-V族半導体の表面に絶縁膜を形成する工程と、絶縁膜の表面にゲート電極を形成する工程と、水素原子を含むガス雰囲気下でIII-V族化合物半導体を加熱処理する工程を含む製造方法で製造することができる。
加熱処理を実施すると、III-V族化合物半導体の表面に水素原子を導入することができる。すなわち、ゲート電極に対向しているIII-V族化合物半導体の表面に水素原子を導入することができる。導入された水素原子はｐ型不純物を不活性化させる。これにより、閾値電圧が小さく調整されたＭＩＳ型のゲート構造を得ることができる。低い閾値電圧と高い耐圧を兼ね備えたスイッチング用半導体装置を製造することができる。

本発明のＨＥＭＴ構造を備えている半導体装置は下記の製造方法、すなわち、ｐ型不純物を含む第１種類のIII-V族化合物半導体の表面に、第１種類のIII-V族化合物半導体のバンドギャップよりも広いバンドギャップを有する第２種類のIII-V族化合物半導体を形成する工程と、水素原子を含むガス雰囲気下で第１種類のIII-V族化合物半導体と第２種類のIII-V族化合物半導体を加熱処理する工程とを備えている。
第１種類と第２種類のIII-V族化合物半導体の積層構造を加熱処理すると、第１種類と第２種類のIII-V族化合物半導体が接する面の近傍領域に、水素原子を導入することができる。ノーマリオフで動作するＨＥＭＴ構造の半導体装置を得ることできる。

水素原子を導入する加熱処理工程は、４００℃〜１０００℃の温度範囲で実施することが好ましい。
上記の温度範囲で加熱処理を実施すると、水素原子を効率的に導入することができる。

水素原子を導入する加熱処理工程は、半導体装置の製造に要する他の加熱処理工程が終了した後に実施することが好ましい。
半導体装置を製造する工程では、一般的に高温に加熱処理する工程を伴うことが多い。そのような加熱処理工程よりも先に水素原子を導入すると、後に行われる加熱処理工程によって、III-V族化合物半導体に導入された水素原子が外部に逃げてしまう。したがって、半導体装置の製造に要する他の加熱処理工程が終了した後に、水素原子を導入することが好ましい。最終の熱処理で水素原子を導入すると、III-V族化合物半導体に導入された水素原子をIII-V族化合物半導体に残留させておくことができる。
なお、水素原子の大きさは極めて小さいので、ゲート電極等の他の構造が形成されていても、その構造を透過してIII-V族化合物半導体に水素原子を導入することができる。

本発明を利用すると、III-Ｖ族化合物半導体を利用した半導体装置において、「活性化したｐ型不純物」の濃度が局所的に低下した領域を形成することができる。即ち、「活性化したｐ型不純物」の濃度が場所によって変化するIII-Ｖ族化合物半導体を利用して半導体装置を製造することができる。
低い閾値電圧を実現するｐ型不純物の濃度と、高い耐圧を実現するｐ型不純物の濃度が相違していても、閾値電圧に影響する領域における「活性化したｐ型不純物」の濃度と、耐圧に影響する領域における「活性化したｐ型不純物」の濃度の各々を最適化することが可能となり、低い閾値電圧と高い耐圧を兼ね備えたスイッチング用半導体装置を実現することができる。
オン状態において２次元電子ガス層の形成を実現するｐ型不純物の濃度と、ノーマリオフ動作を実現するために必要とされるｐ型不純物の濃度が相違していても、２次元電子ガス層の形成に影響する領域における「活性化したｐ型不純物」の濃度と、ノーマリオフ動作に影響する領域における「活性化したｐ型不純物」の濃度の各々を最適化することが可能となり、ノーマリオフで動作するＨＥＭＴ型のスイッチング用半導体装置を実現することができる。

（第１形態） ｐ型の半導体領域に水素原子を導入するためのガスには、水素ガス、水素ガスと窒素ガスの混合ガス、水素ガスとアルゴン（Ａｒ）ガスの混合ガス、水素ガスとヘリウム（Ｈｅ）ガスの混合ガス等を用いることができる。
（第２形態） 水素原子は、半導体装置の表面から侵入する。水素を導入することによって「活性化したｐ型不純物」の濃度を局所的に低下させたい領域が、半導体装置の表面近傍に存在しているのが好ましい。プレーナゲート電極に対向するチャネル領域は、半導体装置の表面近傍にあり、本発明が好的に適用できる。あるいは、バンドギャップが狭いIII-Ｖ族化合物半導体に、バンドギャップが広いIII-Ｖ族化合物半導体の薄層が積層されたＨＥＭＴ構造では、薄層の直下に２次元電子ガス層が形成される。２次元電子ガス層が形成される領域は、半導体装置の表面近傍にあり、本発明が好的に適用できる。
（第３形態） 水素原子を導入する加熱処理工程は、半導体装置の製造に要する他の加熱処理工程が終了した後に実施する。他の加熱処理工程には、拡散領域を形成するための加熱処理工程、各種の電極を形成するための加熱処理工程等が含まれる。

図面を参照して以下に実施例を詳細に説明する。
（第１実施例）
図１に、ＭＩＳ型のゲート構造を備えた半導体装置１０の要部の縦断面図を模式的に示す。
半導体装置１０は、裏面側にサファイア（Ａｌ_２Ｏ_３）基板２２を備えている。サファイア基板２２上に、窒化ガリウム（ＧａＮ）の半導体層３２が形成されている。半導体層３２にはマグネシウムが添加されており、マグネシウムは半導体層３２のｐ型不純物として作用する。半導体層３２の表面の一部にはゲート絶縁膜５２が形成されており、ゲート絶縁膜５２の表面にはゲート電極５８が形成されている。ゲート電極５８はポリシリコンによって形成されており、ゲート絶縁膜５２は酸化シリコンによって形成されている。半導体層３２の表面側の一部の局所的領域３４は、ゲート絶縁膜５２を介してゲート電極５８に対向している。
半導体層３２の表面側の残部には、ｎ^＋型の窒化ガリウムからなるソース領域４２と、ｎ^＋型の窒化ガリウムからなるドレイン領域４６が形成されている。ｎ^＋型のソース領域４２とｎ^＋型のドレイン領域４６は、ｐ型の半導体層３２によって隔てられている。ソース領域４２は、アルミニウム（Ａｌ）／チタン（Ｔｉ）からなるソース電極４４に接触している。ドレイン領域４６は、Ａｌ／Ｔｉからなるドレイン電極４８に接触している。半導体層３２のうち、ゲート電極５８に対向している局所的領域３４には、水素原子が多量に偏在している。

半導体層３２に含まれるマグネシウムの不純物濃度は、１×１０^１９cm^−３に調整されている。マグネシウムの不純物準位は１６０ｍｅＶと深いので、このときのホール濃度は１×１０^１７cm^−３程度である。これにより、ゲート電極５８にオフ電圧（例えば、０Ｖ）が印加されているときに、ｎ^＋型のドレイン領域４６とｐ型の半導体層３２のｐｎ界面からｐ型の半導体層３２内に伸びる空乏層が、ｎ^＋型のソース領域４２まで到達することが防止されている。いわゆるパンチスルー現象の発生が防止されている。また、半導体層３２の不純物濃度が１×１０^１９cm^−３に調整されていることによって、パンチスルー現象の発生を回避するのに必要とされるソース領域４２とドレイン領域４６を隔てる半導体層３２の距離が大きくなりすぎないようにしている。パンチスルー現象の発生を回避しながら、チャネル抵抗が大きくなりすぎないように設定されているということもできる。ｐ型半導体層３２の不純物濃度を１×１０^１９cm^−３に調整することによって、小さなチャネル抵抗を維持しながら、パンチスルー現象の発生を回避することができる。

局所的領域３４（水素偏在領域）に存在している水素原子の濃度は、半導体層３２に含まれるマグネシウムの濃度よりも濃い。なお、後の製造方法の説明で詳細するが、局所的領域３４は、半導体層３２の一部に形成されている。したがって、局所的領域３４に含まれているマグネシウムの濃度は、残部の半導体層３２に含まれているマグネシウムの濃度と同等である。局所的領域３４に含まれている水素原子は、局所的領域３４に含まれているマグネシウムと複合体を形成する。局所的領域３４の水素原子の濃度が、局所的領域３４に含まれているマグネシウムの濃度よりも濃いので、マグネシウムのほぼ全部が水素原子と複合体を形成している。局所的領域３４に含まれているマグネシウムのほぼ全部が不活性化している。局所的領域３４は実質的にｉ型の領域である。

ゲート電極５８にオン電圧（正電圧）を印加すると、実質的にｉ型の局所的領域３４にｎ型の反転層が形成され、ソース領域４２とドレイン領域４６の間が導通する。局所的領域３４が実質的にｉ型となっているので、ｎ型の反転層を形成するのに必要とされるゲート電圧は小さい。半導体装置１０は、低い閾値電圧で動作可能であるとともに、低損失であり、耐圧が高い特性を備えている。

次に、図２〜図５を参照して、半導体装置１０の製造方法を説明する。
まず、図２に示すように、サファイア基板２２を準備する。次に、サファイア基板２２上に、有機金属気相エピタキシャル(ＭＯＣＶＤ)法を利用して、マグネシウムを含む窒化ガリウム（ＧａＮ）の半導体層３２を形成する。このとき、ガリウム原料にトリメチルガリウム(ＴＭＧａ)、窒素原料にアンモニアガス(ＮＨ_３)、不純物材料にシクロペンタジエニルマグネシウム(ＣＰ２Ｍｇ)を利用することができる。半導体層３２のマグネシウムの濃度が、１×１０^１９cm^−３以上になるように、シクロペンタジエニルマグネシウム(ＣＰ２Ｍｇ)の供給量を調整する。
なお、マグネシウムを含む窒化ガリウムの半導体層３２を形成するのに先立って、有機金属気相エピタキシャル法を利用して、サファイア基板２２上にマグネシウムを含まない窒化ガリウムからなるバッファ層を形成してもよい。このときには、ガリウム原料にトリメチルガリウム(ＴＭＧａ)、窒素原料にアンモニアガス(ＮＨ_３)を利用することができる。

次に、図３に示すように、半導体層３２の表面の所定領域から、半導体層３２内に伸びるトレンチを形成した後に、そのトレンチ内に有機金属気相エピタキシャル法を利用して、ソース領域４２とドレイン領域４６を形成する。トレンチを形成するためには、例えばＲＩＥ（Reactive Ion Etching）法を利用することができる。ソース領域４２とドレイン領域４６を形成するためには、ガリウム原料にトリメチルガリウム(ＴＭＧａ)、窒素原料にアンモニアガス(ＮＨ_３)、不純物材料にモノシラン(ＳｉＨ_４)を利用する有機金属気相エピタキシャル法を利用することができる。なお上記の製造方法に代えて、半導体層３２の表面に一様にｎ^＋型の窒化ガリウムを結晶成長させて、その後に選択的にエッチングしてソース領域４２とドレイン領域４６を残すようにしてもよい。
次に、図４に示すように、ソース領域４２とドレイン領域４６を隔てている半導体層３２の表面に、ＣＶＤ（Chemical Vapor Deposition）法を利用して、酸化シリコンからなるゲート絶縁膜５２を形成する。
次に、ＣＶＤ法を利用して、ポリシリコンからなるゲート電極５８を形成する。
次に、スパッタ法を利用して、Ａｌ／Ｔｉからなるソース電極４４と、Ａｌ／Ｔｉからなるドレイン電極４８を形成する。ソース電極４４はソース領域４２に接触しており、ドレイン電極４８はドレイン領域４６に接触している。

次に上記段階まで形成された半導体装置１０を、水素ガス（Ｈ_２）と窒素ガス（Ｎ_２）の混合ガスが供給されているチャンバー内で加熱処理する。このときの水素ガス濃度は１０％に調整されており、加熱温度は９００℃であり、加熱処理時間は２０分である。
図５に示すように、水素ガスはイオン化し、その水素イオン（Ｈ^＋）の一部は、ゲート電極５８とゲート絶縁膜５２を透過して、半導体層３２の表面側に導入される。水素イオン（Ｈ^＋）の大きさは小さいので、ゲート電極５８とゲート絶縁膜５２を透過することができる。必要に応じて、水素イオンを透過し易い材料、水素イオンを透過し難い材料、あるいはそれらの組み合わせを半導体装置１０の表面側に形成しておくことによって、水素原子が導入される領域や、導入される水素原子の濃度分布等を調整することもできる。
導入された水素原子は、半導体層３２に存在しているマグネシウムと複合体（ＭｇＨ）を形成する。水素原子との複合体を形成したマグネシウムは不活性化される。これにより、図１に示すように、ゲート電極５８に対向する半導体層３２の表面側に、実質的にｉ型化された局所的領域３４が形成される。
なお、水素原子の一部は、ソース領域４２やドレイン領域４６にも導入されている。しかしながら、ソース領域４２やドレイン領域４６の不純物濃度は、導入される水素原子の濃度に比して十分に大きい。したがって、ソース領域４２やドレイン領域４６に水素原子が導入されることによる不具合は生じない。

加熱温度、加熱処理時間等を調整することによって、水素原子の導入量を調整することができる。加熱温度は４００℃〜１０００℃の温度範囲が好ましい。水素原子を効率的に導入することができる。特に、加熱温度の上限が１２００℃を超えないように調整することは重要である。加熱温度が高すぎると、表面が荒れるばかりでなく、ＧａＮの窒素原子が分離して外部へ逃げてしまう。また、加熱温度を１０００℃以下に調整することによって、半導体層３２内に水素原子を導入することができる。導入された水素原子が外部へ逃げていくのを抑制するために、水素原子を導入する加熱処理工程は、半導体装置１０を製造するのに要する他の加熱処理工程の全てが終了した後に、即ち、最後の段階で実施するように工程順序を設定するのが好ましい。本実施例では、水素原子を導入するための加熱処理が最後の段階で実施しているので、導入された水素原子が他の加熱処理によって外部へ逃げていくことが防止されている。導入された水素原子を局所的領域３４内に残留させておくことができる。

図６に、半導体装置１０のゲート電圧とドレイン電流の関係を示す。図６の図示１０が半導体装置１０の結果である。図６の図示１２は、水素原子を導入するための加熱処理の工程を実施していない比較例の結果である。
比較例の場合のドレイン電流は、ゲート電圧が約１５Ｖを超えたときに、ドレイン電流の増加が始まっている。一方、半導体装置１０の場合のドレイン電流は、ゲート電圧が約５Ｖを超えたときに、ドレイン電流の増加が始まっている。半導体装置１０の閾値電圧は、比較例の閾値電圧に比して低下していることが分かる。このことから、水素原子を導入する加熱処理を実施することによって、閾値電圧が低下することが分かる。

上記の製造方法は、他に次の特徴を有している。
（１） 水素原子を導入しても、半導体層３２にはそれほど結晶欠陥が生じない。半導体装置の特性を悪化させないで、水素が偏在している局所的領域３４を形成することができる。
（２） ゲート絶縁膜５２と半導体層３２の接合界面に、水素が偏在している局所的領域３４を形成することによって、界面準位を低減することができる。安定した閾値電圧や、スイッチング速度の向上等の効果が得られる。
（３） 水素原子を導入するための加熱処理の温度、時間等を調整することによって、半導体層３２の深部にまで水素原子が導入されることを防止できる。ゲート絶縁膜５２と半導体層３２の界面近傍の領域に限定して水素原子を導入することができる。これにより、局所的領域３４が形成される範囲を、ゲート電極５８のオフ電圧が影響する範囲外にすることができる。したがって、実質的にｉ型の局所的領域３４を設けたとしても、半導体装置１０がオフしたときに、パンチスルー現象が発生することはない。
（４） ［背景技術］で説明したように、窒化ガリウムに含まれるマグネシウムの拡散速度は極めて大きい。このために、マグネシウムを含む窒化ガリウムの半導体層に接して、その半導体層のマグネシウムの不純物濃度よりもマグネシウム濃度が薄く調整された領域を局所的に形成することは困難であった。上記の製造方法では、水素原子を利用して、マグネシウムを不活性化させている。マグネシウムを不活性化させることによって、活性マグネシウムの濃度が低い局所的領域が形成されている。他の領域から新たなマグネシウムが拡散してくることはない。上記の製造方法は、ｐ型不純物としてマグネシウムが用いられている場合に特に有用である。

（第２実施例）
図７に、ＨＥＭＴ構造を備えた半導体装置１００の要部の縦断面図を模式的に示す。
半導体装置１００は、裏面側にサファイア基板１２２を備えている。サファイア基板１２２上に、窒化ガリウム（ＧａＮ）の第１半導体層１３２が形成されている。第１半導体層１３２にはｐ型不純物であるマグネシウムが添加されている。第１半導体層１３２に接して、窒化アルミガリウム（ＡｌＧａＮ）の第２半導体層１３６が形成されている。第２半導体層１３２は、アルミニウムを含んでおり、第１半導体層１３２よりもバンドギャップが広い。第２半導体層１３２の表面の一部にゲート絶縁膜１５２が形成されており、ゲート絶縁膜１５２の表面にゲート電極１５８が形成されている。ゲート電極１５８は、ゲート絶縁膜１５２を介して第２半導体層１３６の表面に対向している。ゲート電極１５８はポリシリコンによって形成されており、ゲート絶縁膜１５２は酸化シリコンによって形成されている。第１半導体層１３２のうち、第２半導体層１３６と接する面の近傍領域に、水素原子が多量に存在している局所的領域１３４（水素偏在領域）が形成されている。
ゲート電極１５８によって隔てられた位置に、ソース電極１４４とドレイン電極１４８が形成されている。ソース電極１４４とドレイン電極１４８は、チタン(Ｔｉ)とアルミニウム(Ａｌ)の積層構造であり、第２半導体層１３６に対してオーミック接触している。
なお、前記のゲート電極１５８とゲート絶縁膜１５２に代えて、例えばニッケル(Ｎｉ)と金(Ａｕ)の積層構造からなるゲート電極を第２半導体層１３６の表面にショットキー接合させた構造を採用することもできる。

局所的領域１３４に偏在している水素原子の濃度は、第１半導体層１３２に含まれるマグネシウムの不純物濃度よりも濃い。なお、後の製造方法の説明で詳細するが、局所的領域１３４は第１半導体層１３２の一部として形成される。したがって、局所的領域１３４に含まれているマグネシウムの濃度は、残部の第１半導体層１３２に含まれているマグネシウムの濃度と同等である。局所的領域１３４に含まれている水素原子は、局所的領域１３４に含まれているマグネシウムと複合体を形成している。局所的領域１３４の水素原子の濃度が、局所的領域１３４に含まれているマグネシウムの濃度よりも濃いので、マグネシウムのほぼ全部が水素原子と複合体を形成し、電気的には不活性化されている。局所的領域１３４は実質的にｉ型の領域である。

第１半導体層１３２と第２半導体層１３６は、ＨＥＭＴ構造を構成している。これにより、第１半導体層１３２のうち、第２半導体層１３６と接する面の近傍領域に、２次元電子ガス層（２ＤＥＧ）が形成される。半導体装置１００がオンのときには、この２次元電子ガス層に沿って電子が走行する。上記のＨＥＭＴ構造は、ｐ型の第１半導体層１３２を利用して構成されているので、ゲート電圧が印加されていない状態では、２次元電子ガス層が形成されない。いわゆるノーマリオフで動作させることができる。
なお、局所的領域１３４を設けても、半導体装置１００がオフしたときには、第１半導体層１３２から伸びる空乏層が局所的領域１３４に存在する電子を掃き出すことができるので、ノーマリオフ動作が維持される。

次に、図８〜図１１を参照して、半導体装置１００の製造方法を説明する。
まず、図８に示すように、サファイア基板１２２を準備する。次に、サファイア基板１２２上に、有機金属気相エピタキシャル法を利用して、マグネシウムを含有する窒化ガリウムからなる第１半導体層１３２を形成する。このとき、ガリウム原料にトリメチルガリウム(ＴＭＧａ)、窒素原料にアンモニアガス(ＮＨ_３)、不純物材料にシクロペンタジエニルマグネシウム(ＣＰ２Ｍｇ)を利用することができる。
なお、第１半導体層１３２を形成するのに先立って、有機金属気相エピタキシャル法を利用して、サファイア基板１２２上にマグネシウムを含有しない窒化ガリウムからなるバッファ層を形成してもよい。このとき、ガリウム原料にトリメチルガリウム(ＴＭＧａ)、窒素原料にアンモニアガス(ＮＨ_３)を利用することができる。

次に、第１半導体層１３２上に有機金属気相エピタキシャル法を利用して、ＡｌＧａＮ層３４を形成する。このとき、アルミニウム原料にトリメチルアルミニウム(ＴＭＡｌ)、ガリウム原料にトリメチルガリウム(ＴＭＧａ)、窒素原料にアンモニアガス(ＮＨ_３)を好適に利用することができる。なお、第２半導体層１３６の成膜過程で、ｎ型不純物として挙動するシリコンを導入するためにモノシラン(ＳｉＨ_４)を同時に利用してもよい。第２半導体層１３６にｎ型不純物を導入してもよい。

次に、第２半導体層１３６の表面側に各種の電極を形成する。
まず、第２半導体層１３６上にチタン(Ｔｉ)とアルミニウム(Ａｌ)を順に蒸着する。その後に、フォトリソグラフィー技術とエッチング技術を利用してソース電極１４４とドレイン電極１４８をパターニングする。パターニングした後に、加熱処理を実施することによって、ソース電極１４４とドレイン電極１４８は、第２半導体層１３６に対してオーミック接触される。
次に、ＣＶＤ法を利用して、ソース電極１４４とドレイン電極１４８の間にゲート酸化膜１５２を形成する。次に、ＣＶＤ法を利用して、ポリシリコンからなるゲート電極１５８を形成する。
なお、ショットキー接合するタイプのゲート電極を採用する場合は、リフトオフ法を利用して形成することができる。即ち、ゲート電極を形成したい場所以外にレジスト膜を成膜した後に、ニッケル(Ｎｉ)と金(Ａｕ)を順に蒸着する。その後に、レジスト膜とともにそのレジスト膜上に形成されているニッケル(Ｎｉ)と金(Ａｕ)を剥離する。これにより、所定の位置関係にショットキー接合するゲート電極を形成することができる。

次に、上記段階まで形成された半導体装置１００を、水素ガス（Ｈ２）と窒素ガス（Ｎ２）の混合ガスが供給されているチャンバー内で加熱処理する。このときの水素ガス濃度は１０％に調整されており、加熱温度は９００℃であり、加熱処理時間は２０分である。
図１１に示すように、水素ガスはイオン化し、その水素イオン（Ｈ^＋）の一部は、ゲート電極１５８とゲート絶縁膜１５２と第２半導体層１３６を透過して、第１半導体層１３２の表面側に導入される。水素イオン（Ｈ^＋）の大きさは小さいので、ゲート電極１５８とゲート絶縁膜１５２と第２半導体層１３６を透過することができる。必要に応じて、水素イオンを透過し易い材料、水素イオンを透過し難い材料、あるいはそれらの組み合わせを半導体装置１００の表面側に形成しておくことによって、水素原子が導入される範囲や、導入される水素原子の濃度分布等を調整することもできる。
導入された水素原子は、第１半導体層１３２に存在しているマグネシウムと複合体（ＭｇＨ）を形成する。複合体を形成したマグネシウムは不活性化される。これにより、図７に示すように、第１半導体層１３２のうちの第２半導体層との界面の近傍領域に、実質的にｉ型の局所的領域１３４が形成される。

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

第１実施例の半導体装置の要部の縦断面図を模式的に示す。 第１実施例の半導体装置の製造工程を示す（１）。 第１実施例の半導体装置の製造工程を示す（２）。 第１実施例の半導体装置の製造工程を示す（３）。 第１実施例の半導体装置の製造工程を示す（４）。 第１実施例の半導体装置のゲート電圧とドレイン電流の関係を示す。 第２実施例の半導体装置の要部の縦断面図を模式的に示す。 第２実施例の半導体装置の製造工程を示す（１）。 第２実施例の半導体装置の製造工程を示す（２）。 第２実施例の半導体装置の製造工程を示す（３）。 第２実施例の半導体装置の製造工程を示す（４）。

符号の説明

２２、１２２：サファイア基板
３２：半導体層
３４、１３４：局所的に水素が偏在する領域
４２：ソース領域
４４、１４４：ソース電極
４６：ドレイン領域
４８、１４８：ドレイン電極
５２、１５２：ゲート絶縁膜
５８、１５８：ゲート電極
１３２：第１半導体層
１３６：第２半導体層

Claims (10)

1. ｐ型不純物を含むIII-V族化合物半導体と、
   III-V族化合物半導体に絶縁膜を介して対向するゲート電極を備え、
   III-V族化合物半導体のうちの絶縁膜を介してゲート電極に対向する局所的領域に、水素原子が偏在していることを特徴とする半導体装置。
2. III-V族化合物半導体のｐ型不純物の濃度が、１×１０^１７cm^−３以上であることを特徴とする請求項１の半導体装置。
3. ｐ型不純物を含む第１種類のIII-V族化合物半導体と、
   第１種類のIII-V族化合物半導体に接しているとともに、第１種類のIII-V族化合物半導体のバンドギャップよりも広いバンドギャップを有する第２種類のIII-V族化合物半導体を備え、
   第１種類のIII-V族化合物半導体のうちの第２種類のIII-V族化合物半導体に接する面の近傍領域に、水素原子が偏在していることを特徴とする半導体装置。
4. 水素原子の偏在領域における水素原子の濃度が、ｐ型不純物の濃度以上であることを特徴とする請求項１〜３のいずれかの半導体装置。
5. ｐ型不純物がマグネシウムであることを特徴とする請求項１〜４のいずれかの半導体装置。
6. III-V族化合物半導体が、Al_x Ga_y In_1-x-y N（但し、０≦x≦１、０≦y≦１、０≦１−ｘ−y≦１）であることを特徴とする請求項１〜５のいずれかの半導体装置。
7. ｐ型不純物を含むIII-V族化合物半導体の表面に絶縁膜を形成する工程と、
   絶縁膜の表面にゲート電極を形成する工程と、
   水素原子を含むガス雰囲気下でIII-V族化合物半導体を加熱処理する工程と、
   を備えていることを特徴とする半導体装置の製造方法。
8. ｐ型不純物を含む第１種類のIII-V族化合物半導体の表面に、第１種類のIII-V族化合物半導体のバンドギャップよりも広いバンドギャップを有する第２種類のIII-V族化合物半導体を形成する工程と、
   水素原子を含むガス雰囲気下で第１種類のIII-V族化合物半導体と第２種類のIII-V族化合物半導体を加熱処理する工程と、
   を備えていることを特徴とする半導体装置の製造方法。
9. 加熱処理工程は、４００℃〜１０００℃の温度範囲で実施することを特徴とする請求項７又は８の製造方法。
10. 加熱処理工程は、半導体装置の製造に要する他の加熱処理工程が終了した後に実施することを特徴とする請求項７〜９のいずれかの製造方法。

Images