JP2014099523A - ヘテロ接合電界効果型トランジスタおよびその製造方法 - Google Patents

Abstract

【課題】本発明は、ゲート電極直下の二次元電子ガス濃度を維持し、かつ破壊電圧を改善することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。
【解決手段】本発明によるヘテロ接合電界効果型トランジスタは、半絶縁性基板１上に第１の窒化物半導体層２を貫通して形成された第２の窒化物半導体層３と、第４の窒化物半導体層５上の所定の領域に形成されたゲート電極８と、ゲート電極８の一方側と他方側とに各々形成されたソース電極６およびドレイン電極７とを備え、かつゲート電極８とドレイン電極７との間の領域、および所定の領域を合わせた領域下であって少なくともゲート電極８のドレイン電極７側の端部１２の領域下を含んで形成され、第２の窒化物半導体層３のバンドギャップエネルギーは、第１の窒化物半導体層２および第３の窒化物半導体層４のバンドギャップエネルギーよりも大きいことを特徴とする。
【選択図】図１

Description

本発明は、窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタおよびその製造方法に関する。

窒化物半導体を用いたＨＥＭＴ（High Electron Mobility Transistor）は、高破壊電界かつ高電子移動度という特長を有しており、高周波・高出力で動作するデバイスとして期待されている。従来の窒化物を含む半導体からなるヘテロ接合電界効果型トランジスタ（ＨＥＭＴ）では、高出力化（電流増加）のために、ＡｌＧａＮ／ＧａＮ層をアンドープにして移動度を向上させ、電子供給層（ＡｌＧａＮ）のＡｌ組成を高めることによって、１ｅ１３［ｃｍ^−２］という高い二次元電子ガス（two dimension electron gas,2DEG）濃度が得られる構造が提案されている（例えば、非特許文献１参照）。

L.Eastman他、"Undoped AlGaN/GaN HEMTs for Microwave Power Amplification"、IEEE ELECTRON DEVICE LETTERS、2001、vol.48、No.3、p.p.479-485

非特許文献１では、ＡｌＧａＮ／ＧａＮの構成による自発分極とピエゾ効果とによる二次元電子ガスを用いたトランジスタが開示されており、ＧａＮバッファー層の膜厚を厚くすることによってＧａＮの結晶性を向上させ、当該ＧａＮ上に続けてエピタキシャル成長させるＡｌＧａＮ層の結晶性も向上させることができる。従って、二次元電子ガス濃度をさらに増加させて移動度も向上させている。

しかし、非特許文献１の図４に示すように、ゲート電極とドレイン電極との距離を短くすると、ゲート・ドレイン間の電界強度は増加するが破壊電圧は低下する。また、二次元電子ガス濃度が、１ｅ１３［ｃｍ^−２］と高い値であるため、破壊電圧が約６０Ｖから８０Ｖと低い値となり、高周波特性の測定時には、素子が破壊するため２５Ｖ程度しか電圧印加できないという問題があった。

本発明は、これらの問題を解決するためになされたものであり、ゲート電極直下の二次元電子ガス濃度を維持し、かつ破壊電圧を改善することが可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供することを目的とする。

上記の課題を解決するために、本発明によるヘテロ接合電界効果型トランジスタは、窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、基板上に形成された第１の窒化物半導体層と、基板上に第１の窒化物半導体層を貫通して形成された第２の窒化物半導体層と、第１の窒化物半導体層および第２の窒化物半導体層上に形成された第３の窒化物半導体層と、第３の窒化物半導体層上に形成された第４の窒化物半導体層と、第４の窒化物半導体層上の所定の領域に形成されたゲート電極と、第４の窒化物半導体層上であって、ゲート電極の一方側と他方側とに各々形成されたソース電極およびドレイン電極とを備え、第２の窒化物半導体層は、Ａｌ_ａＩｎ_ｂＧａ_{１―（ａ＋ｂ）}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、かつゲート電極とドレイン電極との間の領域、および所定の領域を合わせた領域下であって少なくともゲート電極のドレイン電極側の端部の領域下を含んで形成され、第２の窒化物半導体層のバンドギャップエネルギーは、第１の窒化物半導体層および第３の窒化物半導体層のバンドギャップエネルギーよりも大きいことを特徴とする。

また、本発明によるヘテロ接合電界効果型トランジスタの製造方法は、窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、（ａ）基板上に第１の窒化物半導体層を形成する工程と、（ｂ）基板上に第１の窒化物半導体層を貫通して第２の窒化物半導体層を形成する工程と、（ｃ）第１の窒化物半導体層および第２の窒化物半導体層上に第３の窒化物半導体層を形成する工程と、（ｄ）第３の窒化物半導体層上に第４の窒化物半導体層を形成する工程と、（ｅ）第４の窒化物半導体層上の所定の領域にゲート電極を形成する工程と、（ｆ）第４の窒化物半導体層上であって、ゲート電極の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程とを備え、工程（ｂ）において、第２の窒化物半導体層は、Ａｌ_ａＩｎ_ｂＧａ_{１―（ａ＋ｂ）}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、工程（ｂ）、（ｅ）、（ｆ）において、第２の窒化物半導体層は、ゲート電極とドレイン電極との間の領域、および所定の領域を合わせた領域下であって少なくともゲート電極のドレイン電極側の端部の領域下を含んで形成され、工程（ａ）、（ｂ）、（ｃ）において、第２の窒化物半導体層のバンドギャップエネルギーは、第１の窒化物半導体層および第３の窒化物半導体層のバンドギャップエネルギーよりも大きいことを特徴とする。

本発明によると、基板上に形成された第１の窒化物半導体層と、基板上に第１の窒化物半導体層を貫通して形成された第２の窒化物半導体層と、第１の窒化物半導体層および第２の窒化物半導体層上に形成された第３の窒化物半導体層と、第３の窒化物半導体層上に形成された第４の窒化物半導体層と、第４の窒化物半導体層上の所定の領域に形成されたゲート電極と、第４の窒化物半導体層上であって、ゲート電極の一方側と他方側とに各々形成されたソース電極およびドレイン電極とを備え、第２の窒化物半導体層は、Ａｌ_ａＩｎ_ｂＧａ_{１―（ａ＋ｂ）}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、かつゲート電極とドレイン電極との間の領域、および所定の領域を合わせた領域下であって少なくともゲート電極のドレイン電極側の端部の領域下を含んで形成され、第２の窒化物半導体層のバンドギャップエネルギーは、第１の窒化物半導体層および第３の窒化物半導体層のバンドギャップエネルギーよりも大きいことを特徴とするため、ゲート電極直下の二次元電子ガス濃度を維持し、かつ破壊電圧を改善することが可能となる。

本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるキャリア濃度の分布を示す図である。 本発明の実施の形態によるキャリア濃度の分布を示す図である。 本発明の実施の形態によるチャネル層の膜厚に対するキャリア濃度依存性を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構造の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。 本発明の実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。

本発明の実施の形態について、図面に基づいて以下に説明する。

＜実施の形態＞
＜構成＞
まず、本発明の実施の形態によるヘテロ接合電界効果型トランジスタの構成について説明する。

図１は、本実施の形態によるヘテロ接合電界効果型トランジスタの構造（エピタキシャル構造）の一例を示す図である。

図１に示すように、本実施の形態によるヘテロ接合電界効果型トランジスタは、ＳｉＣからなる半絶縁性基板１上に形成されたＧａＮからなる第１の窒化物半導体層２と、Ａｌ_０．０５Ｇａ_０．９５Ｎからなる第２の窒化物半導体層３と、第１の窒化物半導体層２および第２の窒化物半導体層３上に形成されたＧａＮからなる第３の窒化物半導体層４と、第３の窒化物半導体層４上に形成されたＡｌ_０．２Ｇａ_０．８Ｎからなる第４の窒化物半導体層５とを備えている。なお、第１の窒化物半導体層２と第２の窒化物半導体層３との膜厚は同じである。すなわち、第２の窒化物半導体層３は、半絶縁性基板１上に第１の窒化物半導体層２を貫通して形成されている。

また、第４の窒化物半導体層５の表面上には、ショットキー電極として形成されたＮｉ／Ａｕよりなるゲート電極８と、当該ゲート電極８を挟んで対向するようにオーミック電極として形成されたＴｉ／Ａｌよりなるソース電極６およびドレイン電極７とを備えている。すなわち、ゲート電極８は第４の窒化物半導体層５上の所定の領域に形成され、ソース電極６およびドレイン電極７は第４の窒化物半導体層５上であってゲート電極８の一方側と他方側とに各々形成されている。

また、素子分離領域９は、隣接するヘテロ接合電界効果型トランジスタを分離するために設けられた領域である。

また、第４の窒化物半導体層５の表面上のソース電極６、ドレイン電極７、ゲート電極８以外には、絶縁膜１０が覆うように形成されている。

なお、第２の窒化物半導体層３は、ゲート電極８のドレイン電極７側の端部１２からドレイン電極７側であって、第３の窒化物半導体層４の下層に形成されている。すなわち、第２の窒化物半導体層３は、ゲート電極８とドレイン電極７との間の領域、およびゲート電極８が形成された領域（所定の領域）を合わせた領域下であって少なくともゲート電極８のドレイン電極７側の端部１２の領域下を含んで形成されている。

図２は、図１に示すエピタキシャル構造のうちＡｌ_０．２Ｇａ_０．８Ｎ／ＧａＮ構造におけるバンド構造と二次元電子ガス１１のキャリア分布との関係を示している。また、図３は、図１に示すエピタキシャル構造のうちＡｌ_０．２Ｇａ_０．８Ｎ／ＧａＮ／Ａｌ_０．０５Ｇａ_０．９５Ｎ構造におけるバンド構造と二次元電子ガス１１のキャリア分布との関係を示している。なお、図２，３では、一次元バンド計算シミュレータソフトを用いて計算した結果を示している。また、図４は、Ａｌ_０．２Ｇａ_０．８Ｎ／ＧａＮ／ＡｌＧａＮ構造における第３の窒化物半導体層４（ＧａＮ）の膜厚に対するシートキャリア濃度依存性を示している。

ここで、第１の窒化物半導体層２はＧａＮで膜厚３００ｎｍ、第２の窒化物半導体層３はＡｌ_０．０５Ｇａ_０．９５Ｎで膜厚３００ｎｍ、第３の窒化物半導体層４（チャネル層）はＧａＮで膜厚１０ｎｍ〜１５０ｎｍ、第４の窒化物半導体層５（バリア層）はＡｌ_０．２Ｇａ_０．８Ｎで膜厚１５ｎｍとし、各窒化物半導体層のキャリア濃度は１×１０^１６（ｃｍ^−３）とし、第４の窒化物半導体層５の表面ピニングエネルギーを１．４２ｅＶとして計算した。

図４に示すように、図１に示すＡｌ_０．２Ｇａ_０．８Ｎ／ＧａＮ構造において形成される二次元電子ガス濃度は約６．４×１０^１２［ｃｍ^−２］である（図４の破線）。一方、第３の窒化物半導体層４（ＧａＮ）の下層に、当該第３の窒化物半導体層４よりもバンドギャップエネルギーが大きい第２の窒化物半導体層３（Ａｌ_０．０５Ｇａ_０．９５Ｎ）を形成することによって、二次元電子ガス濃度が低下する。このような傾向は、図２に示すように、第３の窒化物半導体層４の膜厚に依存している。また、図４に示すように、第２の窒化物半導体層３のバンドギャップエネルギーを大きくする（ＡｌＧａＮのＡｌ組成を増加する）ことによって、二次元電子ガス濃度をさらに減少させることができる。

ゲート電極８の端部１２は、トランジスタ駆動時に電界が局所的に集中する領域であり、電界強度が高まることによってアバランシェやトンネリングによるゲートリーク電流が増大し、トランジスタが破壊してしまう。このような電界が集中する領域（ゲート電極８の端部１２）の下方に存在する二次元電子ガス濃度が高いと大きなゲートリーク電流が流れて破壊電圧が低くなるが、二次元電子ガス濃度を低くすることによって破壊電圧を高めることができる。

なお、上記では、本実施の形態によるヘテロ接合電界効果型トランジスタの代表的な構造（図１参照）について説明したが、下記に示すような各構造にしても同様の効果が得られる。以下、本実施の形態によるヘテロ接合電界効果型トランジスタの各変形例について変形例１で説明する。

＜変形例１＞
上記の図１では、Ａｌ_０．２Ｇａ_０．８Ｎ／ＧａＮ／Ａｌ_０．０５Ｇａ_０．９５Ｎ構造として説明したが、第２の窒化物半導体層３のバンドギャップエネルギーが第１の窒化物半導体層２および第３の窒化物半導体層４のバンドギャップエネルギーよりも大きくなるように、第２の窒化物半導体層３をＡｌ_ａＩｎ_ｂＧａ_{１―（ａ＋ｂ）}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）のＡｌ、Ｉｎ、Ｇａの組成を決めた構造としても、上記と同様の効果が得られる。

窒化物半導体よりなる経てる接合電界効果型トランジスタは、チャネル層に用いる半導体材料の絶縁破壊電界が高いほど耐圧が高くなる。従って、本実施の形態によるヘテロ接合電界効果型トランジスタにおいて、上記と同様、第２の窒化物半導体層３のバンドギャップエネルギーが第１の窒化物半導体層２および第３の窒化物半導体層４のバンドギャップエネルギーよりも大きいという条件を満たした上で、第３の窒化物半導体層４のバンドギャップエネルギーがＧａＮのバンドギャップエネルギーよりも大きくなるように、第３の窒化物半導体層４をＡｌＩｎＧａＮのＡｌ、Ｉｎ、Ｇａの組成を決めた構造とすることによって、上記（第３の窒化物半導体層４がＧａＮの場合）の効果に加えてさらなる高耐圧化が可能になる。

また、上記（図１参照）では、第１の窒化物半導体層２および第３の窒化物半導体層４を同じＧａＮからなるものとして説明したが、第１の窒化物半導体層２のバンドギャップエネルギーと第３の窒化物半導体層４のバンドギャップエネルギーとが異なるようにしてもよい。この場合、第１の窒化物半導体層２のバンドギャップエネルギーが第３の窒化物半導体層４のバンドギャップエネルギーよりも大きいという条件を満たしていればよく、ゲート電極８の下方に存在する二次元電子ガスの閉じ込め効果が高まり、高周波化に向けたゲート長の微細化に伴う短チャンネル効果を抑制することができ、さらなる高周波化が可能になる。このとき、第１の窒化物半導体層２をＡｌ_ｃＩｎ_ｄＧａ_{１―（ｃ＋ｄ）}Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）とし、第３の窒化物半導体層４はＡｌ_ｅＩｎ_ｆＧａ_{１―（ｅ＋ｆ）}Ｎ（０≦ｅ＜１、０≦ｆ≦１、０≦ｅ＋ｆ≦１）としてもよい。

また、図１における半絶縁性基板１は、Ｓｉ、サファイア、ＧａＮ、ＡｌＮ等であってもよい。

また、図１に示すソース電極６およびドレイン電極７の下側であって少なくとも一部の半導体層内において、窒化物半導体にとってｎ型不純物となる、例えば図５に示すような、Ｓｉが高濃度にドーピングされた領域である高濃度ｎ型不純物領域１３が形成されていてもよい。このような構造にすることによって、ソース電極６およびドレイン電極７と、当該ソース電極６およびドレイン電極７の各々に接触する第４の窒化物半導体層５との間における接触抵抗が低減されるだけでなく、第３の窒化物半導体層４と第４の窒化物半導体層５との界面にて発生する二次元電子ガス１１と、ソース電極６およびドレイン電極７との間における抵抗を低減することができ、トランジスタの高効率化や大電流化による高出力化に有利であり、より好ましい構造といえる。なお、Ｓｉが高濃度にドーピングされた高濃度ｎ型不純物領域１３の不純物はＳｉに限らず、ｎ型不純物が高濃度にドーピングされていればよく、窒化物半導体中でｎ型の不純物準位を形成する材料（Ｏ、Ｃ、Ｎ、空孔等）がドーピングされていればよい。また、ドーピングの方法としては、イオン注入法、熱拡散法を用いて高濃度ｎ型不純物領域１３を形成してもよく、ソース電極６およびドレイン電極７の下側の窒化物半導体層をエッチング等で除去後、その領域にｎ型不純物を添加した例えばｎ−ＧａＮを再成長法で形成してもよい。また、図５において、ｎ型不純物が高濃度にドーピングされた高濃度ｎ型不純物領域１３は、窒化物半導体層の表面から第３の窒化物半導体層４（チャネル層）に至る領域にまで形成されているが、当該領域に限らず、当該領域よりも大きいあるいは小さくても、ソース電極６およびドレイン電極７の下側の少なくとも一部の窒化物半導体層内に形成されていれば上記の効果が得られる。

また、図１，５におけるソース電極６およびドレイン電極７の下側の少なくとも一部の窒化物半導体層は、図６に示すように除去されていてもよい。すなわち、例えば図６に示すように、ソース電極６およびドレイン電極７が第４の窒化物半導体層５に埋め込まれるように形成してもよい。このような構造にすることによって、第３の窒化物半導体層４（チャネル層）と第４の窒化物半導体層５（バリア層）との界面にて発生する二次元電子ガス１１と、ソース電極６およびドレイン電極７との間における抵抗を低減することができ、トランジスタの高効率化や大電流化による高出力化に有利であり、より好ましい構造といえる。なお、図６において、第４の窒化物半導体層５（バリア層）は、窒化物半導体層の表面から第４の窒化物半導体層５の下層近くに至る領域までが除去されているが、除去する深さ方向の限度は、第３の窒化物半導体層４と第４の窒化物半導体層５との界面までとし、ソース電極６およびドレイン電極７の下側の少なくとも一部の窒化物半導体層内が除去されていれば上記の効果が得られる。

また、図１，５，６に示すソース電極６およびドレイン電極７は、必ずしもＴｉ／Ａｌである必要はなく、オーミック特性が得られれば、Ｔｉ，Ａｌ，Ｎｂ，Ｈｆ，Ｚｒ，Ｓｒ，Ｎｉ，Ｔａ，Ａｕ，Ｐｔ，Ｖ，Ｍｏ，Ｗなどの金属、もしくはこれらから構成される多層膜で形成されていてもよい。

また、図１，５，６に示すゲート電極８は、図７に示すように、ゲート電極８の底面が第４の窒化物半導体層５（バリア層）の表面と接触しないようにすることによって、ゲート電極８の底面が第４の窒化物半導体層５の表面と接触している場合に比べて、電流コラプスを抑制し相互コンダクタンスを増加させることができる。

また、図１，５〜７に示すゲート電極８は、必ずしも断面が各図に示すような四角形である必要はなく、例えば、図８に示すようなＴ型やＹ型構造のゲート電極８１であってもよい。このような構造にすることによって、ゲート電極８１が窒化物半導体層と接触する面積を維持したまま、ゲート抵抗を低減することができる。

また、図８では、Ｔ型のゲート電極８１の傘下（ゲート電極８１における傘部の第４の窒化物半導体層５側）が絶縁膜１０と接触していない構造を示したが、図９に示すようにＴ型のゲート電極８１の傘下が絶縁膜１０と接触するような構造にすることによって、高電圧動作時においてゲート電極８１のドレイン電極７側のエッジ部分に集中する電界を緩和させることができ、電流コラプスを抑制するとともに耐圧を高くすることができる。

また、図１０に示すように、ゲート電極８１の傘下のみに絶縁膜１０１を形成するようにしてもよい。このような構造にすることによって、ソース電極６とゲート電極８１との間や、ゲート電極８１とドレイン電極７との間にて発生する容量を低減させることができ、高周波動作時の利得や効率を向上させることが可能となる。

また、図１，５〜１０に示す絶縁膜１０は、Ａｌ，Ｇａ，Ｓｉ，Ｈｆ，Ｔｉ，Ｚｒ，Ｔａ，Ｖ等のうち少なくとも１種類以上の原子の酸化物、窒化物、酸窒化物等、もしくはこれらから構成される多層膜などで形成されていてもよい。

また、図１，５〜１０に示すゲート電極８，８１は、必ずしもＮｉ／Ａｕである必要はなく、Ｔｉ，Ａｌ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄ等の金属、ＩｒＳｉ，ＰｔＳｉ，ＮｉＳｉ_２等のシリサイド、あるいはＴｉＮ，ＷＮ，ＴａＮ等の窒化物金属、もしくはこれらから構成される多層膜などで形成されていてもよい。

なお、上述した構造は全て個々に採用する必要はなく、例えば図１１に示すように、それぞれを組み合わせた構造としてもよい。

以上では、トランジスタとして動作する必要最小限の要素のみを記載したが、本実施の形態によるヘテロ接合電界効果型トランジスタは、最終的には保護膜、配線、バイアホール等が形成された構造においてデバイスとして用いられる。

＜製造工程＞
次に、本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程について説明する。

図１２〜２８は、本実施の形態によるヘテロ接合電界効果型トランジスタの製造工程の一例を示す図である。なお、これらの図において、図１，５〜１１と同一の符号を付した構成要素は同一または対応する構成要素を示すものとする。

以下では、第１の窒化物半導体層２としてＧａＮ、第２の窒化物半導体層３としてＡｌ_０．１Ｇａ_０．９Ｎ、第３の窒化物半導体層４としてＧａＮ、第４の窒化物半導体層５としてＡｌ_０．２Ｇａ_０．８Ｎを用いた構造をＳｉＣ基板上にエピタキシャル成長させ、図５に示す構造を持ったヘテロ接合電界効果型トランジスタの製造工程の一例について説明する。

まず、図１２に示すように、例えば、サファイア、ＳｉＣ（炭化シリコン）、ＧａＮ、またはＳｉ等よりなる半絶縁性基板１を準備する。次に、例えば、ＭＢＥ（Molecular Beam Epitaxy：分子線エピタキシャル成長法）またはＣＶＤ（Chemical Vapor Deposition：気相成長法）により、半絶縁性基板１の主表面上に、第１の窒化物半導体層２を形成する。

第１の窒化物半導体層２の膜厚は、半絶縁性基板１との格子不整合による転移を上層のエピタキシャル結晶層（第３の窒化物半導体層４）に及ぼさない厚さであることが望ましい。ここでは、第１の窒化物半導体層２をＧａＮとし膜厚を３００ｎｍとした。

また、第１の窒化物半導体層２のバンドギャップエネルギーは、第３の窒化物半導体層４との界面にチャネルを形成しないようにするために、第３の窒化物半導体層４のバンドギャップエネルギーよりも大きくする必要がある。ここでは、第１の窒化物半導体層２を第３の窒化物半導体層４と同じＧａＮとした。また、第２の窒化物半導体層３をＡｌ_０．１Ｇａ_０．９Ｎとし膜厚を３００ｎｍとした。また、第３の窒化物半導体層４はＧａＮとし膜厚を５０ｎｍとした。また、第４の窒化物半導体層５はＡｌ_０．２Ｇａ_０．８Ｎとし膜厚を１５ｎｍとした。

なお、第１の窒化物半導体層２、第２の窒化物半導体層３、第３の窒化物半導体層４、および第４の窒化物半導体層５の不純物濃度は１×１０^１８ｃｍ^−３以下であればよく、特に第４の窒化物半導体層５（バリア層）の不純物濃度は、高耐圧層とするために１×１０^１８ｃｍ^−３以下に設定される。ここで、不純物の導電型は常にｎ型である。窒化物半導体層では、意図的に不純物を導入しない場合（ノンドープ）であっても、成長炉や雰囲気ガス中から不純物が窒化物半導体中に入り、窒化物半導体はｎ型の不純物を含むことになる。従って、結晶成長時においてノンドープであっても、実際の不純物濃度が１×１０^１８ｃｍ^−３以下であればよい。

第１の窒化物半導体層２の形成後、図１２に示す構造を有する半絶縁性基板１をエピタキシャル結晶成長装置から取り出し、図１３に示すように、プラズマＣＶＤ法により第１の窒化物半導体層２上にＳｉＯ_２等の絶縁膜１４を形成する。

次に、図１４に示すように、絶縁膜１４上にフォトレジストを塗布して写真製版によってレジストパターンをマスク１５として形成する。

次に、図１５に示すように、Ｃｌ２等を用いたドライエッチング法などによって絶縁膜１４および第１の窒化物半導体層２を除去し、マスク１５を剥離する。

次に、図１５に示す構造を有する半絶縁性基板１をエピタキシャル結晶成長装置内に戻し、図１６に示すように、第２の窒化物半導体層３であるＡｌ_０．１Ｇａ_０．９Ｎを３００ｎｍ形成する。

次に、図１６に示す構造を有する半絶縁性基板１をエピタキシャル結晶成長装置から取り出し、フッ酸で絶縁膜１４を除去することによって、当該絶縁膜１４上に形成された第２の窒化物半導体層３も除去する。

次に、図１６に示す構造を有する半絶縁性基板１をエピタキシャル結晶成長装置内に戻し、図１７に示すように、第１の窒化物半導体層２および第２の窒化物半導体層３上に第３の窒化物半導体層４であるＧａＮを５０ｎｍ形成する。

次に、図１８に示すように、第３の窒化物半導体層４上に第４の窒化物半導体層５であるＡｌ_０．２Ｇａ_０．８Ｎを１５ｎｍ形成する。

上記の工程を経てエピタキシャル構造が形成される。なお、上述の変形例で示した、第３の窒化物半導体層４がＧａＮ以外である場合や、第１の窒化物半導体層２のバンドギャップエネルギーと第３の窒化物半導体層４のバンドギャップエネルギーとが異なる場合であっても、エピタキシャル構造の形成手順は図１２〜１８に示す工程順と同様であり、第２の窒化物半導体層３のバンドギャップエネルギーが第１の窒化物半導体層２および第３の窒化物半導体層４のバンドギャップエネルギーよりも大きく、第１の窒化物半導体層２のバンドギャップエネルギーが第３の窒化物半導体層４のバンドギャップエネルギーよりも大きいという条件を満たしていれば、各窒化物半導体層はＡｌＩｎＧａＮで構成されてもよい。例えば、第１の窒化物半導体層２をＡｌ_ｃＩｎ_ｄＧａ_{１―（ｃ＋ｄ）}Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）とし、第２の窒化物半導体層３をＡｌ_ａＩｎ_ｂＧａ_{１―（ａ＋ｂ）}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）とし、第３の窒化物半導体層４をＡｌ_ｅＩｎ_ｆＧａ_{１―（ｅ＋ｆ）}Ｎ（０≦ｅ＜１、０≦ｆ≦１、０≦ｅ＋ｆ≦１）としてもよい。

このようなエピタキシャル構造を備えたエピ基板に、後述するトランジスタの製造方法によって、上述のような構造の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。

次に、図１９に示すように、レジストパターン等をマスク１５として、ソース電極６およびドレイン電極７を形成する領域の下側の少なくとも一部の窒化物半導体層内にイオン注入法などを用いて、注入ドーズ量１×１０^１３〜１×１０^１７（ｃｍ^−２）、注入エネルギー１０〜１０００（ｋｅＶ）の条件下で、各窒化物半導体層においてｎ型となるＳｉ等のイオン１６を所望の領域に打ち込み、その後の熱処理によって高濃度ｎ型不純物領域１３を形成する。

高濃度ｎ型不純物領域１３の不純物濃度は、結晶成長時に意図的にｎ型のＧａＮやＡｌＧａＮを形成するときに用いられるのと同等かそれ以上が望ましく、例えば１×１０^１８ｃｍ^−３以上、より好ましくは１×１０^１９ｃｍ^−３以上かまたはより高い濃度である。高濃度ｎ型不純物領域１３内の不純物の望ましい分布の一つとしては、ソース電極６およびドレイン電極７の下の半導体表面から電子の流れる第４の窒化物半導体層５（バリア層）と第３の窒化物半導体層４（チャネル層）との界面とそれより第３の窒化物半導体層４側に１０ｎｍ程度までの領域で１×１０^１８ｃｍ^−３以上といった高い不純物濃度を有する構造が挙げられるが、このような不純物分布を形成する注入量と注入エネルギーの決め方としては、モンテカルロ計算によって注入エネルギーや照射対象物の構造をパラメータにしてイオンの飛程をシミュレートすることで、上記条件を満たす注入エネルギーや注入ドーズ量を決めることができる。

また、注入されたイオンにより第４の窒化物半導体層５を構成する原子（Ａｌ、Ｇａ、Ｉｎ、Ｎ等）が真空中に跳ね飛ばされるのを抑制するために、図２０に示すように、第４の窒化物半導体層５上に１０ｎｍ〜１００ｎｍ程度の窒化膜（ＳｉＮ_ｘ、ＡｌＮ等）あるいは酸化膜等（ＳｉＯ_２、Ａｌ_２Ｏ_３等）を絶縁膜１０として形成した後、注入マスク１５としてのレジストパターンを形成してもよい。

その後、熱処理を行い注入したイオンを活性化させることによって、ソース電極６およびドレイン電極７の下側の高濃度ｎ型不純物領域１３を低抵抗化する。この熱処理の際に、半導体表面から窒素原子が抜けることを防止するために、第４の半導体層５上に１０ｎｍ〜１００ｎｍ程度の窒化膜（ＳｉＮ_ｘ、ＡｌＮ等）、酸化膜（ＳｉＯ_２、Ａｌ_２Ｏ_３等）で窒化物半導体の表面を覆った後に熱処理を行ってもよい。

次に、図２１に示すように、マスク１５を除去した後、例えばＴｉ，Ａｌ，Ｎｂ，Ｈｆ，Ｚｒ，Ｓｒ，Ｎｉ，Ｔａ，Ａｕ，Ｐｔ，Ｖ，Ｍｏ，Ｗなどの金属、もしくはこれらから構成される多層膜からなるソース電極６およびドレイン電極７を蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する。なお、電極形成後に熱処理を行い窒化物半導体層との反応層（合金層）を形成し、接触抵抗およびアクセス抵抗のさらなる低減を行ってもよい。

次に、図２２に示すように、レジストパターン等をマスク１５として、トランジスタを作製する領域外の第３の窒化物半導体層４および第４の窒化物半導体層５に、例えばＨｅ，Ｎ，Ｏ，Ｍｇ，Ａｒ，Ｃａ，Ｆｅ，Ｚｎ，Ｓｒ，Ｂａ等のイオン１７を照射するイオン注入法（図２２参照）やエッチング等を用いて素子分離領域９を形成する。

次に、図２３に示すように、マスク１５を除去した後、Ｔｉ，Ａｌ，Ｐｔ，Ａｕ，Ｎｉ，Ｐｄ等の金属、あるいはＩｒＳｉ，ＰｔＳｉ，ＮｉＳｉ_２等のシリサイド、あるいはＴｉＮ，ＷＮ，ＴａＮ等の窒化物金属、もしくはこれらから構成される多層膜からなるゲート電極８を、蒸着法やスパッタ法を用いて堆積し、リフトオフ法などにより形成する。

上記より、ゲート電極８は第４の窒化物半導体層５上の所定の領域に形成され、ソース電極６およびドレイン電極７は第４の窒化物半導体層５上であって、ゲート電極８の一方側と他方側とに各々形成する。

次に、図２４に示すように、Ａｌ，Ｇａ，Ｓｉ，Ｈｆ，Ｔｉ，Ｚｒ，Ｔａ，Ｖ等のうち少なくとも１種類以上の原子の酸化物、窒化物、酸窒化物等、もしくはこれらから構成される多層膜からなる絶縁膜１０をプラズマＣＶＤ法、Ｃａｔ−ＣＶＤ法、あるいはスパッタ法によって形成する。

以上の方法により、図５に示す構造を持ったヘテロ接合電界効果型トランジスタを作製することができる。上記では、トランジスタとして動作する必要最小限の要素しか記載していないが、最終的には配線やバイアホール等の形成プロセスを経てデバイスとして用いられる。また、上記では、エピタキシャル結晶作製後（エピタキシャル構造を備えたエピ基板の作製後）の製造工程順の一例として、ソース電極６およびドレイン電極７の下に低抵抗層である高濃度ｎ型不純物領域１３の形成、当該高濃度ｎ型不純物領域１３の上にソース電極６およびドレイン電極７の形成、素子分離領域９の形成、ゲート電極８の形成、絶縁膜１０の形成の順に作製することについて説明したが、ゲート電極８の形成後に素子分離を行ってもよく、また、絶縁膜１０を形成してゲート電極８を形成する領域の絶縁膜１０を除去した後にゲート電極８を形成してもよく、また、絶縁膜１０の形成後に素子分離を行い、ゲート電極８を形成する領域の絶縁膜１０を除去した後にゲート電極８を形成してもよい。また、上記の工程において、高濃度ｎ型不純物領域１３を形成する工程（図１９または２０参照）を省略することによって、図１に示す構造を作製することができる。

なお、下記に示すような各構造にしても上記と同様の効果が得られる。以下、本実施の形態によるヘテロ接合電界効果型トランジスタの製造方法の各変形例について変形例２で説明する。

＜変形例２＞
図１８に示した構造を、ＭＯＣＶＤ法を用いて半絶縁性基板１上にエピタキシャル成長するときに、窒化物半導体の原料ガスとなるトリメチルアンモニウム、トリメチルガリウム、トリメチルインジウム、アンモニア、あるいはｎ型ドーパントの原料ガスとなるシラン等の流量や圧力、温度、時間を調整し、各窒化物半導体層を所望の組成、膜厚、ドーピング濃度とすることによって、図１，５〜１１に示した種々の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。

また、図１９，２０に示すソース電極６およびドレイン電極７の形成領域へのｎ型不純物となるイオン注入前に、図２５に示すように、レジストパターン等をマスク１５として、Ｃｌ_２等を用いたドライエッチング法などによって、ソース電極６およびドレイン電極７を形成する領域の下側の少なくとも一部の窒化物半導体層内を除去することによって、図６に示すような構造の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。なお、ソース電極６およびドレイン電極７の形成領域の下側への低抵抗層である高濃度ｎ型不純物領域１３の形成工程は、図２５に示すエッチング工程の前後いずれであってもよい。形成した高濃度ｎ型不純物領域１３上にリフトオフ法等によりソース電極６およびドレイン電極７を形成することによって、図６に示すような構造の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。なお、図６では、高濃度ｎ型不純物領域１３を図示していない。

また、図２３に示すゲート電極８を形成する前に、図２６に示すように、レジストパターン等をマスク１５として、Ｃｌ_２等を用いたドライエッチング法などによってゲート電極８を形成するゲート電極形成領域８０を形成するために、第４の窒化物半導体層５の一部を除去する。エッチングを行う際に、エッチング時間やガス流量を調整することによって、所望のエッチング深さを形成することができ、その後、図２３で示した方法でゲート電極８を形成することによって、図７に示すようなリセス深さを持つ構造の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。なお、図７では、高濃度ｎ型不純物領域１３を図示していない。

また、図２３に示すゲート電極８の形成前に、図２７に示すように、窒化物半導体層の表面を、例えば蒸着法やプラズマＣＶＤ法、Ｃａｔ−ＣＶＤ法、ＡＬＥ法などを用いて、Ａｌ，Ｇａ，Ｓｉ，Ｈｆ，Ｔｉ，Ｚｒ，Ｔａ，Ｖ等のうち少なくとも１種類以上の原子を含む酸化物、窒化物、酸窒化物等からなる絶縁膜１０を堆積し、ゲート電極８を形成するゲート電極形成領域８０に開口を持つレジスト等からなるマスク１５や酸化膜マスク等を介してドライエッチングあるいはウェットエッチングによってゲート電極形成領域８０の絶縁膜１０を除去する。マスク除去後、エッチングによって開口した絶縁膜１０の開口よりも広い開口を有するレジストパターンを利用して蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法等によってゲート電極８１を形成することで、図９に示す構造の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。

また、最終的にデバイスとして使用するには、ソース電極６およびドレイン電極７上を覆うように形成された絶縁膜１０の一部を、例えばフッ酸等を用いてウェットエッチングして除去した後、配線電極を形成する必要がある。また、絶縁膜１０を形成後にウェットエッチングで容易に除去できる絶縁膜、例えばＳｉＯのような絶縁膜１９を形成する（図２８参照）。その後、図２８に示すように、ゲート電極８を形成するゲート電極形成領域８０に開口を持つレジストマスク等を介してドライエッチングやウェットエッチングによってゲート電極形成領域８０の絶縁膜１９および絶縁膜１０を順次除去する。マスク１５の除去後、エッチングによって開口した絶縁膜１９および絶縁膜１０の開口よりも広い開口を有するレジストパターンを利用して蒸着法によってゲートメタルとなる電極金属を堆積し、リフトオフ法等によってゲート電極８１を形成する。そして、ウェットエッチングされやすい絶縁膜１９を例えばバッファードフッ酸によって除去することで、ゲート電極８１の傘下の絶縁膜１９がない構造である、図８に示す構造の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。さらに、ウェットエッチングの処理条件（時間や濃度）を調整することによって、所望の領域に絶縁膜１９を残した図１０に示す構造の窒化物半導体からなるヘテロ接合電界効果型トランジスタを作製することができる。

また、上述のゲートリセス構造（図２６，２７のゲート電極形成領域８０）を形成した後に、種々の形状のゲート電極８（あるいはゲート電極８１）を形成してもよい。

また、図１９に示すソース電極６およびドレイン電極７を形成する領域下の低抵抗領域である高濃度ｎ型不純物領域１３の形成とソース電極６およびドレイン電極７の形成、図２２に示す素子分離領域９の形成、図２３，２６〜２８に示すゲート電極８，８１の形成の３つの工程は、必ずしもこの順に行う必要はなく、工程の順番を入れ替えてもよい。例えば、ソース電極６およびドレイン電極７を形成する前に、素子分離領域９を形成してもよい。また、リセス形成（ゲート電極形成領域の形成）、絶縁膜形成、ゲート電極形成の順に形成した後に、再度絶縁膜形成を行い、ゲート電極８，８１と第４の窒化物半導体層５との側面における絶縁性を高めるようにしてもよい。

また、上述したプロセス（製造工程）は全て個々に採用する必要はなく、それぞれを組み合わせたプロセスによって図１１に示すような構造を形成することができる。

以上のことから、本実施の形態によれば、第２の窒化物半導体層３は、半絶縁性基板１上に第１の窒化物半導体層を貫通し、かつゲート電極８とドレイン電極７との間の領域、およびゲート電極８が形成された領域を合わせた領域下であって少なくともゲート電極８のドレイン電極７側の端部１２の領域下を含んで形成されている。また、第２の窒化物半導体層３のバンドギャップエネルギーは、第１の窒化物半導体層２および第３の窒化物半導体層４のバンドギャップエネルギーよりも大きい。従って、トランジスタ駆動時に電界が局所的に集中する領域であるゲート電極８の端部１２の下方に存在する二次元電子ガス濃度を低くすることができ、破壊電圧を高めることができる。すなわち、ゲート電極直下の二次元電子ガス濃度を維持し、かつ破壊電圧を改善することが可能となる。

なお、本発明は、その発明の範囲内において、実施の形態を適宜、変形、省略することが可能である。

１ 半絶縁性基板、２ 第１の窒化物半導体層、３ 第２の窒化物半導体層、４ 第３の窒化物半導体層、５ 第４の窒化物半導体層、６ ソース電極、７ ドレイン電極、８ ゲート電極、９ 素子分離領域、１０ 絶縁膜、１１ 二次元電子ガス、１２ 端部、１３ 高濃度ｎ型不純物領域、１４ 絶縁膜、１５ マスク、１６ イオン、１７ イオン、１８ ソース・ドレイン電極形成領域、１９ 絶縁膜、８０ ゲート電極形成領域、８１ ゲート電極、１０１ 絶縁膜。

Claims (4)

1. 窒化物半導体からなるヘテロ接合電界効果型トランジスタであって、
   基板上に形成された第１の窒化物半導体層と、
   前記基板上に前記第１の窒化物半導体層を貫通して形成された第２の窒化物半導体層と、
   前記第１の窒化物半導体層および前記第２の窒化物半導体層上に形成された第３の窒化物半導体層と、
   前記第３の窒化物半導体層上に形成された第４の窒化物半導体層と、
   前記第４の窒化物半導体層上の所定の領域に形成されたゲート電極と、
   前記第４の窒化物半導体層上であって、前記ゲート電極の一方側と他方側とに各々形成されたソース電極およびドレイン電極と、
   を備え、
   前記第２の窒化物半導体層は、Ａｌ_ａＩｎ_ｂＧａ_{１―（ａ＋ｂ）}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、かつ前記ゲート電極と前記ドレイン電極との間の領域、および前記所定の領域を合わせた領域下であって少なくとも前記ゲート電極の前記ドレイン電極側の端部の領域下を含んで形成され、
   前記第２の窒化物半導体層のバンドギャップエネルギーは、前記第１の窒化物半導体層および前記第３の窒化物半導体層のバンドギャップエネルギーよりも大きいことを特徴とする、ヘテロ接合電界効果型トランジスタ。
2. 前記第１の窒化物半導体層はＡｌ_ｃＩｎ_ｄＧａ_{１―（ｃ＋ｄ）}Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）であり、前記第３の窒化物半導体層はＡｌ_ｅＩｎ_ｆＧａ_{１―（ｅ＋ｆ）}Ｎ（０≦ｅ＜１、０≦ｆ≦１、０≦ｅ＋ｆ≦１）であり、
   前記第１の窒化物半導体層のバンドギャップエネルギーは、前記第３の窒化物半導体層のバンドギャップエネルギーよりも大きいことを特徴とする、請求項１に記載のヘテロ接合電界効果型トランジスタ。
3. 窒化物半導体からなるヘテロ接合電界効果型トランジスタの製造方法であって、
   （ａ）基板上に第１の窒化物半導体層を形成する工程と、
   （ｂ）前記基板上に前記第１の窒化物半導体層を貫通して第２の窒化物半導体層を形成する工程と、
   （ｃ）前記第１の窒化物半導体層および前記第２の窒化物半導体層上に第３の窒化物半導体層を形成する工程と、
   （ｄ）前記第３の窒化物半導体層上に第４の窒化物半導体層を形成する工程と、
   （ｅ）前記第４の窒化物半導体層上の所定の領域にゲート電極を形成する工程と、
   （ｆ）前記第４の窒化物半導体層上であって、前記ゲート電極の一方側と他方側とにソース電極およびドレイン電極を各々形成する工程と、
   を備え、
   前記工程（ｂ）において、前記第２の窒化物半導体層は、Ａｌ_ａＩｎ_ｂＧａ_{１―（ａ＋ｂ）}Ｎ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）であり、
   前記工程（ｂ）、（ｅ）、（ｆ）において、前記第２の窒化物半導体層は、前記ゲート電極と前記ドレイン電極との間の領域、および前記所定の領域を合わせた領域下であって少なくとも前記ゲート電極の前記ドレイン電極側の端部の領域下を含んで形成され、
   前記工程（ａ）、（ｂ）、（ｃ）において、前記第２の窒化物半導体層のバンドギャップエネルギーは、前記第１の窒化物半導体層および前記第３の窒化物半導体層のバンドギャップエネルギーよりも大きいことを特徴とする、ヘテロ接合電界効果型トランジスタの製造方法。
4. 前記工程（ａ）において、前記第１の窒化物半導体層はＡｌ_ｃＩｎ_ｄＧａ_{１―（ｃ＋ｄ）}Ｎ（０≦ｃ＜１、０≦ｄ≦１、０≦ｃ＋ｄ≦１）であり、
   前記工程（ｃ）において、前記第３の窒化物半導体層はＡｌ_ｅＩｎ_ｆＧａ_{１―（ｅ＋ｆ）}Ｎ（０≦ｅ＜１、０≦ｆ≦１、０≦ｅ＋ｆ≦１）であり、
   前記第１の窒化物半導体層のバンドギャップエネルギーは、前記第３の窒化物半導体層のバンドギャップエネルギーよりも大きいことを特徴とする、請求項３に記載のヘテロ接合電界効果型トランジスタの製造方法。

Images