JP2009231550A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009231550A
JP2009231550A JP2008075387A JP2008075387A JP2009231550A JP 2009231550 A JP2009231550 A JP 2009231550A JP 2008075387 A JP2008075387 A JP 2008075387A JP 2008075387 A JP2008075387 A JP 2008075387A JP 2009231550 A JP2009231550 A JP 2009231550A
Authority
JP
Japan
Prior art keywords
substrate
temperature
growth
layer
growth apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008075387A
Other languages
English (en)
Other versions
JP4822457B2 (ja
Inventor
Norihiko Toda
典彦 戸田
Shinichi Hoshi
真一 星
Takashi Egawa
孝志 江川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Nagoya Institute of Technology NUC
Original Assignee
Oki Electric Industry Co Ltd
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Nagoya Institute of Technology NUC filed Critical Oki Electric Industry Co Ltd
Priority to JP2008075387A priority Critical patent/JP4822457B2/ja
Publication of JP2009231550A publication Critical patent/JP2009231550A/ja
Application granted granted Critical
Publication of JP4822457B2 publication Critical patent/JP4822457B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】Si基板上に、AlN及びGaNを成長させるにあたり、Si基板の抵抗値の低下を抑制する。
【解決手段】成長装置内にシリコン基板を導入して、成長装置内でシリコン基板を水素雰囲気中でクリーニングする。次に、成長装置内を不活性ガス雰囲気にした後、成長装置内を減圧し、さらに、シリコン基板の温度を成長温度まで昇温する。次に、成長装置内に原料ガスを導入して、シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する。
【選択図】図2

Description

この発明は、半導体装置の製造方法、特に、高出力・高周波窒化物半導体素子をシリコン基板上に生成する方法に関するものである。
窒化ガリウム(GaN)単結晶基板は、高価であり、また、基板サイズも小さいものしか入手できない。このため、GaN系の半導体装置を製造するにあたっては、通常、他の材質で形成された単結晶成長基板を用いて、この単結晶成長基板上にGaNなどの窒化物半導体薄膜を成長させる。
単結晶成長基板として用いられるシリコン(Si)基板は、安価であり、また、基板サイズの大きなものが入手可能である。従って、結晶成長基板として、Si基板を用いるものは、シリコンカーバイド(SiC)基板を用いるものと並んで、研究が盛んである。
Si基板は、通常、チョコラルスキー(CZ:Czochralski)法で製造されるが、最近では、浮遊帯域溶融(FZ:Floating Zone)法が用いられることもある。FZ法により製造されたシリコン基板として、抵抗率が5k〜30kΩ・cmの高抵抗Si基板(例えば、Topsil社製のHiRes(登録商標))が入手可能である。
Si基板上に、GaNなどの窒化物半導体薄膜を成長させる方法として、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)法がある。MOCVD法の一般的な特徴として、Si基板の温度(基板温度)を高くして、窒化アルミニウム(AlN)をバッファ層として成長した後、基板温度を低くして、GaNエピタキシャル成長を行うことにより、結晶性の良い薄膜が得られることが知られている。例えば、水素雰囲気中で、基板温度を1200[℃]としてSi基板上にAlN層を成長させ、その後、基板温度を1120[℃]まで降温させた後、GaNをエピタキシャル成長させることで、GaN基板が得られる(例えば、非特許文献1、2参照)。
ここで、基板温度を1200[℃]に昇温してSi基板上にAlN層を形成する場合、Si基板の抵抗値が低くなる現象が確認されている。この原因として、成長装置内に存在するガリウム(Ga)や、アルミニウム(Al)の元素が、昇温時にSi基板内に拡散することが挙げられる(例えば、非特許文献3参照)。
Si基板内にGaやAlが拡散することにより、Si基板にp型の低抵抗層が形成される。Si基板上に、AlN、AlGaN及びGaNを成長させて形成したGaN系の高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)では、この低抵抗層の存在が、遮断周波数の低下などの特性劣化をもたらす。
この低抵抗層の生成を回避する方法として、イオン注入によりMOCVD法により形成されるアクセプタを補償して高抵抗化する方法がある(例えば、特許文献1参照)。
H.Kondo et al., "Series Resistance in n−GaN/AlN/n−Si Heterojunction Structure"、Jpn.J.Appl.Phys. Vol.45(2006)4015 H.M.Manasevit et al.,"The Use of Metalorganics in the Preparation of Semiconductor Materials",J.Electrochem.SOc.,118(1971)1864 P.Rajagopal et al.,"MOCVD AlGaN/GaN HFETs on Si:Challenges and Issues"、Material Society Symposium Proceedings, 798,61−66 特開2007−273649号公報
しかしながら、MOCVD法により生じたアクセプタ準位やイオン注入により形成される準位は、Si基板の窒化物半導体層との界面付近に残存してしまう。このため、イオン注入した元素の窒化物半導体層への拡散などの問題を引き起こす恐れがある。また、イオン注入により形成された高抵抗層のために、閾値電圧が高くなるなどの不具合が生じる可能性もある。
さらに、半導体装置の製造にあたり、イオン注入による余分なプロセスが必要となるので、コストの面でも不利になる。
そこで、この出願に係る発明者が鋭意研究を行ったところ、MOCVD法を行う成長装置内で、窒素雰囲気又は水素雰囲気中でアニールを行うと、基板温度の上昇とともに、シート抵抗が低下すること、すなわち、基板温度を低くすることにより、シート抵抗の低下を抑制できることを見出した。
また、同じ基板温度の場合、水素雰囲気中でアニールを行った場合に比べて、窒素雰囲気中でアニールを行うと、抵抗値の低下を抑制できることを見出した。
この発明は、上述の問題点に鑑みてなされたものであり、この発明の目的は、Si基板上に、AlN及びGaNを成長させるにあたり、Si基板の抵抗値の低下を抑制する半導体装置の製造方法を提供することにある。
上述した目的を達成するために、この発明の第1の要旨によれば、以下の工程を備える半導体装置の製造方法が提供される。
先ず、成長装置内にシリコン基板を導入して、成長装置内でシリコン基板を水素雰囲気中でクリーニングする。次に、成長装置内を不活性ガス雰囲気にした後、成長装置内を減圧し、さらに、シリコン基板の温度を成長温度まで昇温する。次に、成長装置内に原料ガスを導入して、シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する。
上述した半導体装置の製造方法の実施にあたり、好ましくは、成長装置内を減圧する工程では、成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とするのが良い。
また、上述した半導体装置の製造方法の好適実施形態によれば、クリーニングを行う工程で、シリコン基板の温度を1000[℃]とし、及び、成長温度を1100[℃]とするのが良い。
また、上述した目的を達成するために、この発明の第2の要旨によれば、以下の工程を備える半導体装置の製造方法が提供される。
先ず、成長装置内にシリコン基板を導入して、成長装置内でシリコン基板を水素雰囲気中でクリーニングする。次に、成長装置内を減圧する。次に、成長装置内に原料ガスを導入して、シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する。
上述した半導体装置の製造方法の実施にあたり、好ましくは、成長装置内を減圧する工程では、成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とするのが良い。
また、上述した半導体装置の製造方法の好適実施形態によれば、クリーニングを行う工程及び窒化アルミニウム層を形成する工程においてシリコン基板の温度を1000[℃]とするのが良い。
この発明の半導体装置の製造方法によれば、シリコン基板の温度を窒素雰囲気中で昇温した後、窒化アルミニウム層を形成するか、あるいは、水素雰囲気中で基板温度を1000[℃]程度として窒化アルミニウム層を形成することにより、GaやAlがシリコン基板へ拡散する前に窒化物半導体の成長を行うことができる。この結果、シリコン基板と窒化物半導体層の界面に形成されるp型の低抵抗層の生成を防ぐことが可能になる。
以下、図を参照して、この発明の実施の形態について説明するが、この発明が理解できる程度に概略的に示したものに過ぎない。また、以下、この発明の好適な構成例につき説明するが、材質及び数値的条件などは、単なる好適例にすぎない。従って、この発明は以下の実施の形態に限定されるものではなく、この発明の構成の範囲を逸脱せずにこの発明の効果を達成できる多くの変更又は変形を行うことができる。
先ず、図1を参照して、アニール温度及び雰囲気ガスと、シート抵抗との関係について説明する。図1は、シート抵抗のアニール温度依存性を示す図である。図1では、横軸にアニール温度[℃]を取って示し、縦軸にシート抵抗[Ω/□]を取って示している。
浮遊帯域溶融(FZ:Floating Zone)法により製造された、(111)面を主面とするn型シリコン(Si)基板であって、抵抗率ρが、6[kΩ・cm]以上のSi基板を用いる。
Si基板の自然酸化膜を除去するため、Si基板を12.5%の希フッ酸溶液に10分間侵漬した後、20分間純水で水洗する。その後、有機金属気相成長(MOCVD:Metal Organic Chemical Vapor Deposition)装置内にSi基板を導入し、10分間の常圧でのアニールを行った。
ここで、アニール温度として、シリコン基板の温度(基板温度)を900、1000、1100及び1200[℃]に設定した場合について、それぞれ測定を行った。
水素雰囲気(図中、○で示す。)の場合、アニール温度が上昇するにつれて、シート抵抗が下がる。例えば、アニール温度を1200[℃]とすると、水素雰囲気中でシート抵抗が2.5[kΩ/□]程度となる。ここで、ガリウム(Ga)が、深さ0.5[μm]まで均一に分布していると仮定すると、シート抵抗が2.5[kΩ/□]のときは、2×1017[atoms/cm]程度のキャリアの存在が考えられる。
窒素雰囲気(図中、●で示す。)の場合についても、水素雰囲気と同様に、アニール温度が上昇するにつれて、シート抵抗が下がる。ここで、同じアニール温度の場合、水素雰囲気中でアニールを行った場合に比べて、窒素雰囲気中でアニールを行った場合のほうが、シート抵抗の低下が小さい。例えば、アニール温度を1200[℃]とすると、窒素雰囲気中でシート抵は7[kΩ/□]程度になる。
(第1実施形態)
図2を参照して、第1実施形態の半導体装置の製造方法について説明する。図2は、半導体装置の製造方法を説明するための図であり、横軸に時刻tを取って示し、縦軸に基板温度[℃]を取って示している。
ここでは、成長基板として、FZ法により製造された、(111)面を主面とするn型Si基板であって、抵抗率ρが、6[kΩ・cm]以上のSi基板を用いる。
先ず、Si基板に形成された自然酸化膜を除去するために、Si基板を12.5%の希フッ酸溶液に10分間侵漬した後、20分間純水で水洗する。
次に、成長装置としてMOCVD装置内に、洗浄後のSi基板を導入する。
次に、成長装置内でSi基板の表面をクリーニングする。このSi基板の表面のクリーニングは、水素雰囲気中において、900[℃]以上、好ましくは1000[℃]の基板温度で行われる。以下の説明において、クリーニング時の基板温度をクリーニング温度と称することもある。
Si基板の表面をクリーニングするにあたり、先ず、成長装置内を常圧(NP)の水素雰囲気(H)とした後、時刻t0からt1まで5分間かけてクリーニング温度まで昇温する。その後、時刻t1からt2まで10分間、クリーニング温度を保持して、Si基板の表面のクリーニングを行う。
次に、成長室内の雰囲気を水素雰囲気(H)から窒素雰囲気(N)に置換する。通常のMOCVD装置では、雰囲気の置換に要する時間は数秒程度であるが、ここでは、MOCVD装置に導入するガスを水素ガスから窒素ガスに切り替えた後、時刻t2からt3まで1分間待機する。また、ここでは、窒素ガスを使用して、窒素雰囲気としているが、1000〜1200[℃]で化学的に不活性であれば良く、アルゴンガスなどの希ガスを用いて不活性ガス雰囲気としても良い。
次に、時刻t3において、成長室内を、6.7×10〜2.7×10[Pa](50〜200[Torr])の範囲内の圧力、好ましくは、1.3×10[Pa](100[Torr])まで減圧する。
次に、基板温度を成長温度まで昇温する。この成長温度は、Si基板上に、バッファ層としてのAlN層、チャネル層としてのGaN層、及び、バリア層としてのAlGaN層を順にエピタキシャル成長させる際の基板温度である。成長温度は、従来1200[℃]程度としているが、ここでは、成長温度を1100[℃]とする。クリーニング温度から成長温度までの昇温は、時刻t3からt4まで3分間かけて行われる。
次に、成長装置内に原料ガスを導入して、Si基板上にMOCVD法によりAlN層を形成する。AlN層を形成するための原料ガスとして、有機金属としてトリメチルアルミニウム(TMA)を例えば5[μmol/min]の流量で導入するとともに、アンモニア(NH)を例えば5[SLM(Standard l/min)]の流量で導入する。また、このとき、TMA及びアンモニアとともに、キャリアガスを、例えば14[SLM]の流量で導入する。
ここで、減圧及び昇温の工程において、成長室内は窒素雰囲気となっているので、キャリアガスをそのまま窒素ガスとすることができる。ただし、キャリアガスとして窒素ガスを用いると、キャリアガスを水素ガスとした場合に比べて、AlN層の成長速度が1/10程度になる。このため、原料ガスの導入の際には、キャリアガスを水素ガスに切換えるのが良い。このキャリアガスの窒素ガスから水素ガスへの切換えは、原料ガスの導入と同時、あるいは、原料ガスの導入開始後に行う。
ここでは、バッファ層をAlN層とする例について説明したが、この例に限定されない。バッファ層上に、良好なGaN結晶が形成できれば良く、バッファ層としてAlGaN等の窒化物半導体層を形成しても良い。
バッファ層を形成した後、チャネル層としてGaN層及びバリア層としてAlGaN層を順に形成する。ここで、GaN層を形成する場合、TMAに替えて、有機金属としてトリメチルガリウム(TMG)を導入すればよい。また、AlGaN層を形成する場合は、有機金属として、TMA及びTMGを導入すれば良い。
バッファ層、チャネル層及びバリア層の成長後は、アンモニアを導入したまま、キャリアガスを水素から窒素に切り替え、時刻t5からt6まで15分程度の時間をかけて200℃まで温度を下げる。ここで、400℃まで降温されたとき、アンモニアの供給を停止する。
その後、チャネル層としてのGaN層上に、バリア層としてのAlGaN層が形成された、AlGaN/GaNヘテロ構造に対して、通常のトランジスタ製造プロセスにより、デバイスを作成すれば良い。以下、トランジスタ製造プロセスを簡単に説明する。
AlGaN/GaNヘテロ構造上に、マスク材料であるシリコン酸化膜(SiO膜)を例えばプラズマCVD法で形成した後、SiO膜上に、フォトリソグラフィによりレジストパターンを形成する。このレジストパターンをマスクとして用いたウェットエッチングを行い、SiO膜をパターニングする。次に、パターニングされたSiO膜をマスクとして、アルゴン等によるイオン注入により素子分離を行う。
次に、フォトリソグラフィにより、ソース電極及びドレイン電極を形成する領域に開孔を有するレジストパターンを形成する。その後、Tl/Alを蒸着した後リフトオフを行う。その後、600[℃]で熱処理を施し、オーミック特性の電極とする。
次に、フォトリソグラフィにより、ゲート電極を形成する領域に開孔を有するレジストパターンを形成する。その後、Ni/Auを蒸着した後、リフトオフを行い、さらに400[℃]の熱処理を施して、ゲート電極を得る。
図3を参照して、成長温度までの昇温の際の雰囲気と、シート抵抗の関係について説明する。図3は、シート抵抗のキャリアガス依存性を示す図である。図3では、横軸に成長温度[℃]を取って示し、縦軸に、シート抵抗[Ω/□]を取って示している。
成長温度を1100[℃]として、水素雰囲気で成長温度まで昇温した場合、シート抵抗が9[kΩ/□]以下になる。これに対し、第1実施形態で示すように、同じく成長温度を1100[℃]として、窒素雰囲気で成長温度まで昇温させると、シート抵抗は18[kΩ/□]となる。この値は、水素雰囲気で昇温した場合に比べて、2倍以上大きい。
また、シート抵抗が10[kΩ/□]よりも大きくなると、遮断周波数が11[GHz]となり、2〜4[GHz]のS帯のパワーアンプに用いるのに充分である。
図4に、成長温度が1100[℃]の窒素雰囲気と、1200[℃]の水素雰囲気中で、高抵抗Si基板上にAlN層を成長したときの、バックサイドSIMS分析結果を示す。図4では、横軸にAlN層表面からの深さ[μm]を取って示し、縦軸に、Ga濃度[atoms/cm]を取って示している。ここで、バックサイドSIMSは、基板裏面からスパッタしながら二次イオン質量分析(Secondary Ion−microprobe Mass Spectrometry)を行う、成分分析方法をいう。バックサイドSIMSを用いると、表面からスパッタを行った場合のノックオン効果をなくすことができる。
水素雰囲気、成長温度1200[℃]の条件でAlN層を成長させた場合(図4中、Iで示す。)、Si基板のAlN層との界面付近で、Gaの濃度が1×1016[atoms/cm]以上であり、深さ0.7[μm]付近まで、1×1015[atoms/cm]以上となっている。
一方、窒素雰囲気、成長温度1100[℃]の条件でAlN層を成長させた場合(図4中、IIで示す。)、Si基板のAlN層との界面付近では、Gaの濃度が1×1016[atoms/cm]以上であるが、深さ0.3[μm]以上では、ほぼ観測限界以下となっており、Gaの濃度が低く、すなわち、Gaの拡散が抑制されることが示されている。
(第2実施形態)
図5を参照して、第2実施形態の半導体装置の製造方法について説明する。図5は、半導体装置の製造方法を説明するための図であり、横軸に時刻tを取って示し、縦軸に基板温度[℃]を取って示している。
ここでは、成長基板として、FZ法により製造された、(111)面を主面とするn型Si基板であって、抵抗率ρが、6[kΩ・cm]以上のSi基板を用いる。
成長装置内で、クリーニングを完了する(時刻t2)までの工程は、第1実施形態と同様なので、ここでは説明を省略する。
クリーニングを行った後、時刻t2において、成長装置内を6.7×10〜2.7×10[Pa](50〜200[Torr])の範囲内の圧力、好ましくは、1.3×10[Pa](100[Torr])まで減圧する。第2実施形態では、減圧の際の成長室内を水素雰囲気としている。
次に、基板温度を1000[℃]に保持した状態で、原料ガスを導入する。すなわち、成長温度を1000[℃]とする。成長温度は、通常、最適温度として1200[℃]としているが、ここでは、成長温度を1000[℃]とする。
原料ガスの流量は、第1実施形態と同様で、TMAを例えば5[μmol/min]の流量で導入するとともに、アンモニア(NH)を例えば5[SLM]の流量で導入する。また、このとき、TMA及びアンモニアとともに、キャリアガスを、例えば14[SLM]の流量で導入する。ここで、成長室内は、水素雰囲気なので、キャリアガスとして、そのまま水素ガスを用いる。
ここでは、バッファ層をAlN層とする例について説明したが、この例に限定されない。バッファ層上に、良好なGaN結晶が形成できれば良く、バッファ層としてAlGaN等の窒化物半導体層を形成しても良い。
バッファ層を形成したのち、チャネル層としてGaN層及びバリア層としてAlGaN層を順に形成する。ここで、GaN層を形成する場合、TMAに替えて、有機金属としてトリメチルガリウム(TMG)を導入すればよい。また、AlGaN層を形成する場合は、有機金属として、TMA及びTMGを導入すれば良い。
バッファ層、チャネル層及びバリア層の成長後は、アンモニアを導入したまま、キャリアガスを水素から窒素に切り替え、時刻t5からt6まで15分程度の時間をかけて200℃まで温度を下げる。ここで、400℃まで降温されたとき、アンモニアの供給を停止する。
その後、チャネル層としてのGaN層上に、バリア層としてのAlGaN層が形成された、AlGaN/GaNヘテロ構造に対して、第1実施形態と同様に通常のトランジスタ製造プロセスにより、デバイスを作成すれば良い。
図6を参照して、成長温度と、シート抵抗の関係について説明する。図6は、シート抵抗の成長温度依存性を示す図である。図6では、横軸に成長温度[℃]を取って示し、縦軸に、シート抵抗[Ω/□]を取って示している。
水素雰囲気で、成長温度を1200[℃]とすると、シート抵抗が2.4[kΩ/□]程度まで減少する。成長温度が低くなるにつれて、シート抵抗は大きくなる。成長温度が1000[℃]のときは、シート抵抗が20[kΩ/□]であり、成長温度が1200[℃]のときに比べて約8倍の抵抗値となる。
図7に、水素雰囲気中で、成長温度Tsを1000[℃]としたときと、1200[℃]としたときについて、高抵抗Si基板上にAlN層を成長したときの、バックサイドSIMS分析結果を示す。図7では、横軸にAlN層表面からの深さ[μm]を取って示し、縦軸に、Ga濃度[atoms/cm]を取って示している。
水素雰囲気、成長温度1200[℃]の条件でAlN層を成長させた場合(図7中、Iで示す。)、Si基板のAlN層との界面付近で、Gaの濃度が1×1016[atoms/cm]以上であり、深さ0.7[μm]付近まで、1×1015[atoms/cm]以上となっている。
一方、成長温度1000[℃]の条件でAlN層を成長させた場合(図7中、IIで示す)、Si基板のAlN層との界面付近では、Gaが観測されるものの、それ以外の領域ではほぼ観測限界以下であり、Gaの拡散が抑制されることが示されている。
以上説明したように、この発明の半導体装置の製造方法によれば、安価で基板サイズの大きなものが入手可能なSi基板を成長基板として用いた場合に、Si基板の抵抗値を高くできる。このことから、寄生容量の低減ができるとともに、遮断周波数特性の劣化を防ぐことができる。
上述した各実施形態では、高電子移動度トランジスタ(HEMT)について説明したが、本発明は、これに限定されるものではない。本発明の半導体装置の製造方法は、通常の、ショットキーゲート型FETであるMESFET(MEtal Semiconductor Field Effect Transistor)や、ゲート領域にpn接合を有する接合型トランジスタ(JFET:Junction Field Effect Transistor)にも適用可能である。
また、本発明の半導体装置の製造方法は、青色発光ダイオード(LED)やレーザーダイオード(LD)など光デバイスの製造にも適用できる。光デバイスは、裏面の基板に電極を形成すると表面から光を取り出す面積が増えるため、低抵抗のSi基板が用いられる。この場合、GaNをn型にするため、Si基板もn型とする。Siと半導体層との界面に形成されるp型の低抵抗層は、LEDなどの閾値電圧を高くするため、本発明によるp型層の生成を抑制する方法は有効である。
シート抵抗のアニール温度依存性を示す図である。 第1実施形態の半導体装置の製造方法を説明するための図である。 シート抵抗のキャリアガス依存性を示す図である。 バックサイドSIMS分析結果を示す図(1)である。 第2実施形態の半導体装置の製造方法を説明するための図である。 シート抵抗の成長温度依存性を示す図である。 バックサイドSIMS分析結果を示す図(2)である。

Claims (7)

  1. 成長装置内にシリコン基板を導入する工程と、
    前記成長装置内で前記シリコン基板を水素雰囲気中でクリーニングする工程と、
    前記成長装置内を不活性ガス雰囲気にする工程と、
    前記成長装置内を減圧する工程と、
    前記シリコン基板の温度を成長温度まで昇温する工程と、
    前記成長装置内に原料ガスを導入して、前記シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  2. 前記不活性ガス雰囲気を窒素雰囲気とする
    ことを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記成長装置内を減圧する工程では、
    前記成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とする
    ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  4. 前記クリーニングを行う工程での、前記シリコン基板の温度を1000[℃]とし、及び
    前記成長温度を1100[℃]とする
    ことを特徴とする請求項1又は2に記載の半導体装置の製造方法。
  5. 成長装置内にシリコン基板を導入する工程と、
    前記成長装置内で前記シリコン基板を水素雰囲気中でクリーニングする工程と、
    前記成長装置内を減圧する工程と、
    前記成長装置内に原料ガスを導入して、前記シリコン基板上に有機金属気相成長法によりバッファ層として窒化アルミニウム層を形成する工程と
    を備えることを特徴とする半導体装置の製造方法。
  6. 前記成長装置内を減圧する工程では、
    前記成長装置内を、6.7×10〜2.7×10[Pa]の範囲内の圧力とする
    ことを特徴とする請求項5に記載の半導体装置の製造方法。
  7. 前記クリーニングを行う工程、及び、前記窒化アルミニウム層を形成する工程において、前記基板の温度を1000[℃]とする
    ことを特徴とする請求項5又は6に記載の半導体装置の製造方法。
JP2008075387A 2008-03-24 2008-03-24 半導体装置の製造方法 Expired - Fee Related JP4822457B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008075387A JP4822457B2 (ja) 2008-03-24 2008-03-24 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008075387A JP4822457B2 (ja) 2008-03-24 2008-03-24 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009231550A true JP2009231550A (ja) 2009-10-08
JP4822457B2 JP4822457B2 (ja) 2011-11-24

Family

ID=41246619

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008075387A Expired - Fee Related JP4822457B2 (ja) 2008-03-24 2008-03-24 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4822457B2 (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239066A (ja) * 2009-03-31 2010-10-21 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2012015305A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
WO2012137309A1 (ja) * 2011-04-05 2012-10-11 住友電気工業株式会社 窒化物電子デバイスを作製する方法
WO2013145404A1 (ja) 2012-03-28 2013-10-03 株式会社豊田中央研究所 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
WO2023008034A1 (ja) * 2021-07-29 2023-02-02 信越半導体株式会社 半導体デバイス用基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2001335502A (ja) * 2000-05-31 2001-12-04 Pola Chem Ind Inc メラノサイトのデンドライトの伸長抑制剤及びそれを含有する化粧料
JP2009007205A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000277441A (ja) * 1999-03-26 2000-10-06 Nagoya Kogyo Univ 半導体構造とそれを備えた半導体素子及び結晶成長方法
JP2001335502A (ja) * 2000-05-31 2001-12-04 Pola Chem Ind Inc メラノサイトのデンドライトの伸長抑制剤及びそれを含有する化粧料
JP2009007205A (ja) * 2007-06-28 2009-01-15 Sumitomo Electric Ind Ltd 基板生産物を作製する方法

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010239066A (ja) * 2009-03-31 2010-10-21 Sumitomo Electric Device Innovations Inc 半導体装置の製造方法
JP2011103380A (ja) * 2009-11-11 2011-05-26 Covalent Materials Corp 化合物半導体基板
JP2012015305A (ja) * 2010-06-30 2012-01-19 Sumitomo Electric Ind Ltd 半導体装置の製造方法
US8987015B2 (en) 2010-06-30 2015-03-24 Sumitomo Electric Industries, Ltd. Method for fabricating semiconductor device
WO2012137309A1 (ja) * 2011-04-05 2012-10-11 住友電気工業株式会社 窒化物電子デバイスを作製する方法
CN103460359A (zh) * 2011-04-05 2013-12-18 住友电气工业株式会社 制造氮化物电子设备的方法
WO2013145404A1 (ja) 2012-03-28 2013-10-03 株式会社豊田中央研究所 オフ角を備えているシリコン単結晶とiii族窒化物単結晶の積層基板
US9728609B2 (en) 2012-03-28 2017-08-08 Kabushiki Kaisha Toyota Chuo Kenkyusho Layered substrate with a miscut angle comprising a silicon single crystal substrate and a group-III nitride single crystal layer
JP2020098839A (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
WO2020129540A1 (ja) * 2018-12-17 2020-06-25 信越半導体株式会社 窒化物半導体ウェーハの製造方法および窒化物半導体ウェーハ
WO2023008034A1 (ja) * 2021-07-29 2023-02-02 信越半導体株式会社 半導体デバイス用基板及びその製造方法

Also Published As

Publication number Publication date
JP4822457B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
JP5095253B2 (ja) 半導体エピタキシャル基板、化合物半導体装置、およびそれらの製造方法
JP5406452B2 (ja) 窒化物ベースのトランジスタ及びトランジスタ構造体のキャップ層及び/又は不活性層並びにそれらの製造方法
JP4822457B2 (ja) 半導体装置の製造方法
JP5266679B2 (ja) Iii族窒化物電子デバイス
JP2007165431A (ja) 電界効果型トランジスタおよびその製造方法
JP6279296B2 (ja) エンハンスメントモードヘテロ接合トランジスタの製造方法
US20140045306A1 (en) Method and system for in-situ and regrowth in gallium nitride based devices
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
TWI663635B (zh) 使用離子植入之使高電阻率氮化物緩衝層的半導體材料生長
JP2006253224A (ja) 半導体装置とその製造方法
JP2016058693A (ja) 半導体装置、半導体ウェーハ、及び、半導体装置の製造方法
JP2011023677A (ja) 化合物半導体エピタキシャルウェハおよびその製造方法
JP2012015304A (ja) 半導体装置
JP5465295B2 (ja) 化合物半導体装置、およびその製造方法
JP2019534583A (ja) 高ブレークダウン電圧の窒化ガリウム系高電子移動度トランジスタおよびその形成方法
JP5248743B2 (ja) 半導体装置および半導体装置の製造方法
JP6305137B2 (ja) 窒化物半導体積層物および半導体装置
JP4449357B2 (ja) 電界効果トランジスタ用エピタキシャルウェハの製造方法
US11430875B2 (en) Method for manufacturing transistor
JP5262201B2 (ja) 半導体装置の製造方法
JP6783063B2 (ja) 窒化物半導体テンプレートおよび窒化物半導体積層物
US20130171811A1 (en) Method for manufacturing compound semiconductor
CN109300974B (zh) 一种非极性InAlN/GaN高电子迁移率晶体管及制备方法
JP2014090065A (ja) 窒化物系半導体エピタキシャルウエハ及び窒化物系電界効果型トランジスタ
JP2012186449A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110519

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110902

R150 Certificate of patent or registration of utility model

Ref document number: 4822457

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees