CN103460359A - 制造氮化物电子设备的方法 - Google Patents

制造氮化物电子设备的方法 Download PDF

Info

Publication number
CN103460359A
CN103460359A CN2011800696239A CN201180069623A CN103460359A CN 103460359 A CN103460359 A CN 103460359A CN 2011800696239 A CN2011800696239 A CN 2011800696239A CN 201180069623 A CN201180069623 A CN 201180069623A CN 103460359 A CN103460359 A CN 103460359A
Authority
CN
China
Prior art keywords
mentioned
layer
charge carrier
growth
based semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800696239A
Other languages
English (en)
Inventor
斋藤雄
冈田政也
木山诚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Publication of CN103460359A publication Critical patent/CN103460359A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7788—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7789—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface the two-dimensional charge carrier gas being at least partially not parallel to a main surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

提供一种可降低栅泄漏电流的制造氮化物电子设备的方法。在时刻t0将基板产物配置到生长炉后，将基板温度上升到摄氏950度。在基板温度充分稳定的时刻t3，将三甲基镓及氨提供到生长炉，生长i-GaN膜。在时刻t5，基板温度达到摄氏1080度。在基板温度充分稳定的时刻t6，将三甲基镓、三甲基铝及氨提供到生长炉，生长i-AlGaN膜。在时刻t7，停止三甲基镓及三甲基铝的供给并停止成膜后，迅速停止对生长炉提供氨及氢，并且开始氮的供给，在生长炉的炉膛中，将氨及氢的气氛变更为氮的气氛。形成了氮的气氛后，在时刻t8开始基板温度的降低。

Description

制造氮化物电子设备的方法
技术领域
本发明涉及一种制造氮化物电子设备的方法。
背景技术
专利文献1中记载了一种半导体装置。该半导体装置改善夹断特性、或者提高沟道层的迁移率，是电特性良好的半导体装置。
现有技术文献
专利文献
专利文献1：日本特开2006-286941号
发明内容
发明要解决的问题
在专利文献1的构成的晶体管的制造中，将n-型GaN层、p型GaN层、及n+型GaN层在导电性基板上依次外延生长，形成外延生长叠层后，将从n+型GaN层到n－型GaN层为止的开口部在外延生长叠层的主面上通过蚀刻形成。在该开口的侧面依次形成i型GaN层及i型AlGaN层。在开口部侧面上的i型GaN层及i型AlGaN层上形成栅绝缘膜及栅极。由于专利文献1的构成的晶体管的制造方法，通过蚀刻形成的开口部的侧面的表面状态和外延生长叠层的主面相比不佳。
根据发明人的见解，在作为衬底的外延生长叠层上形成了斜面后，再生长用于异质结构的i型GaN层及i型AlGaN层。在该再生长时，在开口部的侧面，因其倾斜及表面平坦性的影响，在再生长的半导体层上产生表面缺陷。在该设备构造中，在斜面上形成栅绝缘膜后形成栅极的制造方法、及在再生长层上直接形成栅极的制造方法的任意一种方法中，该表面缺陷均是栅泄漏产生的原因。
本发明的目的在于提供一种可降低栅泄漏电流的、制造氮化物电子设备的方法。
用于解决问题的方法
本发明的一个侧面涉及的发明是一种制造氮化物电子设备的方法。该方法具有：（a）将基板配置在生长炉后，通过将含有氨及Ⅲ族元素原料的原料气体提供到生长炉，从而在上述基板的主面上的沟道层上使载流子供给层在生长温度下生长，形成基板产物的步骤；（b）在上述载流子供给层的生长完成后，将上述基板产物暴露于上述生长温度以下的温度的预定气氛中的步骤；（c）使上述基板产物的温度在上述预定气氛中降低后，从上述生长炉取出上述基板产物的步骤；（d）在取出上述基板产物后，在上述载流子供给层上形成栅极的步骤。上述沟道层包括第1部分及第2部分，上述第1部分沿着第1基准面延伸，该第1基准面相对于与上述沟道层的上述氮化镓类半导体的c轴正交的面及上述基板的上述主面倾斜，上述第2部分沿着相对于上述第1部分倾斜的第2基准面延伸，上述载流子供给层包括第1部分及第2部分，上述第1部分在上述沟道层的上述第1部分上生长，上述第2部分在上述沟道层的上述第2部分上生长，上述栅极形成在上述载流子供给层的上述第1部分上，与上述第1基准面正交的第1轴和上述氮化镓类半导体的c轴所成的角度，大于与上述第2基准面正交的第2轴和上述氮化镓类半导体的c轴所成的角度，上述载流子供给层的上述Ⅲ族氮化物半导体的带隙大于上述沟道层的上述氮化镓类半导体的带隙，上述预定气氛包括氮且不包括氨，上述沟道层包括氮化镓类半导体，上述载流子供给层包括Ⅲ族氮化物半导体。
根据该方法，沟道层的第1部分沿着第1基准面延伸，该第1基准面相对于与其氮化镓类半导体的c轴正交的面及基板的主面这两方倾斜。并且，沟道层的第2部分相对于第1部分倾斜延伸。因此，沟道层的第1及第2部分具有彼此不同的面取向。载流子供给层的第1及第2部分分别在沟道层的第1及第2部分上生长。并且，氮化镓类半导体的c轴和第1轴所成的角度大于氮化镓类半导体的c轴和第2轴所成的角度，因此在沟道层及载流子供给层的第1部分上的生长中，生长面中的构成元素的表面迁移不活跃。因此，第1部分上的生长中的模式存在成为岛状生长的倾向。在该模式的生长中，最终表面的形态扭曲，结果使结晶表面产生缺陷。在载流子供给层的第1部分上形成栅极时，上述表面缺陷成为栅泄漏电流产生的原因。在该方法中，在载流子供给层的第1部分上形成栅极之前、载流子供给层的生长完成之后，进行在预定的气氛中将基板产物暴露于生长温度以下的温度的工艺。在该工艺中，预定气氛包括氮并不包括氨，因此可对载流子供给层的第1部分的表面改性，减少因载流子供给层及沟道层的第1部分的倾斜、或其表面平坦性造成的表面缺陷。预定气氛可促进载流子供给层表面的生长后的迁移，改善表面平坦性。因此，可降低因表面缺陷产生的栅泄漏电流。
本发明的一个侧面涉及的制造方法中，进一步具有：（e）在上述基板的上述主面上生长由第1氮化镓类半导体构成的漂移层、由第2氮化镓类半导体构成的电流阻挡层、及由第3氮化镓类半导体构成的接触层，形成半导体叠层的步骤；（f）在上述半导体叠层的主面上通过干蚀刻形成开口的步骤；（g）在上述半导体叠层的上述主面及上述半导体叠层的上述开口上生长上述沟道层的步骤。上述开口具有相对于上述半导体叠层的上述主面倾斜的侧面，上述开口的上述侧面包括上述漂移层的侧面、上述电流阻挡层的侧面、及上述接触层的侧面，上述沟道层的上述第1部分生长在上述开口的上述侧面上，上述沟道层的上述第2部分生长在上述半导体叠层的上述主面上，上述第2氮化镓类半导体的导电型与上述第1氮化镓类半导体的导电型不同，上述栅极形成在上述电流阻挡层的上述侧面上，上述第2氮化镓类半导体的导电型与上述第3氮化镓类半导体的导电型不同。
根据该制造方法，用于沟道层及载流子供给层的结晶再生长受到作为衬底的开口侧面的表面平坦性的影响。沟道层及载流子供给层生长在开口侧面上，该开口侧面通过干蚀刻形成。因此，开口侧面的表面状态的粗糙度较大。沟道层及载流子供给层的第1部分的表面受到衬底的粗糙度的影响。在该方法的上述工艺中，预定气氛包括氮且不包括氨，因此可将载流子供给层的第1部分的表面改性，减少因蚀刻造成的表面粗糙。因此，可降低因表面缺陷产生的栅泄漏电流。
在本发明的一个侧面涉及的制造方法中，上述沟道层及上述载流子供给层的材料是InGaN/AlGaN、GaN/AlGaN、及AlGaN/AlN的任意一种。在该制造方法中，提供了沟道层及载流子供给层的优选组合。
本发明的一个侧面涉及的制造方法中，可进一步具有（h）在上述载流子供给层的生长完成后，将上述基板产物的温度维持在上述生长温度的同时，在上述生长炉中形成上述预定气氛的步骤。在上述预定气氛提供到上述生长炉后，开始上述基板产物的温度的从上述生长温度的降低。
根据该制造方法，通过在生长炉中形成预定的气氛，可避免最表面的部分长时间暴露在氨中。当生长结束后的气氛包括氨时，来自在生长炉内分解的氨的氮原子吸附到最表面部分，妨碍Ⅲ族原子的表面迁移。另一方面，在生长结束后的气氛包括氮而不包括氨时，和氮相比蒸汽压力低的Ⅲ族原子残留在最表面部分，在最表面上以适当的密度剩余Ⅲ族原子。
并且，温度降低是在预定的气氛中进行的，因此在温度下降过程中也可获得表面改性的技术帮助。和氨气氛相比，在氮气氛中产生氮化物的分解。通过降低温度，可避免Ⅲ族原子从最表面超过希望量地分解。
在本发明的一个侧面涉及的制造方法中，上述基板可包括导电性的自立Ⅲ族氮化物基板。从外延生长后的平坦性的观点考虑，上述自立Ⅲ族氮化物基板的主面优选相对于上述基板的Ⅲ族氮化物的c轴在－20度到+20度的范围。该方法进一步具有在上述基板的背面形成漏极的步骤。根据该制造方法，上述角度范围适于有用的设备。
在本发明的一个侧面涉及的制造方法中，上述第1基准面和上述第2基准面所成的角度优选在5度到40度的范围。根据该制造方法，上述角度范围适于有用的设备。
在本发明的一个侧面涉及的制造方法中，上述漂移层的上述第1氮化镓类半导体、上述电流阻挡层的上述第2氮化镓类半导体、及上述接触层的第3氮化镓类半导体是n型GaN/p型GaN/n+型GaN、及n型GaN/p型AlGaN/n+型GaN的任意一种。在该制造方法中，提供一种漂移层、电流阻挡层及接触层的优选组合。
本发明的一个侧面涉及的制造方法可进一步具有在取出上述基板产物后，在上述半导体叠层的上述主面上形成源极的步骤。上述源极向上述电流阻挡层及上述接触层提供电位，上述沟道层和上述载流子供给层形成结，在上述结中形成二维电子气体层，上述源极提供在上述沟道层中流动的载流子。根据该制造方法，源极向电流阻挡层及接触层提供电位，因此电流阻挡层作为沟道层的背栅作用。
在本发明的一个侧面涉及的制造方法中，上述栅极可与上述载流子供给层的上述第1部分形成结。根据该制造方法，可提供一种使用与半导体形成肖特基结的栅极来控制沟道载流子的晶体管。
本发明的一个侧面涉及的制造方法中，可进一步具有：在上述载流子供给层的上述第1部分上形成栅绝缘膜的步骤；以及在上述栅绝缘膜上形成栅极的步骤。上述栅极与上述栅绝缘膜形成结。根据该制造方法，可提供一种具有经由绝缘膜控制沟道载流子的栅极的晶体管。
在本发明的一个侧面涉及的制造方法中，上述栅绝缘膜可通过原子层沉积（ALD）法生长。根据该制造方法，在栅绝缘膜沉积时，对衬底的载流子供给层的破坏较少，有助于进一步降低栅泄漏。
本发明的上述目的及其他目的、特征、优点从参照附图进行的本发明的优选实施方式的下述详细记载可得以明确。
发明的效果
如上所述，根据本发明，提供一种可降低栅泄漏电流的制造氮化物电子设备的方法。
附图说明
图1是表示本发明的实施方式涉及的制造氮化物电子设备、外延基板、及基板产物的方法中的主要步骤的步骤流程图。
图2是示意表示本发明的实施方式涉及的制造方法中的步骤的图。
图3是示意表示本发明的实施方式涉及的制造方法中的步骤的图。
图4是示意表示本发明的实施方式涉及的制造方法中的步骤的图。
图5是示意表示本发明的实施方式涉及的制造方法中的步骤的图。
图6是示意表示本发明的实施方式涉及的氮化物电子设备的图。
图7是表示再生长中的温度变更时序的图。
图8是表示基板产物的外延再生长表面的扫描型电子显微镜图像的图。
图9是表示在实施例中制造的晶体管的栅-漏间的电流泄漏的测定的图。
具体实施方式
本发明的见解通过参照作为示例表示的附图并考虑以下详细记载可易于理解。接着参照附图且说明制造本发明的氮化物电子设备、外延基板、及基板产物的方法所涉及的实施方式。在可能的情况下，对同一部分附加同样的附图标记。
图1是表示本发明的实施方式涉及的制造氮化物电子设备、外延基板、及基板产物的方法中的主要步骤的步骤流程图。
在步骤S101中，准备用于氮化物电子设备的基板。基板具有导电性，例如可由六方晶类的Ⅲ族氮化物构成。自立的Ⅲ族氮化物半导体基板（以下参照在图2（a）中所示的参照标记“51”）例如可由GaN、AlN等构成。基板51具有主面51a及背面51b。在优选实施例中，该Ⅲ族氮化物半导体基板51的主面51a可由c面构成，但相对于基板的Ⅲ族氮化物的c轴，可具有略微的偏移，例如－20度到+20度范围的偏移。上述角度范围对设备有利。在图2（a）中，显示表示c轴方向的c轴矢量VC。
在步骤S102中，将Ⅲ族氮化物半导体基板51配置在生长炉（在图2（a）中以参照标记“10a”表示）后，进行Ⅲ族氮化物半导体基板51的热清洗。热清洗例如在含有氨及氢的气氛中通过Ⅲ族氮化物半导体基板51的热处理来进行。热处理例如是10分钟左右。并且，热处理温度例如是摄氏1030度左右。炉内压力例如是100Torr。
在步骤S103中，如图2（a）所示，在基板51的主面51a上生长半导体叠层53，形成外延基板E。在半导体叠层53的形成中，在基板51的主面51a上依次生长：由第1导电型氮化镓类半导体构成的漂移层55、由第2导电型氮化镓类半导体的构成的电流阻挡层57、及用于第1导电型氮化镓类半导体的接触层59。该生长例如通过有机金属气相生长法进行。漂移层55例如由厚5μm的无掺杂GaN构成，电流阻挡层57例如由厚0.5μm的Mg掺杂p型GaN构成，接触层59例如由厚0.2μm的Si掺杂n+型GaN构成。半导体叠层53中的结61a、61b分别具有和基板51的主面51a的面取向相同的面取向。此时，半导体叠层53的厚度是5.7μm。
在步骤S104中，将外延基板E从生长炉10a取出。之后，在步骤S105中，在半导体叠层53上形成开口。首先，如图2（b）所示，在步骤S105-1中，以光刻法在半导体叠层53的表面53a上形成掩模63。掩模63例如可由抗蚀膜或硅氧化膜构成。掩模63具有开口63a，其规定在半导体叠层53上形成的开口的形状及位置。以光刻法形成了掩模63后，在步骤S105-2中，将外延基板E配置于图3（a）所示的蚀刻装置10b。使用该装置10b及掩模63进行半导体叠层53的干蚀刻。该干蚀刻例如可以是反应性离子蚀刻（RIE）。作为蚀刻剂可使用氯气。通过利用了掩模63的蚀刻，在半导体叠层53上形成开口65。作为开口形成的结果，形成包括开口65的半导体叠层53b。
开口65从表面53a的接触层59到达漂移层。开口65由侧面65d及底面65e规定。在开口65的侧面65d上呈现漂移层55的侧面55a及上表面55b、电流阻挡层57的侧面57a、及接触层59的侧面59a。在开口65的底面65e上呈现漂移层55的上表面55b。
在步骤S105-3中，如图3（b）所示，去除掩模63。结果形成了基板产物SP1。在基板产物SP1中，开口65具有第1至第3部分65a、65b、65c。在第1部分65a中，漂移层55的上表面55b（底面65e）露出。在第2部分65b及第3部分65c中，开口65的侧面65d从漂移层55的上表面55b开始到半导体叠层53b的表面53a为止倾斜延伸。
在图3（b）中，描绘了单一的开口65，但基板51上排列多个开口。因此，半导体叠层53b对应开口63的形状而形成台地形状、或者包括凹部（例如槽）的形状。侧面65d相对于基板51的主面51a倾斜，并且相对于半导体叠层53b的表面53a倾斜。侧面65d的具体的倾斜角度可通过蚀刻控制。
侧面65d的一个整体上沿着基准面R11延伸，侧面65d的另一个整体上沿着基准面R12延伸。这些基准面R11、R12相对于表示Ⅲ族氮化物基板51的c轴方向的基准轴Cx及基板51的主面51a倾斜。基准面R11、R12的法线相对于c轴倾斜，半导体叠层53b的主面53a沿着基准面R13延伸。基准面R11、R12的法线和c轴所成的角度，大于基准面R13的法线和c轴所成的角度。在优选实施例中，半导体叠层53b的主面53a可与基板51的主面51a实质上平行。基准面R11、R12（即侧面65d）和基准面R13（主面63a、51a）所成的角度例如在5度到40度的范围内。
在必要的情况下，在沟道层及载流子供给层的生长前进行了基板产物SP1的前处理（例如清洗）后，在步骤S106中，将基板产物SP1配置在生长炉10a。
在步骤S107中，将含有氨及Ⅲ族元素原料的原料气体G1提供到生长炉10a，如图4（a）所示，在半导体叠层53b的主面53a、开口65的侧面65d及底面65e上，以生长温度TG1生长沟道层69。沟道层69由氮化镓类半导体构成。沟道层68包括第1部分69a、第2部分69b及第3部分69c。第1部分69a在开口65的侧面65d上生长，沿着基准面R21延伸。基准面R21相对于与沟道层69的氮化镓类半导体的c轴正交的面及基板51的主面51a倾斜。第2部分69b在半导体叠层53b的主面53a上生长，沿着与c轴正交的基准面R22延伸。第1部分69a相对于基准面R22倾斜。第3部分69c在开口65的底面65e上生长，沿着基准面R23延伸。第1部分69a相对于基准面R23倾斜。在优选实施例中，基准面R23和基准面R22实质上平行，并且，基准面R23及基准面R22与基板51的主面51a平行。
在步骤S108中，将含有氨及Ⅲ族元素原料的原料气体G2提供到生长炉10a，如图4（b）所示，在半导体叠层53b的主面53a、开口65的侧面65d及底面65e上，以生长温度TG2生长载流子供给层71。载流子供给层71与沟道层69形成异质结70。载流子供给层71由氮化物半导体构成。载流子供给层71包括第1部分71a、第2部分71b及第3部分71c。第1部分71a在开口65的侧面65d上生长，沿着基准面R31延伸。基准面R31相对于与载流子供给层71的氮化镓类半导体的c轴（朝向和基板51的c轴相同的方向）正交的面及基板51的主面51a倾斜。第2部分71b在半导体叠层53b的主面53a上生长，沿着基准面R32延伸。第1部分71a相对于基准面R32倾斜。第3部分71c在开口65的底面65e上生长，沿着基准面R33延伸。第1部分71a相对于基准面R33倾斜。在本实施例中，基准面R33和基准面R32实质上平行，并且，基准面R33及基准面R32与基板51的主面51a平行。载流子供给层71的Ⅲ族氮化物半导体的带隙大于沟道层69的氮化镓类半导体的带隙。
与基准面R31正交的第1轴和载流子供给层71的氮化镓类半导体的c轴所成的第1角度，大于与基准面R32正交的第2轴和载流子供给层71的氮化镓类半导体的c轴所成的第2角度。当基板51的主面51a为c面及从c面有微小偏移角时，第2角度是零及微小的角度。第1角度与开口65的侧面65d的倾斜对应，是比第2角度大的角度，因此第1部分69a、71a的倾斜较大。
在步骤S109中，载流子供给层71的生长完成后，如图5（a）所示，将载流子供给层71的表面71a暴露于载流子供给层71的生长温度TG2以下的温度的预定气氛G3中。预定气氛包括氮（N2）且不包括氨。
并且，优选在载流子供给层71的生长完成后，将基板产物SP2的温度维持在生长温度TG2的同时，在生长炉10a中形成预定气氛。在预定气氛提供到生长炉10a后，使基板产物SP2的温度从生长温度TG2开始降低。根据该制造方法，通过在生长炉10中形成预定气氛，可避免基板产物SP2的最表面长时间暴露于氨中。当结晶生长结束后的气氛含有氨时，来自在生长炉10a内分解的氨的氮原子吸附于基板产物SP2的最表面，妨碍了Ⅲ族原子的表面迁移。另一方面，结晶生长结束后的气氛包括氮而不包括氨时，和氮相比蒸汽压力低的Ⅲ族原子残留在最表面，在最表面上以适当的密度剩余Ⅲ族原子。
并且，温度降低在预定气氛中进行，因此不仅在生长温度TG2的期间，而且在温度下降过程中，也可获得表面改性的技术性帮助。和氨气氛相比，在氮气氛中氮化物的分解活跃。通过温度的降低，可避免Ⅲ族原子从最表面超过希望量地分解。
降低基板产物SP2的温度并取出基板产物SP1后，在步骤S110中，如图5（b）所示，从生长炉10a取出基板产物SP2。在步骤S111a或步骤S111b的电极形成步骤中，在载流子供给层71上形成栅极。具体而言，在电极形成步骤中，进行与半导体叠层53b的半导体层57、59形成接触的源极73的形成、与基板51的背面51b形成接触的漏极75的形成、栅绝缘膜77的形成、及与栅绝缘膜77形成接触的栅极79的形成。
例如，栅绝缘膜77可通过原子层沉积（ALD）法生长。根据该制造方法，在栅绝缘膜77沉积时，对衬底的载流子供给层的破坏较少，有助于进一步降低栅泄漏。
可在半导体叠层53b的主面53a上形成源极。该源极73向电流阻挡层57及接触层59提供电位。沟道层69和载流子供给层71形成结70，在结70上形成二维载流子气体层。源极73提供在沟道层69中流动的载流子，载流子经由二维载流子气体层流入到漂移层55。根据该制造方法，源极73向电流阻挡层57及接触层59提供电位，因此电流阻挡层58相对于沟道层69作为背栅作用。
根据该方法，如图4（a）所示，沟道层69的第1部分69a沿着基准面R21延伸，该基准面R21相对于与该氮化镓类半导体的c轴正交的面及基板51的主面51a倾斜。因此，沟道层69的第1及第2部分69a、69b具有彼此不同的面取向。载流子供给层71的第1及第2部分71a、71b分别在沟道层69的第1及第2部分69a、69b上生长。因开口69的侧面69d倾斜，所以在沟道层6及载流子供给层71的第1部分69a、71a上的生长中，生长面中的构成元素的表面迁移和第2部分69b、71b上的生长相比不活跃。因此，第1部分69a、71a上的生长中的模式存在变为岛状生长的倾向。在该模式的生长中，结晶表面形成缺陷，最终表面的形态扭曲。在倾斜的第1部分71a上形成栅极79时，上述表面缺陷成为栅泄漏电流的原因。在该方法中，在载流子供给层71的第1部分71a上形成栅极79之前、载流子供给层71的生长完成之后，进行在实质上由氮构成的预定气氛中将基板产物SP2暴露于生长温度TG2以下的温度的工艺。在该工艺中，预定气氛包括氮（N2）而不包括氨，因此可对载流子供给层71的第1部分71a的表面改性，减少因载流子供给层71及沟道层69的第1部分71a、69a的倾斜、或其表面平坦性造成的表面缺陷。预定气氛可促进载流子供给层71的表面71a中的生长后的迁移，改善表面平坦性。因此，可降低因表面缺陷产生的栅泄漏电流。
并且，根据该制造方法，用于沟道层69及载流子供给层71的结晶再生长受到作为衬底的开口侧面65d的表面平坦性的影响。沟道层69及载流子供给层71在开口侧面65d上生长，该开口侧面65d通过干蚀刻形成。因此，开口侧面65d的表面状态的粗糙度较大。沟道层69及载流子供给层71的第1部分69a、71a的表面受到衬底的粗糙度的影响。在上述工艺中，预定气氛包括氮（N2）且不包括氨，因此可将载流子供给层71的第1部分71a的表面改性，减少因蚀刻造成的表面粗糙。因此，可降低因表面缺陷产生的栅泄漏电流。通过持续进行从沟道层69到载流子供给层71的一系列生长，形成清洁的异质结，并且可改善预定气氛下的载流子供给层的表面的平坦性。并且，根据本实施方式，可降低电流崩溃。
在本实施方式中，可在载流子供给层71的第1部分71a上形成了栅绝缘膜77后，在该栅绝缘膜77上形成栅极79。栅极79与栅绝缘膜77形成结。根据该制造方法，可提供一种具有经由绝缘膜77控制沟道载流子的栅极79的晶体管。
或者，也可不形成栅绝缘膜77而形成与载流子供给层71的第1部分71a形成结的栅极。根据该制造方法，可提供一种使用与半导体形成肖特基结的栅极来控制沟道载流子的晶体管。
沟道层69及载流子供给层71的材料可以是InGaN/AlGaN、GaN/AlGaN、及AlGaN/AlN的任意一种。由此可提供沟道层69及载流子供给层71的优选组合。
漂移层55的氮化镓类半导体、电流阻挡层57的氮化镓类半导体、及接触层59的氮化镓类半导体，可以是n型GaN/p型GaN/n+型GaN、及n型GaN/p型AlGaN/n+型GaN的任意一种。由此可提供漂移层55、电流阻挡层57及接触层59的优选组合。
图6是表示本实施方式涉及的氮化物电子设备的构造的附图。作为氮化物电子设备的一例，说明异质结晶体管11。异质结晶体管11具有：导电性基板13、半导体叠层15、漂移层17、沟道层19、载流子供给层21、栅极23。导电性基板13具有Ⅲ族氮化物的主面13a，并且具有Ⅲ族氮化物的背面13b。Ⅲ族氮化物主面13a优选是c面，为了进行良好的结晶生长，可具有微小的偏移角。半导体叠层15具有向导电性基板13的主面13a的方向凹陷的开口16。开口16由半导体叠层15上形成的台地、凹部或槽规定。沟道层19由氮化镓类半导体构成，并且设置在半导体叠层15的开口16内。载流子供给层21由Ⅲ族氮化物半导体构成，并且设置在半导体叠层15的开口16内，并在开口16内的沟道层19上延伸。栅极23设置在载流子供给层21上，在开口16内，载流子供给层21位于沟道层19和栅极23之间。沟道层19和载流子供给层21形成异质结20。栅极23控制沿着异质结20的二维电子气体的生成。
半导体叠层15包括第1导电型氮化镓类半导体层25、第2导电型氮化镓类半导体层27、及氮化镓类半导体层29。第1导电型氮化镓类半导体层25例如具有n导电性，并设置在基板13的主面13a上。第2导电型氮化镓类半导体层27例如具有p导电性，并设置在导电性基板13的主面13a和第1导电型氮化镓类半导体层25之间。氮化镓类半导体层29例如具有n导电性，并设置在基板13的主面13a上。在第2导电型氮化镓类半导体层27的侧面和栅极23之间，载流子供给层21及沟道层19延伸。
第1导电型氮化镓类半导体层25具有位于半导体叠层15的开口16的侧面16a的端面25a。第2导电型氮化镓类半导体层27具有位于半导体叠层15的开口16的侧面16a的端面27a。氮化镓类半导体层29具有位于半导体叠层15的开口16的侧面16a的端面29a。沟道层19设置在第1导电型氮化镓类半导体层25的端面25a、第2导电型氮化镓类半导体层27的端面27a及第1导电型氮化镓类半导体层29的端面29a及上表面29b上。漂移层17设置在用于绝缘的氮化镓类半导体层29的端面29a上，并且设置在主面13a上。
如图6所示，在本实施例中，开口16的底面16b大致沿着c面（与c轴正交的面）设置。在图6中，示出了结晶坐标系CR，基准轴Cx表示c轴的方向。m面是与结晶坐标系CR的m轴正交的面，a面是与结晶坐标系CR的a轴正交的面。开口16的侧面16a相对于Ⅲ族氮化物半导体的a面倾斜，相对于Ⅱ族氮化物半导体的m面倾斜，并且相对于上述Ⅲ族氮化物半导体的c面倾斜。在本实施例中，开口16的侧面16a在m轴或a轴的方向上延伸。
异质结晶体管11可进一步具有与第1导电型氮化镓类半导体层25连接的源极31。源极31可向第2导电型氮化镓类半导体层27提供电位。源极31不仅向第1导电型氮化镓类半导体层25提供电位、而且也向第2导电型氮化镓类半导体层27提供电位时，第2导电型氮化镓类半导体层27的电位使用源极31施加，其变为反馈偏压。这适用于异质结晶体管11的常关（normally off）动作。
在异质结晶体管11中，可进一步具有设置在导电性基板13的背面13b的漏极33。漏极33设置在导电性基板13的背面13b上，因此可使漏极33与栅极23隔离。所以有利于实现高耐压。漏极33例如可由Ni/Al构成，源极31例如可由Ti/Al构成。栅极23例如可由Ni/Au、Pt/Au、Pd/Au、Mo/Au等构成。
第1导电型氮化镓类半导体层25的第1面25b与沟道层19形成结。第1导电型氮化镓类半导体层25的第2面25c与第2导电型氮化镓类半导体层27的第1面27b形成结。氮化镓类半导体层29的第1面29b与第2导电型氮化镓类半导体层27的第2面27c形成结。氮化镓类半导体层29的第2面29c与导电性基板13的主面13a形成结。
在开口16的侧面16a中，沟道层19的背面与第1导电型氮化镓类半导体层25的端面25a形成结。并且，沟道层19的背面与第1导电型氮化镓类半导体层25的端面25a、及第2导电型氮化镓类半导体层27的端面27a形成结。沟道层23的背面与氮化镓类半导体层29的端面29a形成结。栅极18与载流子供给层21形成肖特基结。
以下表示异质结晶体管11的一个实施方式。
导电性基板13：n型GaN（载流子浓度：1×1019cm－3）。
沟道层19：无掺杂GaN（载流子浓度：1×1015cm－3、厚度：30nm）。
载流子供给层21：无掺杂AlGaN（厚度：30nm，Al组分比025）。
第1导电型氮化镓类半导体层25：n型GaN（载流子浓度：1×1018cm－3、厚度：0.3μm）。
第2导电型氮化镓类半导体层27：p+型GaN（载流子浓度：1×1018cm－3、厚度：0.5μm）。
氮化镓类半导体层29：无掺杂GaN（载流子浓度：1×1015cm－3、厚度：5μm）。
根据该异质结晶体管，提供了一种实用构造的一例。通过预定气氛中的热处理的帮助，载流子供给层21的表面的表面粗糙度Rms（或者载流子供给层21和与该载流子供给层21形成结的上层之间的界面），小于异质结晶体管中的开口16的侧面16a所涉及的界面的粗糙度。并且，载流子供给层21的表面的表面粗糙度Rms（或者载流子供给层21和与该载流子供给层21形成结的上层之间的界面），小于异质结晶体管中的开口16的侧面16a上的沟道层19所涉及的界面的粗糙度。
（实施例1）
外延基板的制造
通过MOCVD法成膜氮化镓膜。作为镓原料，使用三甲基镓。作为氮原料，使用高纯度氨。作为载流子气体，使用纯化的氢。高纯度氨的纯度是99.999%以上，纯化氢的纯度是99.999995%以上。作为n型掺杂剂使用氢基的硅烷，作为p型掺杂剂使用双环戊二烯基镁。作为基板使用导电性的氮化镓基板，该基板的尺寸为2英寸。首先，以摄氏1030度的温度及100Torr的压力在氨和氢气氛中进行基板的清洗。之后升温为摄氏1050度后，以200Torr的压力、及1500的V/Ⅲ摩尔比成膜氮化镓层。
在氮化镓基板上依次生长：厚5μm的n型漂移层、厚0.5μm的p型电流阻挡层、厚0.2μm的n型覆盖层（接触层）。漂移层的Si浓度为1×1016cm－3，阻挡层的Mg浓度是1×1018cm－3，覆盖层的Si浓度是1×1018cm－3。通过该成膜，制造出在氮化镓基板上具有npn构造的半导体叠层的外延基板。
设备构造的制造
在该外延基板上形成开口部。用于该形成的掩模如下制造：在外延膜表面涂布了抗蚀膜后，通过光刻法在抗蚀膜上形成图案。使用该掩模，在外延基板上通过反应性离子蚀刻形成开口部，制造出具有开口的基板产物。
在进行了抗蚀掩模的去除和基板清洗后，再次将基板导入到MOCVD装置，根据图7所示的温度变更时序进行再生长。在图7（a）及（b）的时序中，在时刻t0将基板产物配置在生长炉后，注入氢且使基板温度上升到摄氏400度。在时刻t1，基板温度达到摄氏400度。进一步，在注入氢和氨，并且使基板温度上升到摄氏950度。在时刻t2，基板温度达到摄氏950度。在基板温度充分稳定的时刻t3，将三甲基镓及氨提供到生长炉，生长无掺杂GaN（i-GaN）膜。在时刻t4，停止三甲基镓的供给，停止该成膜。接着，注入氢和氨且使基板温度上升到摄氏1080度。在时刻t5，基板温度达到摄氏1080度。在基板温度充分稳定的时刻t6，将三甲基镓、三甲基铝及氨提供到生长炉，生长无掺杂AlGaN（i-AlGaN）膜。在时刻t7，停止三甲基镓及三甲基铝的供给，完成该成膜。
在图7（a）的时序中，在时刻t8开始基板温度的降低，该时刻是停止成膜后仍持续注入氨及氢的时刻。基板温度充分降低后，在时刻t9从生长炉中取出基板产物。
用扫描型电子显微镜（SEM）观察该基板产物的外延再生长表面。参照图8（a），显示出具有AlGaN表面的SEM图像。图8（a）的左上的区域表示开口的底部，右下区域表示开口外侧区域（半导体叠层的上表面），它们之间的带状区域表示开口的斜面。该SEM图像表示和平坦部相比在斜面部集中了表面缺陷。
在图7（b）的时序中，停止了成膜后，迅速停止对生长炉提供氨及氢，并且开始氮（N2）的供给，在生长炉的炉膛中，将氨及氢的气氛变更为氮的气氛。形成了实质上由氮构成的气氛后，在时刻t8开始基板温度的降低。基板温度充分降低后，在时刻t9从生长炉中取出基板产物。
在用于上述沟道层的i-GaN膜及用于载流子供给层的i-AlGaN膜的成膜中，为了一定程度抑制对斜面表面的缺陷导入、且以高纯度生长载流子供给层，可使生长时的原料V/Ⅲ摩尔比在50至5000的范围，生长温度在摄氏900度至1200度的范围，生长压力在50Torr至760Torr的范围。
用扫描型电子显微镜（SEM）观察该基板产物的外延再生长表面。参照图8（b），显示出表示AlGaN表面的SEM图像。图8（b）的左上的区域表示开口的底部，右下区域表示开口外侧区域（半导体叠层的上表面），它们之间的带状区域表示开口的斜面。通过比较图8（a）及（b）可知，通过成膜后在生长炉中形成氮气氛，可改善开口底部和开口底部之间的开口的斜面（带状区域）中的表面形态，如图8（b）所示，斜面部的表面形态良好。参照图8（b），开口的底部、开口的底部及开口的斜面之间，表面形态没有较大差异。
在沟道层及载流子供给层再生长后，使用光刻法和离子束蒸镀法，将源极及漏极分别形成在基板产物的正面（外延面）和背面（基板背面），并且将栅极形成在开口部侧面。栅绝缘膜使用厚10nm的氮化铝（Al2O3）。
作为用于氮化物类半导体的绝缘膜，可使用多晶硅氮化物（例如SiN）、硅氧化物（例如SiO2）、铝氧化物（Al2O3）、氮化铝（AlN）或二氧化铪（HfO2）等。作为成膜法可使用有机金属气相生长（MOCVD）法、等离子化学气相生长（pCVD）法、溅射法、原子层沉积（ALD）法。例如，通过ALD法成膜铝氧化物、硅氧化物时，可低温形成具有原子等级的良好平坦性的高纯度膜，因此降低了成膜时对衬底层的破坏，从而可减小绝缘膜/半导体的结中的界面态密度。
测定在上述实施例中的制造的晶体管的栅-漏间的电流泄漏。参照图9（a），示出了测定的设置。在该连接中，固定漏极电位，并且扫描栅极的偏压，可测定栅-漏间的电流泄漏。参照图9（b），示出了泄漏电流特性线P、C。因载流子供给层生长后的气氛的不同，在栅泄漏电流中呈现差异。通过可提供不含有氨的氮的气氛，降低了开口的斜面中的AlGaN表面的缺陷，结果降低了栅极形成的电流泄漏。
并且，在本实施例中，在栅绝缘膜上形成栅极。为了提供常关动作的晶体管，需要使斜面的i-AlGaN/i-GaN异质界面的二维电子气体枯竭，该枯竭例如通过降低AlGaN的膜厚来实现。并且，需要通过施加栅偏压使载流子感应到异质界面。在i-AlGaN表面直接形成了肖特基电极的晶体管中，为了感应载流子，向肖特基结施加正向偏压，该施加产生栅电流。在本实施例中，为了避开该栅电流并正确测定表面处理不同而形成的栅电流，并非在i-AlGaN表面直接形成了肖特基电极的晶体管，而是在AlGaN表面形成栅绝缘膜，并在该绝缘膜上形成栅极。因此，本实施方式的技术帮助也可适用于具有肖特基栅极的晶体管。
在用于使用了导电性基板的纵型晶体管构造的npn半导体叠层的斜面上，依次再生长i-GaN沟道层及i-AlGaN电子供给层。在该斜面的形成中，衬底的斜面只不过是在RIE中通过Ar离子被物理性削去并形成，除了该物理性处理外，未进行化学性处理并露出结晶面。因此，通过RIE形成的表面和原子比例的凹凸相比相当扭曲，例如，RIE表面的表面粗糙度Rms值是2nm（500nm平方），而被掩模覆盖未进行RIE处理的外延表面、例如c面的外延表面（生长（As grown）面）的表面粗糙度Rms值为0.3nm（500nm平方）。因此，在GaN沟道层生长时，开口的倾斜面扭曲，所以沟道层的表面也继承了衬底的扭曲。因此，AlGaN电子供给层在GaN沟道层的扭曲的表面上生长。并且，斜面的结晶取向从C面倾斜，因此衬底表面的每单位面积的原子的自由键的个数较多。因此抑制了Ⅲ族原子（例如镓、铝）的迁移，从而结晶生长的模式存在岛状生长的倾向。因此，在开口的倾斜面的生长中，因岛状生长所引起的表面缺陷导入到结晶中。在具有该表面缺陷的Ⅲ族氮化物层的表面上形成栅极或栅绝缘膜时，缺陷导入到界面、膜中，成为经由该缺陷的栅泄漏的原因。
GaN等氮化物半导体的有机金属气相生长法下的C面（Ga面）生长表面，变为由通过氨产生的氮原子覆盖了表面的台阶的状态，在其上吸附Ⅲ族原子（Ga、Al等），促进生长。如是外部基板，则Ⅲ族原子取入到并列的阶梯中，或者在C正面中Ⅲ族原子取入到岛状的阶梯中，促进生长。在该生长时，在V/Ⅲ比大的生长中，被覆表面的N原子的密度变得较大，结果使Ⅲ族原子的吸附中心密度增大。通过吸附中心密度的增大，阻碍了迁移。结果是，产生因岛状生长造成的形态扭曲。并且，和GaN相比，在生长AlGaN时，和Ga原子相比Al原子与氮原子的键合力强，所以Al原子的迁移长度较短。因此，在包括Al的Ⅲ族氮化物的生长中，和GaN的生长相比，易于导入表面缺陷。
在含有Al的Ⅲ族氮化物、例如AlGaN生长时，通过降低V/Ⅲ摩尔比，可促进Al等Ⅲ族原子的迁移。降低了V/Ⅲ摩尔比的生长条件在有机金属气相生长法中，来自Ⅲ族有机金属原料的碳杂质的混入变得明显。该混入向AlGaN中导入与较深的载流子形态相关的缺陷，该缺陷降低了沟道迁移度。
在本实施方式涉及的设备构造的形成中，从电子供给层生长后的气氛中排除氨，并且优选向该气氛中只导入氮。在该气氛中，将Ⅲ族氮化物的表面暴露于生长温度以下的温度，从而在生长温度附近进行热处理，之后进行降温。通过在不含氨而含氮的气氛中进行降温，促使表面的AlGaN层分解，和氮相比蒸汽压力低的Ⅲ族原子残留在表面。暴露于氮气氛的Ⅲ族氮化物的表面变为被Ⅲ族原子适当覆盖的状态，促进了Ⅲ族原子的迁移。其结果是，在降温时的热处理中，Ⅲ族氮化物表面平坦化。但是，替代仅有氮的气氛而提供仅有氢的气氛时，在Ⅲ族氮化物的表面引起过度分解，因蚀刻造成的表面扭曲和仅有氮的气氛相比变大。
在优选实施方式中对本发明的原理图示并进行了说明，但本领域技术人员可知，本发明在不脱离其原理的情况下可在配置及详情上进行变更。本发明不限于本实施方式公开的特定构成。因此，对权利要求范围及源自其精神范围的所有修正及变更请求权利。
产业上的可利用性
如上所述，根据本实施方式，可提供一种降低了栅泄漏电流的制造氮化物电子设备的方法。
标记说明
10a  生长炉
11  异质结晶体管
13  导电性基板
15  半导体叠层
16  开口
19  沟道层
20  异质结
21  阻挡层
23  栅极
25  第1导电型氮化镓类半导体层
27  第2导电型氮化镓类半导体层
29  绝缘用氮化镓类半导体层
31  源极
33  漏极
CR  结晶坐标系
51  Ⅲ族氮化物半导体基板
53、53b  半导体叠层
55  漂移层
57  电流阻挡层
57  接触层
E   外延基板
63  掩模
65  开口
65d 侧面
65e 底面
R11、R12、R13、R31、R32、R33  基准面
69  沟道层
71  载流子供给层
73  源极
77  栅绝缘膜
79  栅极

Claims (11)

1.一种制造氮化物电子设备的方法，其中，
具有：将基板配置在生长炉后，通过将含有氨及Ⅲ族元素原料的原料气体提供到生长炉，从而在上述基板的主面上的沟道层上使载流子供给层在生长温度下生长，形成基板产物的步骤；
在上述载流子供给层的生长完成后，将上述基板产物暴露于上述生长温度以下的温度的预定气氛中的步骤；
使上述基板产物的温度在上述预定气氛中降低后，从上述生长炉取出上述基板产物的步骤；以及
在取出上述基板产物后，在上述载流子供给层上形成栅极的步骤，
上述沟道层包括第1部分及第2部分，上述第1部分沿着第1基准面延伸，该第1基准面相对于与上述沟道层的上述氮化镓类半导体的c轴正交的面及上述基板的上述主面倾斜，上述第2部分沿着相对于上述第1部分倾斜的第2基准面延伸，
上述载流子供给层包括第1部分及第2部分，上述第1部分在上述沟道层的上述第1部分上生长，上述第2部分在上述沟道层的上述第2部分上生长，
上述栅极形成在上述载流子供给层的上述第1部分上，
与上述第1基准面正交的第1轴和上述氮化镓类半导体的c轴所成的角度，大于与上述第2基准面正交的第2轴和上述氮化镓类半导体的c轴所成的角度，
上述载流子供给层的上述Ⅲ族氮化物半导体的带隙大于上述沟道层的上述氮化镓类半导体的带隙，
上述预定气氛包括氮且不包括氨，
上述沟道层包括氮化镓类半导体，
上述载流子供给层包括Ⅲ族氮化物半导体。
2.根据权利要求1所述的制造氮化物电子设备的方法，其中，
进一步具有：在上述基板的上述主面上生长由第1氮化镓类半导体构成的漂移层、由第2氮化镓类半导体构成的电流阻挡层、及由第3氮化镓类半导体构成的接触层，形成半导体叠层的步骤；
在上述半导体叠层的主面上通过干蚀刻形成开口的步骤；以及
在上述半导体叠层的上述主面及上述半导体叠层的上述开口的表面上生长上述沟道层的步骤，
上述开口具有相对于上述半导体叠层的上述主面倾斜的侧面，
上述开口的上述侧面包括上述漂移层的侧面、上述电流阻挡层的侧面、及上述接触层的侧面，
上述沟道层的上述第1部分在上述开口的上述侧面上生长，
上述沟道层的上述第2部分在上述半导体叠层的上述主面上生长，
上述栅极形成在上述电流阻挡层的上述侧面上，
上述第2氮化镓类半导体的导电型与上述第1氮化镓类半导体的导电型不同，
上述第2氮化镓类半导体的导电型与上述第3氮化镓类半导体的导电型不同。
3.根据权利要求1或2所述的制造氮化物电子设备的方法，其中，
上述沟道层及上述载流子供给层的材料是InGaN/AlGaN、GaN/AlGaN、及AlGaN/AlN的任意一种。
4.根据权利要求1至3的任意一项所述的制造氮化物电子设备的方法，其中，
进一步具有在上述载流子供给层的生长完成后，将上述基板产物的温度维持在上述生长温度的同时，在上述生长炉中形成上述预定气氛的步骤，
在上述预定气氛提供到上述生长炉后，开始上述基板产物的温度的从上述生长温度的降低。
5.根据权利要求1至4的任意一项所述的制造氮化物电子设备的方法，其中，
上述基板由导电性的自立Ⅲ族氮化物基板构成，
上述自立Ⅲ族氮化物基板的主面相对于上述基板的Ⅲ族氮化物的c轴在－20度到+20度的范围内，
该方法进一步具有在上述基板的背面形成漏极的步骤。
6.根据权利要求1至5的任意一项所述的制造氮化物电子设备的方法，其中，
上述第1基准面和上述第2基准面所成的角度在5度到40度的范围内。
7.根据权利要求2所述的制造氮化物电子设备的方法，其中，
上述漂移层的上述第1氮化镓类半导体、上述电流阻挡层的上述第2氮化镓类半导体、及上述接触层的第3氮化镓类半导体是n型GaN/p型GaN/n+型GaN、及n型GaN/p型AlGaN/n+型GaN的任意一种。
8.根据权利要求2或7所述的制造氮化物电子设备的方法，其中，
进一步具有在取出上述基板产物后，在上述半导体叠层的上述主面上形成源极的步骤，
上述源极向上述电流阻挡层及上述接触层提供电位，
上述沟道层和上述载流子供给层形成结，
在上述结中形成二维电子气体层，
上述源极提供在上述沟道层中流动的载流子。
9.根据权利要求1至8的任意一项所述的制造氮化物电子设备的方法，其中，
上述栅极与上述载流子供给层的上述第1部分形成结。
10.根据权利要求1至8的任意一项所述的制造氮化物电子设备的方法，其中，
进一步具有：在上述载流子供给层的上述第1部分上形成栅绝缘膜的步骤；以及
在上述栅绝缘膜上形成栅极的步骤，
上述栅极与上述栅绝缘膜形成结。
11.根据权利要求10所述的制造氮化物电子设备的方法，其中，
上述栅绝缘膜通过原子层沉积（ALD）法生长。
CN2011800696239A 2011-04-05 2011-04-05 制造氮化物电子设备的方法 Pending CN103460359A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2011/058639 WO2012137309A1 (ja) 2011-04-05 2011-04-05 窒化物電子デバイスを作製する方法

Publications (1)

Publication Number Publication Date
CN103460359A true CN103460359A (zh) 2013-12-18

Family

ID=46968750

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800696239A Pending CN103460359A (zh) 2011-04-05 2011-04-05 制造氮化物电子设备的方法

Country Status (4)

Country Link
US (1) US20140004668A1 (zh)
CN (1) CN103460359A (zh)
DE (1) DE112011105130T5 (zh)
WO (1) WO2012137309A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6229501B2 (ja) * 2014-01-08 2017-11-15 富士通株式会社 半導体装置
WO2015122135A1 (ja) * 2014-02-13 2015-08-20 パナソニックＩｐマネジメント株式会社 窒化物半導体デバイス
JP7017579B2 (ja) * 2017-11-16 2022-02-08 パナソニック株式会社 窒化物半導体装置
JP2019169572A (ja) * 2018-03-22 2019-10-03 株式会社東芝 半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639393A (zh) * 2002-02-15 2005-07-13 昭和电工株式会社 Ⅲ族氮化物半导体晶体及其制造方法以及ⅲ族氮化物半导体外延晶片
US20060220060A1 (en) * 2005-03-31 2006-10-05 Eudyna Devices Inc. Semiconductor device and manufacturing method thereof
JP2009231550A (ja) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08125222A (ja) * 1994-10-25 1996-05-17 Toyoda Gosei Co Ltd ３族窒化物半導体の製造方法
KR100539269B1 (ko) * 2004-06-25 2005-12-27 삼성전자주식회사 자기정렬 부분적 ｓｏｉ 구조의 반도체 소자 및 그 제조방법
JP4222287B2 (ja) * 2004-10-15 2009-02-12 昭和電工株式会社 Ｉｉｉ族窒化物半導体結晶の製造方法
JP2009032796A (ja) * 2007-07-25 2009-02-12 Rohm Co Ltd 窒化物半導体素子および窒化物半導体素子の製造方法
JP2010232464A (ja) * 2009-03-27 2010-10-14 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子及びその製造方法、並びにレーザダイオード
JP5529595B2 (ja) * 2009-07-30 2014-06-25 住友電気工業株式会社 半導体装置及びその製造方法
WO2011044046A2 (en) * 2009-10-07 2011-04-14 Applied Materials, Inc. Improved multichamber split processes for led manufacturing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1639393A (zh) * 2002-02-15 2005-07-13 昭和电工株式会社 Ⅲ族氮化物半导体晶体及其制造方法以及ⅲ族氮化物半导体外延晶片
US20060220060A1 (en) * 2005-03-31 2006-10-05 Eudyna Devices Inc. Semiconductor device and manufacturing method thereof
JP2009231550A (ja) * 2008-03-24 2009-10-08 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2011035066A (ja) * 2009-07-30 2011-02-17 Sumitomo Electric Ind Ltd 窒化物半導体素子、及び窒化物半導体素子を作製する方法

Also Published As

Publication number Publication date
WO2012137309A1 (ja) 2012-10-11
DE112011105130T5 (de) 2014-01-02
US20140004668A1 (en) 2014-01-02

Similar Documents

Publication Publication Date Title
US8110453B2 (en) Low temperature thin film transistor process, device property, and device stability improvement
US8569800B2 (en) Field effect transistor
CN103828061B (zh) 使用氩气稀释来沉积含硅层的方法
CN103582938A (zh) 氮化物电子器件、氮化物电子器件的制作方法
JP5912383B2 (ja) 窒化物半導体基板
US8697466B2 (en) Method of manufacturing nitride semiconductor device
KR101170210B1 (ko) 탄소 합금된 ｓｉ 필름을 사용한 초박형 접합 형성 방법
US20100301393A1 (en) Field effect transistor and manufacturing method therefor
CN103329276A (zh) 氮化物半导体元件的制造方法
KR20050062640A (ko) 질화물 반도체 성장용 기판
JP2016207748A (ja) 半導体装置の製造方法および半導体装置
JP2011187623A (ja) 半導体素子、および半導体素子の製造方法
CN103460359A (zh) 制造氮化物电子设备的方法
JP6977449B2 (ja) 電界効果トランジスタの製造方法及び電界効果トランジスタ
US20120142121A1 (en) Hydrochloric acid etch and low temperature epitaxy in a single chamber for raised source-drain fabrication
JP2009111204A (ja) 電界効果トランジスタ及びその製造方法
CN109728087B (zh) 基于纳米球掩模的低欧姆接触GaN基HEMT制备方法
JP2003178976A (ja) 半導体装置およびその製造方法
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
JP2018181885A (ja) 窒化珪素パッシベーション膜の成膜方法及び半導体装置の製造方法
JP2017108126A (ja) Ｉｉｉ 族窒化物半導体装置の製造方法および半導体ウエハの製造方法
JP6028970B2 (ja) 半導体装置の製造方法およびエッチング方法
JP2014136658A (ja) Ｉｉｉ族窒化物半導体エピタキシャルウェハおよびその製造方法
JP5560866B2 (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP2013062442A (ja) 窒化物半導体電子デバイス、窒化物半導体電子デバイスを作製する方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20131218