CN103828061B - 使用氩气稀释来沉积含硅层的方法 - Google Patents

使用氩气稀释来沉积含硅层的方法 Download PDF

Info

Publication number
CN103828061B
CN103828061B CN201280045437.6A CN201280045437A CN103828061B CN 103828061 B CN103828061 B CN 103828061B CN 201280045437 A CN201280045437 A CN 201280045437A CN 103828061 B CN103828061 B CN 103828061B
Authority
CN
China
Prior art keywords
gas
substrate
silicon
layer
admixture
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201280045437.6A
Other languages
English (en)
Other versions
CN103828061A (zh
Inventor
Q·王
W·王
Y·J·崔
S-M·赵
Y·崔
朴范洙
崔寿永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN103828061A publication Critical patent/CN103828061A/zh
Application granted granted Critical
Publication of CN103828061B publication Critical patent/CN103828061B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本揭露书的实施例大体上提供了于薄膜晶体管器件中形成含硅层的方法。硅可用于在低温多晶硅薄膜晶体管中形成主动通道，或可用作为栅极介电层、钝化层或甚至蚀刻停止层中的一种元素。含硅层通过气相沉积工艺沉积，借着气相沉积工艺而随着硅前体提供惰性气体，如氩气。该惰性气体用于驱除弱的、悬浮的硅‑氢键或硅‑硅键，因此保留强的硅‑硅键或硅‑氧键，以形成实质上不含氢的含硅层。

Description

使用氩气稀释来沉积含硅层的方法
技术领域
本发明的实施例大体上是有关于形成含硅层(silicon containing layer)的方法。更具体地说，本发明是关于形成可运用于薄膜晶体管(Thin Film Transistor,TFT)器件的含硅层的方法。
背景技术
等离子体显示器面板及液晶显示器(Liquid Crystal Display,LCD)普遍地用于平板显示器上。LCD通常包含通过夹于两个玻璃基板间的液晶材料层连接在一起的两个玻璃基板。玻璃基板可为半导体基板或可为透明基板，透明基板例如像是玻璃、石英、蓝宝石或是透明塑胶膜。LCD也可包含发光二极管，用以作为背光源。
随着对于LCD的解析度的需求增加，控制液晶单元的大量个别区域(称为像素)已变得合乎期望。在现代的显示面板中，可存在超过一百万个像素。至少有同数量的晶体管形成于玻璃基板上，以使得各个像素相对于其他设置在基板上的像素可于开、关状态(energized and de-energized)间切换。
含硅材料已成为大多数薄膜晶体管的基础材料。含硅材料已被运用于形成通道材料，通道材料像是用于低温多晶硅薄膜晶体管(Low Temperature Polysilicon Thin FilmTransistor,LTPS TFT)的多晶硅，及含硅材料被用作为在形成薄膜晶体管中的栅极介电层(gate dielectric layer)、介面层(interface layer)、钝化层(passivation layer)或甚至蚀刻停止层(etch stop layer)时使用的一种元素。
因此，在本技术领域中需要利用含硅材料形成具有稳定性和可靠的效能(performance)的薄膜晶体管的方法。
发明内容
本揭露书的实施例大体上提供了形成薄膜晶体管、有机发光二极管(OrganicLight-Emitting Diode,OLED)、发光二极管(Light-Emitting Diode,LED)及太阳电池元件中的含硅层的方法。含硅层可用于形成包含低温多晶硅、金属氧化物薄膜晶体管器件等等的薄膜晶体管器件中的主动通道，或是被用作为栅极介电层、介面层、钝化层或蚀刻停止层中的一种元素。含硅层通过气相沉积工艺来沉积，借着气相沉积工艺而随着含硅前体(precursor)提供惰性气体，例如氩气。该惰性气体用于驱除弱的、悬浮的硅-氢键或硅-硅键，因此保留强的硅-硅键或是硅-氧键。
在一实施例中，揭露了一种在基板上形成含硅层的方法。该方法包括运送基板至处理腔室中，并提供具有硅基气体、惰性气体且实质上不含氢的气体混合物至处理腔室。气体混合物的惰性气体的每单位基板表面积的体积流率为硅基气体的每单位基板表面积的体积流率的约1.8倍至约79倍。该方法另外包括施加射频功率至电极，以将气体混合物激发成等离子体，并形成非晶硅层于基板上。
在另一实施例中，揭露了一种形成硅氧化物层的方法。该方法包括提供具有硅基气体、惰性气体及含氧气体的气体混合物至处理腔室。气体混合物的惰性气体的每单位表面积的体积流率为硅基气体的每单位表面积的体积流率的约11倍至约80倍。该方法亦包括施加射频功率，以将气体混合物激发成等离子体，并形成硅氧化物层于基板上。
再一实施例中，金属氧化物薄膜晶体管器件包括基板、设置于基板上的栅极绝缘层、设置于栅极绝缘层上的主动通道、设置于主动通道上的源极-漏极电极及设置于源极-漏极电极层上的钝化层，其中栅极绝缘层包含实质上不含氢的硅氧化物层，其中主动通道至少包含铟镓锌氧化物(InGaZnO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜氧硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)或铟镓铝氮化物(InGaAlN)其中之一，其中钝化层包含实质上不含氢的硅氧化物层。
又一实施例中，金属氧化物薄膜晶体管器件包含基板及主动通道，主动通道设置于基板上的源极-漏极电极及栅极绝缘层之间，其中，形成于主动通道及栅极绝缘层之间的介面包含实质上不含氢的介电表面。
附图说明
为了获得并且详细理解本发明的上述特征的方式，可以参照在附图中说明的本发明的各实施例来得到上面简述的本发明的更为具体的描述。
图1为薄膜晶体管器件结构的剖面图；
图2描述了根据本发明一实施例的可用于沉积非晶硅层的处理腔室的剖面图；
图3描述了一种形成可用于器件结构中的接着被转变成多晶硅层的非晶硅层的方法的一实施例的工艺流程图；以及
图4A-4D描述了根据本发明的一实施例的具有非晶硅层的器件结构的一实施例，该器件结构以将非晶硅层转变成多晶硅层的顺序的各阶段示出。
图5A-5B为根据一实施例的薄膜晶体管器件的示意性的剖面图；以及
图6为根据一实施例的薄膜晶体管器件的示意性的剖面图。
为了便于理解，在可能的情况下使用相同的附图标记来指明各个附图中相同的元件。可以想到，一实施例中的元件与特征亦可能有利地结合于其他实施例中，而无须进一步叙述。
然而须注意，附图仅说明本发明的示例性实施例，因此不应被视为限制本发明的范围，因为本发明的范围还可及于其他等效的实施例。
具体实施方式
本揭露书的实施例大体上提供了于薄膜晶体管器件中形成含硅层的方法。该含硅层可用于在低温多晶硅薄膜晶体管或其他合适的金属氧化物薄膜晶体管(metal oxideTFT)元件中形成主动通道，或可被用作为栅极介电层、介面层、钝化层或甚至蚀刻停止层中的一个元件。含硅层通过气相沉积工艺来沉积，借着气相沉积工艺而随着硅前体提供惰性气体，例如氩气。该惰性气体用于驱除弱的、悬浮的硅-氢键或硅-硅键，因此保留较强的硅-硅键或是硅-氧键。
在一实施例中，揭露了一种形成非晶硅层的方法，该非晶硅层可于之后转变成多晶硅层。该非晶硅层可用于低温多晶硅薄膜晶体管器件中，作为通道材料。或者，通过此处所述的方法形成的非晶硅层、硅氧化物层、硅氮化物层、氮氧化硅层或其他合适的含硅层，也可应用于合适的薄膜晶体管器件中，例如金属氧化物薄膜晶体管器件。非晶硅层、硅氧化物层、硅氮化物层、氮氧化硅层或其他合适的含硅层等等，亦可用于光二极管(photodiodes)、半导体二极管、发光二极管(LEDs)、有机发光二极管(OLEDs)或其他显示器应用上。非晶硅层、硅氧化物层、硅氮化物层、氮氧化硅层以最低的含氢量，提供高的薄膜品质和稳定性及低的薄膜泄漏(filmleakage)，从而有效地强化晶体管器件的电性性能。值得注意的是，除了上述提到的应用，非晶硅层可用于其他合适器件。
图1示出低温多晶硅薄膜晶体管器件150的一示范性实施例。低温多晶硅薄膜晶体管器件为具有源极区109a、通道区109c及漏极区109b形成于透光基板(light transparentsubstrate)102上的金属氧化物半导体元件，透光基板102上设有或不设有任选的介电层104。源极区109a、通道区109c及漏极区109b普遍地由初始沉积时为非晶硅(a-Si)层，之后经热处理处理(例如退火)以形成多晶硅层的层来形成。源极区109a、通道区109c及漏极区109b可通过图案化透光基板102上的区域，并对初始沉积的非晶硅层进行离子掺杂来成形，该非晶硅层于之后会经热处理以形成多晶硅层。栅极介电层106接着沉积于所沉积的多晶硅层之上，以将栅极电极114与通道区109c、源极区109a及漏极区109b隔开。栅极电极114形成于栅极介电层106的顶部上。绝缘层112及器件连结部(device connections)110a、110b接着被形成，通过绝缘层112，以允许对薄膜晶体管器件150进行控制。
低温多晶硅薄膜晶体管器件150的效能取决于为形成金属氧化物半导体结构而沉积的薄膜的品质。金属氧化物半导体器件的关键效能元素是多晶硅通道层108、栅极介电层106及多晶硅通道层/栅极介电层介面的品质。多晶硅通道层108的品质在近几年来备受注意。如以上所讨论的，多晶硅通道层108初始地形成为非晶硅层，接着加热至约摄氏450度或更高温，以进行脱氢工艺(dehydrogenation process)，自非晶硅层中除去氢。经过脱氢工艺后，可进行一激光退火工艺，以将非晶硅层转变成多晶硅层。接着，栅极绝缘层(gateinsulator)或其他合适的层可形成于其上，以完成器件结构。
在形成多晶硅通道层108之前，非晶硅层中过量的氢元素(例如一浓度过高的氢含量)可能穿透进入邻近的栅极介电层106或其他邻近层中，而导致电流泄漏(currentleakage)或其他类型的元件失效(device failure)。非晶硅层可通过合适的气相沉积工艺形成，例如等离子体增强的化学气相沉积(Plasma Enhanced Chemical VaporDeposition,PECVD)。
图2为PECVD腔室200的一实施例的示意性的剖面图，非晶硅层或其他含硅层(例如硅氧化物层)可在PECVD腔室200中形成。一合适的PECVD腔室可购自位于加州圣塔克拉拉的应用材料公司(Applied Materials,Inc.)。可以预期的是，本发明可使用包括自其他制造商处购得的其他的沉积腔室来实施。
腔室200通常包括腔壁202、腔底204及腔盖212。气体分配板210及基板支撑组件230定义出处理空间206。处理空间206由穿过腔壁202而形成的开口208来接入，使得基板102可被运送进入和移出腔室200。
该基板支撑组件230包括一基板接收表面232，用以支撑基板102于其上。基板接收表面232的尺寸通常等于或稍大于基板102。主干(stem)234将基板支撑组件230耦接至一抬升系统(lift system)236，抬升系统236于基板转移及处理的位置之间升高和降低基板支撑组件230。当进行处理时，为防止在基板102的边缘沉积，遮蔽框(shadow frame)233可以任选地放置在基板102的周围上。升降杆(lift pin)238是穿过基板支撑组件230可移动式地设置，并且用于在基板102移入与移除的过程中，使基板102与基板接收表面232分离。基板支撑组件230也可包含加热及/或冷却元件239，用以将基板支撑组件230维持于期望的温度。基板支撑组件230也可包括环绕基板支撑组件230周围的射频返回带(RF returnstrap)231，以缩短射频返回路径(RF return path)。
气体分配板210是在其周围通过悬吊部214耦接至腔室200的腔盖212或腔壁202。气体分配板210亦可通过一个或多个中央支撑件(center support)216耦接至腔盖212，以帮助防止气体分配板210的下垂及/或控制该气体分配板210的直线度(straightness)/曲率(curvature)。在一实施例中，气体分配板210具有不同尺寸的不同配置。在一示范实施例中，气体分配板210具有一四边形的下游表面(downstreamsurface)250。下游表面250具有多个孔洞(aperture)211形成于其中，该些孔洞211面对着设置在基板支撑组件230上的基板102的上表面218。孔洞211横跨气体分配板210而可具有不同的形状、数量、密度、尺寸及分布。
气体源(gas source)220耦接至腔盖212，以通过腔盖212提供气体，然后再通过形成于气体分配板210中的孔洞211，到达处理空间206。真空泵209耦接至腔室200，以便将处理空间206中的空气维持于期望的压力。
射频功率源(RF power source)222耦接至腔盖212及/或气体分配板210，以提供射频功率，该射频功率于气体分配板210与基板支撑组件230之间产生电场，使得等离子体可由气体分配板210与基板支撑组件230之间的气体产生。可以以一个或多个射频频率施加射频功率，举例来说，可以以介于约0.3百万赫(MHz)与约200MHz之间的频率来施加射频功率。在一实施例中，射频功率以13.56MHz的频率来提供。
远程等离子体源224，像是电感耦合式远程等离子体源(inductively coupledremote plasma source)，也可耦接于气体源与背板之间。在处理基板的间隔中，可以在远程等离子体源224中激发清洗气体，以远程地提供用来清洗腔室组件的等离子体。清洗气体可进一步通过射频功率源222提供至气体分配板210的射频功率来激发。合适的清洗气体包括但不限于三氟化氮(NF3)、氟气(F2)及六氟化硫(SF6)。
在一实施例中，可于腔室200中处理的基板102可具有10,000平方厘米(cm2)或更大的表面积，例如40,000cm2或更大，例如约55,000cm2或是更大。可以理解的是，经过处理后的基板可被切割以形成较小的器件。
在一实施例中，加热及/或冷却元件239可用于在沉积过程中，提供约为摄氏400度或是更低温度的基板支撑组件230，更低温度举例来说介于约摄氏100度与约摄氏400度之间，或介于约摄氏150度与约摄氏300度之间，例如约摄氏200度。
于沉积过程中，设置于基板接收表面232上的基板102的上表面218及气体分配板210之间的间隙(spacing)通常可于约400密耳(mil)与约1200密耳之间变化，例如于约400密耳与约800密耳之间，或为提供期望的沉积结果而选择的基板102及气体分配板210之间的其他距离。在使用凹面的下游表面气体分配板210的一示范实施例中，气体分配板210边缘的中央部分与基板接收表面232之间的间隙介于约400密耳与约1400密耳之间，气体分配板210的角落与基板接收表面232之间的间隙介于约300密耳与约1200密耳之间。
图3绘示一沉积工艺300的一实施例的流程图，工艺300可于如图2所绘示的腔室200或其他适合的处理腔室中实施。该沉积工艺300绘示一种沉积可用于薄膜晶体管器件或二极管元件的非晶硅层或其他适合的含硅层的方法。在一实施例中，含硅层可单独或与任何其他适合的薄膜结合使用，以提高于薄膜晶体管器件或二极管元件的电性特性及性能。在一特定的实施例中，所述的含硅层为一非晶硅层，可接着在之后经由热处理形成一多晶硅层。
工艺300始于步骤302，运送如图4A所示的基板102至处理腔室中，例如图2所示的PECVD腔室200。基板102上可设有任选的介电层104。值得注意的是，该基板102可具有先前形成于其上的薄膜、结构或是层的不同组合，以有助于在基板102上形成不同器件结构。在不存在介电层104的实施例中，非晶硅层可直接成形于基板102上。
在一实施例中，基板102可为玻璃基板、塑胶基板、聚合物基板、金属基板、单片基板(singled substrate)、连续式基板(roll-to-roll substrate)或其他适合使薄膜晶体管形成于其上的透明基板的任何一种。
在步骤304，气体混合物通过气体分配板210被提供至处理腔室中，以沉积非晶硅层402于基板102上，如图4B所示。当提供气体混合物至处理腔室中以沉积非晶硅层402时，该混合气体可包括硅基气体(silicon-based gas)、惰性气体，且实质上不含氢气(H2)。“实质上不含氢气”一词用以指示不会使用氢气作为直接来源以形成该气体混合物。在惰性气体及/或硅基气体中可存在着极微量的氢气(traceamount of hydrogen)。合适的硅基气体包括但不限定于硅烷(SiH4)、二硅烷(Si2H6)、四氟化硅(SiF4)、四乙氧基硅烷(TEOS)、四氯化硅(SiCl4)、二氯硅烷(SiH2Cl2)及其组合。适合的惰性气体的例子包括氦气、氩气、氖气或氪气等等。在一实施例中，硅基气体为硅烷(SiH4)，惰性气体为氩气。
硅基气体及惰性气体以预定的气体流率(gas flow ratio)来提供。惰性气体与硅基气体的预定气体流率比例可有助于使非晶硅层的沉积中，包含于薄膜中的氢原子数量为最小。在一实施例中，以一预定比例提供硅基气体及惰性气体至处理腔室中，该预定比例例如超过1：20。在一实施例中，惰性气体(例如氩气)比硅基气体(例如硅烷)的比例(R)被控制在大约高于20(氩气/硅烷)，举例来说超过50，例如介于约60与约200之间，在另一个例子中，介于约70与约100之间，例如约75。或者，提供至处理腔室的硅基气体及惰性气体可依据每单位基板表面积(或大约等值的基板支撑表面)的体积流率来提供。在一实施例中，可以以介于约0.042每分钟标准状态毫升/平方厘米(sccm/cm2)与约0.31sccm/cm2之间的流率提供硅烷气体(SiH4)至处理腔室中，同时，可以以介于约0.55sccm/cm2与约3.29sccm/cm2之间的流率提供惰性气体至处理腔室中。因此，惰性气体对硅基气体的每单位基板表面的体积流率比例介于约1.8：1与约79：1之间。换句话说，气体混合物的惰性气体的每单位基板表面积的体积流率为硅基气体的每单位基板表面积的体积流率的约1.8倍至约79倍。在一实施例中，该硅基气体为硅烷，该惰性气体为氩气。
提供于气体混合物中的惰性气体(例如氩气)被认为相较于提供于硅基气体(例如硅烷气体)中的硅原子及氢原子具有相对较大的分子量。当于处理期间提供气体混合物时，气体混合物中的氩原子可帮助除去硅层中的弱的及悬浮的硅-氢键及/或弱的硅-硅键，据此，可允许硅层中的硅原子形成强的硅-硅键，而非形成自硅烷气体的硅-氢键。如上所叙述，强的硅-硅键提升了薄膜纯度及高的硅键能，进而改善形成于非晶硅层402的薄膜品质及纯度。此外，随着氩原子帮助形成强的和稳健的硅键并除去杂质，不只是硅层中的缺陷减少，非硅晶层亦可获得良好的均匀性，因而可减少不理想的随机晶界(random grainboundary)及晶界缺陷。此外，通过使用氩气稀释而不使用传统氢气稀释，可最小化或消除沉积工艺中的氢原子的提供，进而减少在所产生的非晶硅层402中形成氢元素的可能性。氩气稀释沉积工艺亦被认为也可提供良好的沉积速率，例如每分钟超过300埃从而提升制造的产量(throughput of manufacture)。
于沉积工艺期间可控制数种工艺参数。沉积过程中，可施加一射频源功率(RFsource power)以维持等离子体。在一实施例中，射频源功率密度(RF source powerdensity)可被提供在介于约10毫瓦/平方厘米(mWatt/cm2)与约200毫瓦/平方厘米之间。或者，超高频功率(VHF power)可用于提供高达约27MHz及约200MHz之间的频率。处理压力被维持在约0.1托耳(Torr)与约10托耳之间，例如介于约0.5托耳与约5托耳之间，例如介于约0.8托耳与约2托耳之间。基板至气体分布板组件的间隙可依据基板尺寸来控制。在一实施例中，对于大于1平方米的基板，处理间隙被控制在约400密耳与约1200密耳之间，例如介于约400密耳与约850密耳之间，例如580密耳。基板温度可被控制在约摄氏150度与约摄氏500度之间，例如约摄氏370度。
在一实施例中，可使用相对低的射频功率，例如低于1500瓦(Watts)或少于100毫瓦/平方厘米。普遍认为，在沉积过程中使用较低的射频功率有助于形成具有良好的均匀性控制的非晶硅层402。并且，普遍认为使用相对较低的射频功率可减少可能由惰性气体产生的溅镀效应(sputtering effect)，从而帮助于相对温和的等离子体环境中沉积非晶硅层402，而形成具有良好的均匀性及表面粗糙度控制的非晶硅层402。
步骤306中，在非晶硅层402形成于基板102上之后，可进行一后期脱氢烘烤工艺(post dehydrogenation bake process)，以自非晶硅层402除去氢气，如图4C所示。经过后期脱氢烘烤工艺后，存在于非晶硅层402中的氢含量大多数可被除去，以形成脱氢非晶硅层(dehydrogenated amorphous silicon layer)404，如图4C所示。如以上所讨论的，当通过使用例如氩气而非氢气的惰性气体作为稀释气体的实质上不含氢的气体混合物以形成脱氢非晶硅层404时，后期脱氢烘烤工艺可以相对短的时限进行，例如少于5分钟或是可任选地取消。
在一实施例中，后期脱氢烘烤工艺可于非晶硅层402沉积的处理腔室原处(in-situ)进行处理。后期脱氢烘烤工艺可将基板102加热至超过摄氏400度的温度，例如介于约摄氏450度与约摄氏550度之间，以帮助蒸发氢元素，形成脱氢非晶硅层404。
在非晶硅层402的氢含量不高的实施例中，如有需要，可删去于步骤306进行的后期脱氢烘烤工艺。
步骤308中，在经过后期脱氢烘烤工艺后，进行激光退火工艺，以将脱氢非晶硅层404转变成多晶硅层406，如图4D所示。激光工艺帮助脱氢非晶硅层404结晶形成多晶硅层406。在激光退火工艺期间提供的热能帮助非晶硅层402的晶粒成长成大尺寸的结晶晶粒，形成多晶硅层406。在一实施例中，用于结晶非晶硅层404的激光退火工艺为一准分子激光退火工艺。准分子激光退火工艺可热处理基板至约摄氏100度与约摄氏1500度之间的温度。
经过激光退火工艺后，脱氢非晶硅层404转变成多晶硅层406，多晶硅层406大部分的结晶方向在于平面(111)，少部分的方向在于平面(220)。当形成多晶硅层406的期望结晶时，可获得高的光/暗导电率(photo/dark conductivity ratio)，并改善多晶硅层406的整体电性性质。
在脱氢非晶硅层404转变成多晶硅层406后，可进行图案化工艺、离子植入或其他沉积工艺以形成源极区和漏极区、栅极介电层及源极和漏极电极层，进而完成薄膜晶体管器件结构，如图1所示及以上配合图1讨论的内容。
如上所叙述，含硅层可用于制造薄膜晶体管器件中的其他层。图5A为根据本发明另一实施例的薄膜晶体管器件500的示意性的剖面图。薄膜晶体管器件500包括基板502，基板502上形成有栅极电极层504。基板502可包括玻璃，但可考虑其他基板材料，例如基于聚合物的基板(polymer based substrate)及柔性基板(flexible substrate)。在一实施例中，栅极电极层504可由任何合适的金属材料制造而成，例如铟锡氧化物(ITO)、铟锌氧化物(IZO)、铟锡锌氧化物(ITZO)、铝(Al)、钨(W)、铬(Cr)、钽(Ta)、钼(Mo)、铜(Cu)、钛(Ti)、其合金或其组合。
在基板502及栅极电极层504之上，形成栅极绝缘层506。适合于栅极绝缘层506的材料可为硅氧化物(SiO2)、氮氧化硅(SiON)、硅氮化物(SiN)或其组合等等。栅极绝缘层506可为单层、复合层、双层、多层或前述的其他种组合的形式，视需求而定。在一实施例中，栅极绝缘层506可具有硅氮化物层设置于硅氧化物上（或者颠倒过来），以形成基板502上双层结构(dual layer)，如虚线520所示。或者，栅极绝缘层506可为硅氧化物单层或硅氮化物单层，视需求而定。该硅氧化物层及硅氮化物层(或氮氧化硅层)可由如上所述的工艺300制造而成。硅氧化物及/或硅氮化物层可通过提供具有硅基气体及例如氩气的惰性气体、且不具氢气的气体混合物来制造。
在形成硅氧化物层的实施例中，气体混合物包含硅基气体、含氧气体及惰性气体。硅基气体的合适的例子包括但不限于硅烷(SiH4)、二硅烷(Si2H6)、四乙氧基硅烷(TEOS)、四氟化硅(SiF4)、四氯化硅(SiCl4)、二氯硅烷(SiH2Cl2)及其组合。含氧气体合适的例子包括氧气(O2)、一氧化二氮(N2O)、二氧化氮(NO2)、水气(H2O)、过氧化氢(H2O2)及臭氧(O3)等等。惰性气体合适的例子包含氦、氩、氖或氪等等。在一特定的实施例中，用于形成硅氧化物的气体混合物包含硅烷(SiH4)、氧气(O2)及氩气，或硅烷(SiH4)、一氧化二氮或二氧化氮(N2O或NO2)及氩气(Ar)。然而值得注意的是，若四乙氧基硅烷(TEOS)被用来当作硅基前体，则因为腔室中的总含氧量高，氧气(O2)不被使用为佳。
在形成硅氮化物层的实施例中，气体混合物包括硅基气体、含氮气体及惰性气体。可使用的硅基气体及惰性气体的种类如上所述。含氮气体合适的例子包括氮(N2)、一氧化二氮(N2O)、二氧化氮(NO2)、一氧化氮(NO)或氨气(NH3)及等等。在一特定的实施例中，用于形成硅氮化物层的气体混合物包括硅烷、氮气或氨气、及氩气。
因为使用惰性气体，需要的射频功率相较于没有使用惰性气体时低。特别是射频功率有可能减少达约20%。因为惰性气体原子很重，因而增强处理期间的离子轰击(ionbombardment)，所以使得射频功率的降低成为可能。可施加的合适的射频功率介于约1200毫瓦/平方厘米(mW/cm2)至约1300毫瓦/平方厘米之间。再者，当以一特定比例传送硅基气体及惰性气体至腔室中时，不只是降低必要的射频功率量，亦改善了薄膜沉积厚度的均匀性。因此，惰性气体的添加制造出具有可重复性、可靠度且高品质的硅氧化物薄膜。在一实施例中，惰性气体(例如氩气)的每单位基板表面积的体积流率可介于约1.05sccm/cm2与约1.828sccm/cm2之间，例如约1.65sccm/cm2。含硅前体可以介由约0.023sccm/cm2至约0.095sccm/cm2之间的每单位基板表面积的体积流率提供，例如约0.025sccm/cm2。含氧前体可以介于约1.05sccm/cm2至约1.66sccm/cm2之间的每单位基板表面积的体积流率被提供，例如约1.16sccm/cm2。因此，惰性气体的量为所供的硅基前体的量的约11至约80倍。惰性气体的量为所提供的氧基气体(oxygen based gas)的量的约0.6至约1.70倍。氧基气体的量为所提供的硅基前体的量的约11倍与约72倍之间。
再者，值得注意的是，依照所需，工艺参数的控制可相似于上述参照工艺300的步骤304所叙述的形成非硅层的工艺参数来控制。
接着，主动通道508可设置于栅极绝缘层506上。主动通道508可为以上述参照图3所叙述的工艺制造而成的低温多晶硅层(Lower Temperature Poly-Silicon layer,LTPS)。合适的掺杂物例如是N型或P型掺杂物，可依需求添加至低温多晶硅层中，以形成主动通道508。在主动通道508之上，可任选的蚀刻停止部(etchstop)514可被形成，以于源极电极510和漏极电极512形成的过程中保护主动通道508。可用于蚀刻停止部514的适合材料包括硅氧化物、硅氮化物及氮氧化硅。蚀刻停止部514可通过相似于以上所述用于形成栅极绝缘层506的工艺来形成。在一些实施例中，其他主动层511、513可先于源极和漏极电极510、512形成。主动层511、513可为P型主动层或N型主动层，例如N型含硅层或P型含硅层。
在源极和漏极电极510、512以及可任选的蚀刻停止部514(如果存在)之上，可形成钝化层518。可用于钝化层518的合适材料包括硅氧化物、硅氮化物及氮氧化硅。在一实施例中，相似于上述的栅极绝缘层506，钝化层518可为单层、复合层、双层、多层或前述其他组合的形式，视需求而定。请参照虚线516所绘示，在一实施例中，钝化层518可具有硅氮化物层设置于硅氧化物上，或者颠倒过来，以形成为源极和漏极电极510、512上的双层结构，如虚线516所示。该硅氧化物层及硅氮化物层(或氮氧化硅层)可由如上所述的工艺300制造而成，或者，硅氧化物层及硅氮化物层也可由如上所述用于形成栅极绝缘层506的工艺形成。硅氧化物及/或硅氮化物层可通过提供气体混合物来制造，该气体混合物具有硅基气体及例如氩气的惰性气体，且不具有氢气气体。或者，钝化层可为硅氧化物单层或硅氮化物单层。
图5B描述了可根据本发明一实施例使用的金属氧化物薄膜晶体管器件550的一实施例。除了主动通道508的材料不同之外，金属氧化物薄膜晶体管器件550可具有相似于以上参照图5A所述的低温多晶硅薄膜晶体管器件500的结构。金属氧化物薄膜晶体管器件550包含由含金属的层(metal containing layer)制造而成的主动通道530。形成于金属氧化物薄膜晶体管器件550的主动通道530的合适例子包括铟镓锌氧化物(InGaZnO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)或铟镓铝氮化物(InGaAlN)等等。在一特定的实施例中，主动通道530为铟镓锌氧化物(IGZO)层。类似地，栅极绝缘层506及钝化层518亦可为单层、复合层、双层、多层或前述的其他组合的形式，视需求而定。在一例中，钝化层518及栅极绝缘层506可为双层结构，该双层结构具有硅氮化物层设置于硅氧化物上。
当由氩稀释气体制造的实质上不含氢的硅氧化物层用于金属氧化物薄膜晶体管器件中时，金属氧化物薄膜晶体管器件可具有改善的电性性能。举例来说，启动电压Von(turn on voltage)及次阈值电压摆幅S值(Sub-threshold voltage swing value)两者均显著地降低。在一例中，Von从约-5.5V降低至约-0.25V。S值从约0.7V/decade降低至约0.4V/decade。开启电流Ion从约3.3×10-4安培(A)降低至约1.4×10-4A。关闭电流Ioff从约4.8×10-12A降低至约1.4×10-13A。载子移动率(Mo)从约9.8cm2/(V·s)增加至约9.9cm2/(V·s)。
图6描述了可依据本发明一实施例使用的金属氧化物薄膜晶体管器件600的一实施例。金属氧化物薄膜晶体管器件600可具有相似于以上参照图5B所述的金属氧化物薄膜晶体管器件550的结构。金属氧化物薄膜晶体管器件600亦包括由含金属的层制造而成的主动通道530。形成于金属氧化物薄膜晶体管器件600中的主动通道530的合适例子包括铟镓锌氧化物(InGaZnO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)或铟镓铝氮化物(InGaAlN)等等。此外，上层介面(upper interface)540及下层介面(lower interface)542与主动通道530接触，并具有实质上不含氢的薄膜特性。上层介面540及下层介面542由不含氢的材料制成。举例来说，下层介面542形成于主动通道530及栅极绝缘层506之间。在这个情况下，栅极绝缘层506可被选择由实质上不含氢的硅氧化物层形成，如以上参照图5A-5B所示的薄膜晶体管器件所作的叙述。在栅极绝缘层506被设置成双层结构的实施例中，栅极绝缘层506可具有设置于基板502上的硅氮化物层，以及设置于硅氮化物层上的实质上不含氢的硅氧化物层，该硅氧化物层与主动通道530接触。类似地，上层介面540形成于主动通道530及钝化层518之间，由源极-漏极通道532的开口所定义。上层介面540也可被选择由实质上不含氢的硅氧化物层形成，如以上参照图5A-5B所示的薄膜晶体管器件所作的叙述。在钝化层518配置为双层结构的实施例中，钝化层518可具有实质上不含氢的硅氧化物层以及设置于实质上不含氢的硅氧化物层上的硅氮化物层，硅氧化物层设置于主动通道530上与主动通道530接触。
或者，额外的层也可形成于介面542、540，作为介面保护层。在一实施例中，蚀刻停止层也可被使用，以作为形成于介面542、540的介面保护层，以维持介面实质上不含氢。类似地，在一例中，介面保护层为实质上不含氢的硅氧化物层，如以上参照图5A-5B所示的薄膜晶体管器件所作的叙述。在另外一个例子中，介面保护层为含金属的介电层，例如氮化钽(TaN)、氮化钛(TiN)、氮化钨(WN)、氮化铜(CuN)及任何其他实质上不含氢(例如具有最低氢含量)的适合材料。
维持实质上不含氢的介面540、542与主动通道530的接触，被认为可降低氢气攻击主动通道的可能性，进而获得高品质的介面，以改善金属氧化物薄膜晶体管器件600的电性性能。
值得注意的是，用于本申请案的硅氮化物层亦可通过所属技术领域中的任何其他合适的工艺或技术来获得。
因此，这里描述的方法，通过最小化含硅层的氢含量以改善器件性能，有利于改善电子器件的电子移动率、稳定性及一致性。
虽然以上描述针对本发明的各实施例，然而在不脱离本发明的基本范围的情况下，可以设计本发明的其他实施例和进一步实施例，本发明的保护范围由所附权利要求来确定。

Claims (12)

1.一种于基板上形成硅层的方法，包括：
运送基板至处理腔室中；
提供气体混合物至所述处理腔室中，所述气体混合物具有硅基气体、惰性气体且实质上不含氢气，所述气体混合物的所述惰性气体的每单位基板表面积的体积流率为所述硅基气体的每单位基板表面积的体积流率的1.8倍至79倍；
施加射频功率，以将所述气体混合物激发成等离子体；
在所述等离子体存在的情况下形成非晶硅层于所述基板上；
于所述处理腔室中，在原处热处理所述基板至介于450摄氏度至500摄氏度之间的温度达少于5分钟的时限；以及
激光退火所述非晶硅层以形成多晶硅层，所述多晶硅层大部分的结晶方向在于平面(111)，少部分的方向在于平面(220)。
2.如权利要求1所述的方法，其特征在于，激光退火的步骤还包括：
加热所述基板至介于100摄氏度至1500摄氏度之间的温度。
3.如权利要求1所述的方法，其特征在于，施加所述射频功率的步骤还包括：
提供低于1500瓦的射频源功率。
4.如权利要求1所述的方法，其特征在于，提供所述气体混合物的步骤还包括：
将处理压力维持在0.5托耳至5托耳之间。
5.一种形成硅氧化物层的方法，包括：
提供气体混合物至处理腔室中，所述气体混合物具有硅基气体、惰性气体及含氧气体，所述气体混合物的所述惰性气体的每单位基板表面积的体积流率为所述硅基气体的每单位基板表面积的体积流率的11倍至80倍；
施加射频功率以将所述气体混合物激发成等离子体；
形成硅氧化物层于基板上；以及
于所述处理腔室中，在原处热处理所述基板至介于450摄氏度至500摄氏度之间的温度达少于5分钟的时限。
6.如权利要求5所述的方法，其特征在于，所述硅基气体包括硅烷或四乙氧基硅烷(TEOS)，所述含氧气体包括氧气或一氧化二氮。
7.如权利要求5所述的方法，其特征在于，所述气体混合物的所述惰性气体的每单位基板表面积的体积流率为所述含氧气体的每单位基板表面积的体积流率的0.6倍至1.7倍。
8.如权利要求5所述的方法，其特征在于，所述气体混合物的所述含氧气体的每单位基板表面积的体积流率为所述硅基气体的每单位基板表面积的体积流率的11倍至72倍。
9.如权利要求5所述的方法，其特征在于，施加所述射频功率的步骤还包括：
提供低于1500瓦的射频源功率。
10.如权利要求6所述的方法，其特征在于，所述硅基气体包括硅烷，所述含氧气体包括一氧化二氮。
11.一种金属氧化物薄膜晶体管器件，包括：
基板；
栅极绝缘层，设置于所述基板上，其中所述栅极绝缘层包括实质上不含氢的硅氧化物层；
主动通道，设置于所述栅极绝缘层上，其中所述主动通道包括下列至少一个：铟镓锌氧化物(InGaZnO)、铟镓锌氮氧化物(InGaZnON)、氧化锌(ZnO)、氮氧化锌(ZnON)、锌锡氧化物(ZnSnO)、镉锡氧化物(CdSnO)、镓锡氧化物(GaSnO)、钛锡氧化物(TiSnO)、铜铝氧化物(CuAlO)、锶铜氧化物(SrCuO)、镧铜硫氧化物(LaCuOS)、氮化镓(GaN)、铟镓氮化物(InGaN)、铝镓氮化物(AlGaN)或铟镓铝氮化物(InGaAlN)；
源极-漏极电极，设置于所述主动通道上；以及
钝化层，设置于所述源极-漏极电极上，其中所述钝化层包括实质上不含氢的硅氧化物层；
其中所述实质上不含氢的硅氧化物层由以下步骤形成：
提供气体混合物至处理腔室中，所述气体混合物具有硅基气体、惰性气体及含氧气体，所述气体混合物的所述惰性气体的每单位基板表面积的体积流率为所述硅基气体的每单位基板表面积的体积流率的11倍至80倍；
施加射频功率，以将所述气体混合物激发成等离子体；
形成所述实质上不含氢的硅氧化物层于所述基板上；以及
于所述处理腔室中，在原处热处理所述基板至介于450摄氏度至500摄氏度之间的温度达少于5分钟的时限。
12.一种金属氧化物薄膜晶体管器件，包括：
基板；以及
主动通道，设置于所述基板上的源极-漏极电极及栅极绝缘层之间，其中形成于所述主动通道及所述栅极绝缘层之间的介面包括实质上不含氢的介电表面；
其中所述栅极绝缘层由以下步骤形成：
提供气体混合物至处理腔室中，所述气体混合物具有硅基气体、惰性气体及含氧气体，所述气体混合物的所述惰性气体的每单位基板表面积的体积流率为所述硅基气体的每单位基板表面积的体积流率的11倍至80倍；
施加射频功率，以将所述气体混合物激发成等离子体；
形成所述栅极绝缘层于所述基板上；以及
于所述处理腔室中，在原处热处理所述基板至介于450摄氏度至500摄氏度之间的温度达少于5分钟的时限。
CN201280045437.6A 2011-10-07 2012-09-24 使用氩气稀释来沉积含硅层的方法 Active CN103828061B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201161544432P 2011-10-07 2011-10-07
US61/544,432 2011-10-07
US201261611532P 2012-03-15 2012-03-15
US61/611,532 2012-03-15
PCT/US2012/056928 WO2013052298A1 (en) 2011-10-07 2012-09-24 Methods for depositing a silicon containing layer with argon gas dilution

Publications (2)

Publication Number Publication Date
CN103828061A CN103828061A (zh) 2014-05-28
CN103828061B true CN103828061B (zh) 2018-02-13

Family

ID=48041504

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280045437.6A Active CN103828061B (zh) 2011-10-07 2012-09-24 使用氩气稀释来沉积含硅层的方法

Country Status (6)

Country Link
US (1) US9287137B2 (zh)
JP (1) JP6204917B2 (zh)
KR (3) KR101912888B1 (zh)
CN (1) CN103828061B (zh)
TW (1) TWI550722B (zh)
WO (1) WO2013052298A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969867B2 (en) * 2012-01-18 2015-03-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201438199A (zh) * 2013-03-29 2014-10-01 Hon Hai Prec Ind Co Ltd 主動式固態發光顯示器
CN105518868B (zh) * 2013-08-30 2019-06-28 国立研究开发法人科学技术振兴机构 InGaAlN基半导体元件
CN103531640A (zh) * 2013-11-01 2014-01-22 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103730373B (zh) 2013-12-31 2016-09-07 京东方科技集团股份有限公司 一种半导体器件的制备方法及半导体器件
KR102173644B1 (ko) * 2014-01-29 2020-11-03 엘지전자 주식회사 태양 전지 및 이의 제조 방법
JP6412322B2 (ja) * 2014-03-13 2018-10-24 東京エレクトロン株式会社 半導体デバイス、その製造方法、及びその製造装置
CN104538405B (zh) * 2015-01-04 2018-02-27 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示装置
CN105097550A (zh) * 2015-08-04 2015-11-25 深圳市华星光电技术有限公司 低温多晶硅薄膜晶体管的制作方法及低温多晶硅薄膜晶体管
TWI715645B (zh) * 2015-10-22 2021-01-11 美商應用材料股份有限公司 正形及縫隙填充非晶矽薄膜的沉積
JP6689140B2 (ja) * 2016-06-17 2020-04-28 東京エレクトロン株式会社 成膜方法およびｔｆｔの製造方法
RU2650381C1 (ru) * 2016-12-12 2018-04-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Омский государственный университет им. Ф.М. Достоевского" Способ формирования тонких пленок аморфного кремния
US11152514B2 (en) 2017-09-29 2021-10-19 Intel Corporation Multi-layer crystalline back gated thin film transistor
TWI648844B (zh) 2017-11-06 2019-01-21 Industrial Technology Research Institute 薄膜電晶體及其製造方法
KR20190061872A (ko) * 2017-11-28 2019-06-05 주식회사 원익아이피에스 비정질 실리콘막의 형성 방법
US10768532B2 (en) * 2018-05-15 2020-09-08 International Business Machines Corporation Co-optimization of lithographic and etching processes with complementary post exposure bake by laser annealing
JP7130548B2 (ja) * 2018-07-30 2022-09-05 東京エレクトロン株式会社 成膜方法及び成膜装置
TWI699892B (zh) * 2018-09-21 2020-07-21 友達光電股份有限公司 電子裝置及其製造方法
US10672797B2 (en) * 2018-09-30 2020-06-02 Chongqing Hkc Optoelectronics Technology Co., Ltd. Array substrate, method for fabricating array substrate and display
US10748759B2 (en) 2019-01-15 2020-08-18 Applied Materials, Inc. Methods for improved silicon nitride passivation films
US11037851B2 (en) 2019-08-30 2021-06-15 Applied Materials, Inc. Nitrogen-rich silicon nitride films for thin film transistors
US11495512B2 (en) * 2020-04-30 2022-11-08 Wisconsin Alumni Research Foundation Flexible transistors with near-junction heat dissipation
TWI756757B (zh) * 2020-07-28 2022-03-01 國立中山大學 薄膜電晶體的製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469848A (zh) * 2000-08-28 2004-01-21 Ӧ�ò��Ϲ�˾ 玻璃衬底的预多晶硅被覆
CN1926668A (zh) * 2004-05-21 2007-03-07 应用材料股份有限公司 在高介电常数的介电材料上的硅的氮氧化物层的形成
CN101335301A (zh) * 2007-06-27 2008-12-31 三星电子株式会社 薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法
CN101339960A (zh) * 2007-07-06 2009-01-07 株式会社半导体能源研究所 发光装置

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5773174A (en) * 1980-10-24 1982-05-07 Semiconductor Energy Lab Co Ltd Manufacturing apparatus for coating film
JP2633551B2 (ja) * 1987-03-18 1997-07-23 株式会社東芝 薄膜形成方法
KR920010885A (ko) 1990-11-30 1992-06-27 카나이 쯔또무 박막반도체와 그 제조방법 및 제조장치 및 화상처리장치
KR100306527B1 (ko) * 1994-06-15 2002-06-26 구사마 사부로 박막반도체장치의제조방법,박막반도체장치
AUPM982294A0 (en) 1994-12-02 1995-01-05 Pacific Solar Pty Limited Method of manufacturing a multilayer solar cell
JPH08288271A (ja) * 1995-04-18 1996-11-01 Sony Corp 成膜方法およびこれに用いる成膜装置
WO1997022141A1 (fr) * 1995-12-14 1997-06-19 Seiko Epson Corporation Procede de fabrication d'un film semi-conducteur mince et dispositif obtenu par ce procede
FR2743193B1 (fr) 1996-01-02 1998-04-30 Univ Neuchatel Procede et dispositif de depot d'au moins une couche de silicium hydrogene microcristallin ou nanocristallin intrinseque, et cellule photovoltaique et transistor a couches minces obtenus par la mise en oeuvre de ce procede
JPH10117006A (ja) 1996-08-23 1998-05-06 Kanegafuchi Chem Ind Co Ltd 薄膜光電変換装置
JP2985789B2 (ja) * 1996-08-30 1999-12-06 日本電気株式会社 半導体装置の製造方法
JPH11102861A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶シリコン薄膜の製造方法
US6730368B1 (en) * 1997-09-25 2004-05-04 Kabushiki Kaisha Toshiba Method of preparing a poly-crystalline silicon film
WO1999025029A1 (fr) 1997-11-10 1999-05-20 Kaneka Corporation Procede de production d'un transducteur photoelectrique a film mince de silicium et dispositif de dcpv active par plasma
US6265288B1 (en) 1998-10-12 2001-07-24 Kaneka Corporation Method of manufacturing silicon-based thin-film photoelectric conversion device
JP3589581B2 (ja) 1999-02-26 2004-11-17 株式会社カネカ タンデム型の薄膜光電変換装置の製造方法
EP1032052B1 (en) 1999-02-26 2010-07-21 Kaneka Corporation Method of manufacturing silicon based thin film photoelectric conversion device
JP3046965B1 (ja) 1999-02-26 2000-05-29 鐘淵化学工業株式会社 非晶質シリコン系薄膜光電変換装置の製造方法
IT1312150B1 (it) 1999-03-25 2002-04-09 Lpe Spa Perfezionata camera di reazione per reattore epitassiale
TW480554B (en) * 1999-07-22 2002-03-21 Semiconductor Energy Lab Semiconductor device and manufacturing method thereof
DE19935046C2 (de) 1999-07-26 2001-07-12 Schott Glas Plasma-CVD-Verfahren und Vorrichtung zur Herstellung einer mikrokristallinen Si:H-Schicht auf einem Substrat sowie deren Verwendung
JP2001110724A (ja) * 1999-10-06 2001-04-20 Matsushita Electric Ind Co Ltd アモルファスシリコン薄膜とそれを用いたポリシリコン薄膜の製造方法
JP4493779B2 (ja) * 2000-01-31 2010-06-30 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3527496B2 (ja) 2000-03-03 2004-05-17 松下電器産業株式会社 半導体装置
JP2001345272A (ja) 2000-05-31 2001-12-14 Canon Inc シリコン系薄膜の形成方法、シリコン系薄膜及び光起電力素子
JP2001168100A (ja) * 2000-08-25 2001-06-22 Seiko Epson Corp 半導体装置の製造方法
US6566159B2 (en) 2000-10-04 2003-05-20 Kaneka Corporation Method of manufacturing tandem thin-film solar cell
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
JP4610080B2 (ja) * 2000-12-25 2011-01-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7026219B2 (en) * 2001-02-12 2006-04-11 Asm America, Inc. Integration of high k gate dielectric
TW523931B (en) * 2001-02-20 2003-03-11 Hitachi Ltd Thin film transistor and method of manufacturing the same
JP4433131B2 (ja) 2001-03-22 2010-03-17 キヤノン株式会社 シリコン系薄膜の形成方法
US6649032B2 (en) * 2001-05-21 2003-11-18 Sharp Laboratories Of America, Inc. System and method for sputtering silicon films using hydrogen gas mixtures
US6869838B2 (en) * 2002-04-09 2005-03-22 Applied Materials, Inc. Deposition of passivation layers for active matrix liquid crystal display (AMLCD) applications
JP2003264198A (ja) * 2003-02-06 2003-09-19 Nec Corp 薄膜トランジスタおよび薄膜トランジスタを用いた電子機器
JP4341062B2 (ja) * 2003-02-12 2009-10-07 日本電気株式会社 薄膜トランジスタおよびその製造方法
US6759277B1 (en) 2003-02-27 2004-07-06 Sharp Laboratories Of America, Inc. Crystalline silicon die array and method for assembling crystalline silicon sheets onto substrates
JP2005004183A (ja) * 2003-05-20 2005-01-06 Advanced Lcd Technologies Development Center Co Ltd 発光型表示装置
JP2005247678A (ja) * 2004-02-03 2005-09-15 Seiko Epson Corp 酸化シリコン膜の形成方法および酸化シリコン膜
US8083853B2 (en) 2004-05-12 2011-12-27 Applied Materials, Inc. Plasma uniformity control by gas diffuser hole design
US7429410B2 (en) 2004-09-20 2008-09-30 Applied Materials, Inc. Diffuser gravity support
KR100718837B1 (ko) 2004-12-30 2007-05-16 삼성전자주식회사 반구형 실리콘을 갖는 캐패시터의 제조 방법 및 이를이용한 반도체 장치의 제조 방법
US7687383B2 (en) 2005-02-04 2010-03-30 Asm America, Inc. Methods of depositing electrically active doped crystalline Si-containing films
US8709162B2 (en) 2005-08-16 2014-04-29 Applied Materials, Inc. Active cooling substrate support
US7829159B2 (en) * 2005-12-16 2010-11-09 Asm Japan K.K. Method of forming organosilicon oxide film and multilayer resist structure
JP5309426B2 (ja) 2006-03-29 2013-10-09 株式会社Ｉｈｉ 微結晶シリコン膜形成方法及び太陽電池
US7655542B2 (en) 2006-06-23 2010-02-02 Applied Materials, Inc. Methods and apparatus for depositing a microcrystalline silicon film for photovoltaic device
JP5105842B2 (ja) * 2006-12-05 2012-12-26 キヤノン株式会社 酸化物半導体を用いた表示装置及びその製造方法
JP5395384B2 (ja) * 2007-09-07 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
JP4606450B2 (ja) * 2007-11-05 2011-01-05 株式会社日立製作所 表示装置
JP5469851B2 (ja) * 2007-11-27 2014-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101412761B1 (ko) * 2008-01-18 2014-07-02 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5306705B2 (ja) * 2008-05-23 2013-10-02 株式会社半導体エネルギー研究所 半導体装置
US8258511B2 (en) * 2008-07-02 2012-09-04 Applied Materials, Inc. Thin film transistors using multiple active channel layers
JP5564331B2 (ja) * 2009-05-29 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN102576734B (zh) * 2009-10-21 2015-04-22 株式会社半导体能源研究所 显示装置和包括显示装置的电子设备
KR101810254B1 (ko) * 2009-11-06 2017-12-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작 방법
JP2011139052A (ja) * 2009-12-04 2011-07-14 Semiconductor Energy Lab Co Ltd 半導体記憶装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1469848A (zh) * 2000-08-28 2004-01-21 Ӧ�ò��Ϲ�˾ 玻璃衬底的预多晶硅被覆
CN1926668A (zh) * 2004-05-21 2007-03-07 应用材料股份有限公司 在高介电常数的介电材料上的硅的氮氧化物层的形成
CN101335301A (zh) * 2007-06-27 2008-12-31 三星电子株式会社 薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法
CN101339960A (zh) * 2007-07-06 2009-01-07 株式会社半导体能源研究所 发光装置

Also Published As

Publication number Publication date
KR20180118803A (ko) 2018-10-31
KR101912888B1 (ko) 2018-12-28
TW201320199A (zh) 2013-05-16
US20130087783A1 (en) 2013-04-11
WO2013052298A1 (en) 2013-04-11
US9287137B2 (en) 2016-03-15
CN103828061A (zh) 2014-05-28
KR20140074352A (ko) 2014-06-17
KR20170033917A (ko) 2017-03-27
JP6204917B2 (ja) 2017-09-27
JP2015501078A (ja) 2015-01-08
TWI550722B (zh) 2016-09-21

Similar Documents

Publication Publication Date Title
CN103828061B (zh) 使用氩气稀释来沉积含硅层的方法
TWI514475B (zh) 形成無氫含矽介電層的方法
US8349669B2 (en) Thin film transistors using multiple active channel layers
US10224432B2 (en) Surface treatment process performed on devices for TFT applications
US10170569B2 (en) Thin film transistor fabrication utlizing an interface layer on a metal electrode layer
US20170092492A1 (en) Methods for forming a silicon containing dielectric film using a gas mixture with ar gas dilusion
KR102624643B1 (ko) 박막 트랜지스터 구조들을 위한 유도 결합 고밀도 플라즈마 막들을 형성하는 방법
US10748759B2 (en) Methods for improved silicon nitride passivation films
US20080241355A1 (en) Thin film transistor devices having high electron mobility and stability

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant