CN101335301A - 薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法 - Google Patents
薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法 Download PDFInfo
- Publication number
- CN101335301A CN101335301A CNA2008100886159A CN200810088615A CN101335301A CN 101335301 A CN101335301 A CN 101335301A CN A2008100886159 A CNA2008100886159 A CN A2008100886159A CN 200810088615 A CN200810088615 A CN 200810088615A CN 101335301 A CN101335301 A CN 101335301A
- Authority
- CN
- China
- Prior art keywords
- channel layer
- layer
- film transistor
- thin
- transition metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 65
- 238000000034 method Methods 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 229910052723 transition metal Inorganic materials 0.000 claims abstract description 38
- 150000003624 transition metals Chemical class 0.000 claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 25
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 claims abstract description 5
- 238000009413 insulation Methods 0.000 claims description 36
- 239000000463 material Substances 0.000 claims description 32
- 229910052802 copper Inorganic materials 0.000 claims description 16
- 239000010949 copper Substances 0.000 claims description 16
- 238000002161 passivation Methods 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910017052 cobalt Inorganic materials 0.000 claims description 8
- 239000010941 cobalt Substances 0.000 claims description 8
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N zinc oxide Inorganic materials [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 claims description 8
- 239000011787 zinc oxide Substances 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 176
- 230000000052 comparative effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 238000002347 injection Methods 0.000 description 4
- 239000007924 injection Substances 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052738 indium Inorganic materials 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000011701 zinc Substances 0.000 description 2
- 244000287680 Garcinia dulcis Species 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- -1 wherein Substances 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Dram (AREA)
Abstract
本发明提供一种用于薄膜晶体管的沟道层、一种薄膜晶体管和它们的制造方法。用于薄膜晶体管的沟道层可以包含掺杂有过渡金属的IZO(氧化铟锌)。薄膜层晶体管可以包括：栅电极和沟道层，形成在基底上；栅绝缘层，形成在栅电极和沟道层之间；源电极和漏电极，接触沟道层的端部。
Description
技术领域
示例实施例涉及一种用于薄膜晶体管的沟道层、一种包括该沟道层的薄膜晶体管以及它们的制造方法。
背景技术
在平板显示设备(例如，液晶显示设备和/或有机发光显示设备)中，薄膜晶体管可以被用作开关装置或驱动装置。形成沟道层的材料和作为移动电荷载流子的路径的沟道层的状态可以影响薄膜晶体管的载流子迁移率或漏电流。
在现今的液晶显示设备中，薄膜晶体管的沟道层大部分可由非晶硅层形成，如此，薄膜晶体管的载流子迁移率会相对低(大约0.5cm2/Vs)，因此，难以提高液晶显示设备的操作速度。
因此，在相关技术中，已经研究了作为薄膜晶体管的沟道层的具有的载流子迁移率高于非晶硅层的载流子迁移率的半导体氧化物材料层，例如，ZnO类材料层，因为ZnO类材料层的载流子迁移率比非晶硅层的载流子的迁移率高几十倍。
发明内容
示例实施例提供了一种由具有载流子迁移率高于非晶硅层的载流子迁移率的材料形成的沟道层、一种包括该沟道层的薄膜晶体管以及制造它们的方法。
根据示例实施例，一种用于薄膜晶体管的沟道层可以包含掺杂有过渡金属的IZO(氧化铟锌)。沟道层可以由用式a(In2O3)·b(ZnO)表示的材料制成，其中，a和b是这样的实数，即，a＞大约0且b＞大约0。沟道层可以由用式a(In2O3)·b(ZnO)表示的材料形成，其中，a和b是这样的实数，即，大约0＜a≤大约1且b≥大约1。过渡金属可以为从钴族到铜族的元素中选择的至少一种元素。过渡金属可以为Ni或Cu。过渡金属的掺杂浓度可以为大约103原子/立方厘米(atom/cm3)～大约1022atom/cm3。
根据示例实施例，一种薄膜晶体管可以包括：栅电极和根据示例实施例的沟道层，在基底上；栅绝缘层，在栅电极和沟道层之间；源电极和漏电极，接触沟道层的端部。栅电极可以在沟道层上方或下方。薄膜晶体管还可以包括：钝化层，在栅绝缘层和栅电极上或在栅绝缘层、源电极和漏电极上。
根据示例实施例，一种形成用于薄膜晶体管中的沟道层的方法可以包括：提供用于形成沟道的半导体材料层；将半导体材料层图案化以形成沟道层，其中，半导体材料层可为掺杂有过渡金属的IZO层。沟道层可以由用式a(In2O3)·b(ZnO)表示的材料形成，其中，a和b是这样的实数，即，a＞大约0且b＞大约0。沟道层可以由用式a(In2O3)·b(ZnO)表示的材料形成，其中，a和b是这样的实数，即，大约0＜a≤大约1且b≥大约1。过渡金属可以为从钴族到铜族的元素中选择的至少一种元素。过渡金属可以为Ni或Cu。过渡金属的掺杂浓度可以为大约103atom/cm3～大约1022atom/cm3。
根据示例实施例，一种制造薄膜晶体管的方法可以包括：在基底上形成根据示例实施例的沟道层；在沟道层上形成源电极和漏电极，其中，源电极和漏电极接触沟道层的端部；在沟道层的暴露部分以及源电极和漏电极上形成栅绝缘层；在栅绝缘层上形成栅电极。所述方法还可以包括：在栅绝缘层和栅电极上形成钝化层。
根据示例实施例，一种制造薄膜晶体管的方法可以包括：在基底上形成栅电极和栅绝缘层；在栅绝缘层上形成根据示例实施例的沟道层；在沟道层上形成源电极和漏电极，其中，源电极和漏电极接触沟道层的端部。所述方法还可以包括：在栅绝缘层上形成钝化层以覆盖源电极和漏电极。
示例实施例的使用可以实现包括具有提高了的载流子迁移率的沟道层的薄膜晶体管。
附图说明
通过下面结合附图的详细描述，将更清楚地理解示例实施例。图1至图6表示这里描述的非限制性示例实施例。
图1和图2是根据示例实施例的薄膜晶体管的剖视图；
图3A至图3F和图4A至图4D分别是示出了根据示例实施例的制造图1和图2中的薄膜晶体管的方法的剖视图；
图5是示出了根据示例实施例的对于图2中的薄膜晶体管的每个漏电压Vd，漏电流Id随栅电压Vg而变化的特性的曲线图；
图6是示出了作为与示例实施例进行对比的对比性示例而制造的薄膜晶体管的每个漏电压Vd，漏电流Id随栅电压Vg而变化的特性的曲线图。
应该注意的是，附图意在示出应用在特定示例实施例中的方法、结构和/或材料的一般特性，并意在补充下面提供的书面描述。然而，这些附图并不是按比例的，并不会精确地反映任何给出的实施例的精确结构或性能特性，并不应该被解释为限定或限制示例实施例所包含值和性质的范围。具体地讲，为了清晰起见，可以减小或夸大模块、层、区域和/或结构元件的相对厚度和位置。在各个附图中的相似或相同标号的使用意在表示存在相似或相同的元件或特征。
具体实施方式
现在，将参照附图来更充分地描述示例实施例，在附图中，示出了示例实施例。然而，示例实施例可以以许多不同的形式来实施，并不应被理解为限于这里阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并将示例实施例的范围充分地传达给本领域的技术人员。在附图中，为了清晰起见，夸大了层、膜和区域的厚度。在整个说明书中，相同的标号表示相同的元件。
应该理解的是，当元件或层被称为“在”另一元件或层“上”、“连接到”另一元件或层或者“结合到”另一元件或层时，它可以直接在另一元件或层上、直接连接到另一元件或层或者直接结合到另一元件或层，或者可以存在中间元件或中间层。相反，当元件被称为“直接在”另一元件或层“上”、“直接连接到”另一元件或层或者“直接结合到”另一元件或层时，不存在中间元件或中间层。相同的标号始终代表相同的元件。如这里所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和全部组合。
应该理解的是，虽然术语第一、第二、第三等可以在这里用来描述不同的元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应该受这些术语限制。这些术语仅是用来将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开。因此，在不脱离示例实施例的教导的情况下，下面讨论的第一元件、组件、区域、层或部分可以被称为第二元件、组件、区域、层或部分。
为了描述方便，在这里可以使用空间相对术语，例如，“在......以下”“在......之下”、“下面的”、“在......之上”、“上面的”等来描述如附图中示出的一个元件或特征与其它元件或特征的关系。应该理解的是，空间相对术语意在包括除附图中描述的方位之外的装置在使用或操作中的不同方位。例如，如果将附图中的装置翻转，则被描述为“在”其它元件或特征“以下”或“之下”的元件将随后被定位为“在”其它元件或特征“之上”。因此，示例性术语“在......之下”可以包括“在......之上”和“在......之下”两个方位。可将装置另外定位(旋转90度或处于其它方位)，并相应地解释这里使用的空间相对描述符。
这里使用的术语只是出于描述具体实施例的目的，而不意在成为示例实施例的限制。除非上下文另外清楚地指出，否则这里所使用的单数形式也意在包括复数形式。还应该理解的是，当术语“包括”和/或“包含”在此说明书中使用时，其表明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。
在这里参照作为示例实施例的理想的实施例(和中间结构)的示意图的剖视图来描述示例实施例。如此，将预料到由例如制造技术和/或公差造成的示图的形状的变化。因此，示例实施例不应该被理解为限于这里示出的区域的具体形状，而是将包括例如由制造造成的形状的偏差。例如，示出为矩形的注入区通常会在其边缘处具有倒圆的或者弯曲的特征和/或具有注入浓度梯度，而不是从注入区到非注入区的二元变化。同样，通过注入形成的埋区会导致在埋区和发生注入的表面之间的区域中的一些注入。因此，附图中示出的区域本质上是示意性的，它们的形状不意在示出装置的区域的实际形状，并不意在限制示例实施例的范围。
除非另外限定，否则这里使用的所有术语(包括技术术语和科学术语)的含义与示例实施例所属领域的普通技术人员通常理解的含义相同。还应该理解的是，除非在这里被特定地限定，否则术语(比如在通用字典里定义的术语)应该被理解为其含义与相关领域的环境中它们的含义一致，并且不应该被理想化或过度正式地理解。
图1是根据示例实施例的薄膜晶体管的剖视图。薄膜晶体管可以具有其中栅电极140形成在沟道层110上的顶部栅(top gate)结构。参照图1，沟道层110可以形成在基底100上。基底100可以为硅基底、玻璃基底或塑料基底，并且基底100可以透明或不透明。源电极120a和漏电极120b可以形成在基底100上以接触沟道层110的端部，源电极120a和漏电极120b可以为单层金属层或多层金属层。覆盖沟道层110、源电极120a和漏电极120b或在沟道层110、源电极120a和漏电极120b上的栅绝缘层130可以形成在基底100上。栅电极140可以形成在栅绝缘层130上，并可以位于沟道层110的上方。形成栅电极140的材料可以与形成源电极120a的材料相同或不同。覆盖栅电极140或在栅电极140上的钝化层150可以形成在栅绝缘层130上。栅绝缘层130和钝化层150可以为氧化硅层或氮化硅层。
沟道层110可以具有大约30nm～大约200nm的厚度，源电极120a可以具有大约10nm～大约200nm的厚度，漏电极120b可以具有大约10nm～大约200nm的厚度，栅绝缘层130可以具有大约50nm～大约300nm的厚度，栅电极140可以具有大约50nm～大约300nm的厚度。
沟道层110可以为其中掺杂有过渡金属的氧化铟锌(IZO)层，该IZO层可以为a(In2O3)·b(ZnO)层，其中，a和b为这样的实数，即，a＞大约0且b＞大约0，并且可以为这样的实数，即，大约0＜a≤大约1且b≥大约1。掺杂到沟道层110中的过渡金属可以为从由钴族到铜族的元素(Co、Rh、Ir、Mt、Ni、Pd、Pt、Ds、Cu、Ag、Au和/或Rg)中选择的至少一种元素。例如，掺杂到沟道层110中的过渡金属可以为Ni或Cu，过渡金属的掺杂浓度可以为大约103atom/cm3至大约1022atom/cm3。
图2是根据示例实施例的薄膜晶体管的剖视图。薄膜晶体管可以具有其中栅电极240形成在沟道层210下方的底部栅(bottom gate)结构。参照图2，栅电极240可以形成在基底200上，覆盖栅电极240或在栅电极240上的栅绝缘层230可以形成在基底200上。沟道层210可以形成在栅电极240上方的栅绝缘层230上，沟道层210可以为其中掺杂有过渡金属的IZO层。沟道层210沿X方向的宽度可以大于栅电极240沿X方向的宽度。
源电极220a和漏电极220b可以形成在栅绝缘层230上，并接触沟道层210的端部。覆盖源电极220a和漏电极220b或在源电极220a和漏电极220b上的钝化层250可以形成在栅绝缘层230上。图2中的基底200、沟道层210、源电极220a、漏电极220b、栅绝缘层230、栅电极240和钝化层250的材料和厚度可以分别与图1的基底100、沟道层110、源电极120a、漏电极120b、栅绝缘层130、栅电极140和钝化层150的材料和厚度相同。
图3A至图3F是示出了根据示例实施例的制造图1中的薄膜晶体管的方法的剖视图。下面描述的方法用于制造具有顶部栅结构的薄膜晶体管。图3A至图3F的元件的相同的标号用于表示与图1中的元件基本相同的元件。
参照图3A，可以在基底100上形成用于形成沟道的半导体材料层110′，半导体材料层110′可以为其中掺杂有过渡金属的IZO层。过渡金属可以为从钴族到铜族元素中选择的至少一种元素，过渡金属的掺杂浓度可以为大约103atom/cm3至大约1022atom/cm3。可以使用物理气相沉积(PVD)方法(例如，溅射方法和/或蒸发方法)来形成半导体材料层110′。可以使用至少一个靶来形成半导体材料层110′，靶中可以包含过渡金属。
例如，至少一个靶可以包含In2O3和Ga2O3中的至少一种和过渡金属。如果靶不包含过渡金属，则可以在基底100上形成未掺杂的IZO层。可以通过将过渡金属的离子注入到未掺杂的IZO层中来形成半导体材料层110′。因此，半导体材料层110′可以为其中掺杂有过渡金属的a(In2O3)·b(ZnO)层，其中，a和b为这样的实数，即，a＞大约0且b＞大约0，并且可以为这样的实数，即，大约0＜a≤大约1且b≥大约1。
参照图3B，可以通过将半导体材料层110′图案化来形成沟道层110。参照图3C，可以在基底100上形成覆盖沟道层110或在沟道层110上的源/漏电极层120，源/漏电极层120可以形成为单层金属层或多层金属层。
参照图3D、可以暴露沟道层110的上表面的一部分，因此，可以通过例如源/漏电极层120的干蚀刻来形成接触沟道层110的端部的源电极120a和漏电极120b。
参照图3E，可以在基底100上形成覆盖沟道层110的暴露部分以及源电极120a和漏电极120b或在沟道层110的暴露部分以及源电极120a和漏电极120b上的栅绝缘层130。栅绝缘层130可以由氧化硅或氮化硅形成。可以在栅绝缘层130上形成栅电极140，使得栅电极140位于沟道层110的上方。形成栅电极140的材料可以与用于形成源电极120a和漏电极120b的材料相同或不同。
参照图3F，可以在栅绝缘层130上形成覆盖栅电极140或在栅电极140上的钝化层150。钝化层150可以由氧化硅或氮化硅形成。因此，根据上面的方法形成的薄膜晶体管可以在预定或给定的温度下退火。
图4A至图4D是示出了根据示例实施例的制造薄膜晶体管的剖视图。下面描述的方法用于制造具有底部栅结构的薄膜晶体管。图2和图4A至图4D中的相同的标号基本表示相同的元件。参照图4A，可以在基底200上形成栅电极240，可以在基底200上形成覆盖栅电极240或在栅电极240上的栅绝缘层230。
参照图4B，可以在栅绝缘层230上形成沟道层210，使得沟道层210位于栅电极240的上方。可以利用与参照图3A和图3B描述的形成沟道层110的方法相同的方法来形成沟道层210，并且沟道层210可以等同于图2中的沟道层210。参照图4C，可以在栅绝缘层230上形成接触沟道层210的端部并暴露沟道层210的顶部表面的一部分的源电极220a和漏电极220b。参照图4D，可以在基底200上形成覆盖沟道层210的暴露部分、源电极220a和漏电极220b或在沟道层210的暴露部分、源电极220a和漏电极220b上的钝化层250。
图5是示出了根据示例实施例的对于图2中的薄膜晶体管的每个漏电压Vd，的漏电流Id随栅电压Vg而变化的特性的曲线图。图5中的曲线图为从使用掺杂有Ni的IZO层作为沟道层210的薄膜晶体管而获得的结果。此外，沟道层210中的Zn、In和Ni的含量比可以为Zn∶In∶Ni＝大约1∶大约1.0121∶大约0.0079(原子比)。
图6是示出了对于作为与示例实施例进行对比的对比性示例而制造的薄膜晶体管的每个漏电压Vd，漏电流Id随栅电压Vg而变化的特性的曲线图。图6中的曲线图为从使用未掺杂的IZO层作为沟道层的薄膜晶体管而获得的结果。在作为对比性示例而制造的薄膜晶体管中，除了用于形成沟道层210的材料不同之外，其构造可以与图2的薄膜晶体管的构造相同。
参照图5和图6，根据示例实施例的薄膜晶体管甚至在大约10.1V的相对高的漏电压Vd下也可以表现出开关特性。然而，对比性示例的薄膜晶体管在大约0.1V的相对低的漏电压Vd下没有表现出开关特性，这是因为掺杂在根据示例实施例的薄膜晶体管的沟道层210中的过渡金属可以控制沟道层210的电导率。例如，对比性示例的薄膜晶体管的沟道层可以包含具有四个价电子的In(铟)，并且可以不包含过渡金属。
因此，对比性示例的沟道层可以具有相对提高了的电导率，并可以在栅电压范围内不表现出开关特性。然而，根据示例实施例的薄膜晶体管的沟道层210可以包含具有少于4个价电子的过渡金属，因此，可以具有适当的电导率，从而具有开关特性。此外，因为对比性示例的沟道层，例如，未掺杂的IZO层对光相对敏感，所以将该沟道层作为显示装置的沟道层会是不适合的。然而，掺杂有过渡金属的薄膜晶体管的沟道层110和210对光可相对稳定，因此，根据示例实施例的薄膜晶体管的沟道层110和210可以适于用作显示设备的沟道层。
从图5的结果中可以看出，根据示例实施例的薄膜晶体管的ON/OFF电流比可以高达106。此外，根据示例实施例的薄膜晶体管可以具有高达大约30cm2/Vs的迁移率。因此，根据示例实施例的薄膜晶体管可以具有相对高的开关特性。
如上所述，根据示例实施例的薄膜晶体管可以具有掺杂有过渡金属的IZO层作为沟道层。因此，根据示例实施例，可以实现具有增加了的开关特性和提高了的操作速度的薄膜晶体管。
虽然已经参照示例实施例的实施例具体地示出了描述了示例性实施例，但是不应该理解为限于这里阐述的实施例，而应该理解为示例。本领域技术人员应该理解的是，可以以各种方式修改示例性实施例，例如，修改薄膜晶体管的组成元件和结构。此外，薄膜晶体管不仅可以应用于液晶显示设备或有机发光显示设备，而且可以应用于存储装置和逻辑装置。因此，不是由示例实施例的详细描述而是由权利要求来限定示例性实施例的范围。
Claims (25)
1、一种用于薄膜晶体管的包含掺杂有过渡金属的氧化铟锌的沟道层。
2、如权利要求1所述的沟道层，其中，沟道层由用式a(In2O3)·b(ZnO)表示的材料制成，其中，a和b是这样的实数，即，a＞大约0且b＞大约0。
3、如权利要求2所述的沟道层，其中，a和b是这样的实数，即，大约0＜a≤大约1且b≥大约1。
4、如权利要求1所述的沟道层，其中，过渡金属为从钴族到铜族的元素中选择的至少一种元素。
5、如权利要求2所述的沟道层，其中，过渡金属为从钴族到铜族的元素中选择的至少一种元素。
6、如权利要求4所述的沟道层，其中，过渡金属为Ni或Cu。
7、如权利要求5所述的沟道层，其中，过渡金属为Ni或Cu。
8、如权利要求1所述的沟道层，其中，过渡金属的掺杂浓度为大约103atom/cm3～大约1022atom/cm3。
9、一种薄膜晶体管，包括：
栅电极和如权利要求1所述的沟道层，在基底上；
栅绝缘层，在栅电极和沟道层之间；
源电极和漏电极，接触沟道层的端部。
10、如权利要求9所述的薄膜晶体管，其中，栅电极在沟道层上方。
11、如权利要求10所述的薄膜晶体管，还包括：
钝化层，在栅绝缘层和栅电极上。
12、如权利要求9所述的薄膜晶体管，其中，栅电极在沟道层下方。
13、如权利要求12所述的薄膜晶体管，还包括：
钝化层，在栅绝缘层、沟道层、源电极和漏电极上。
14、一种形成使用在薄膜晶体管中的沟道层的方法，包括：
提供用于形成沟道的半导体材料层；
将半导体材料层图案化以形成沟道层，
其中，半导体材料层为掺杂有过渡金属的氧化铟锌层。
15、如权利要求14所述的方法，其中，沟道层由用式a(In2O3)·b(ZnO)表示的材料制成，其中，a和b是这样的实数，即，a＞大约0且b＞大约0。
16、如权利要求15所述的方法，其中，a和b是这样的实数，即，大约0＜a≤大约1且b≥大约1。
17、如权利要求14所述的方法，其中，过渡金属为从钴族到铜族的元素中选择的至少一种元素。
18、如权利要求15所述的方法，其中，过渡金属为从钴族到铜族的元素中选择的至少一种元素。
19、如权利要求17所述的方法，其中，过渡金属为Ni或Cu。
20、如权利要求18所述的方法，其中，过渡金属为Ni或Cu。
21、如权利要求14所述的方法，其中，过渡金属的掺杂浓度为大约103atom/cm3～大约1022atom/cm3。
22、一种制造薄膜晶体管的方法，包括：
在基底上形成如权利要求14所述的沟道层；
在沟道层上形成源电极和漏电极，其中，源电极和漏电极接触沟道层的端部；
在沟道层的暴露部分以及源电极和漏电极上形成栅绝缘层；
在栅绝缘层上形成栅电极。
23、如权利要求22所述的方法，还包括：
在栅绝缘层和栅电极上形成钝化层。
24、一种制造薄膜晶体管的方法，包括：
在基底上形成栅电极和栅绝缘层；
在栅绝缘层上形成如权利要求14所述的沟道层；
在沟道层上形成源电极和漏电极，其中，源电极和漏电极接触沟道层的端部。
25、如权利要求24所述的方法，还包括：
在栅绝缘层、沟道层、源电极和漏电极上形成钝化层。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070063826A KR101344483B1 (ko) | 2007-06-27 | 2007-06-27 | 박막 트랜지스터 |
| KR1020070063826 | 2007-06-27 | ||
| KR10-2007-0063826 | 2007-06-27 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101335301A true CN101335301A (zh) | 2008-12-31 |
| CN101335301B CN101335301B (zh) | 2013-09-18 |
Family
ID=40159323
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2008100886159A Expired - Fee Related CN101335301B (zh) | 2007-06-27 | 2008-03-31 | 薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US8324628B2 (zh) |
| JP (1) | JP2009010348A (zh) |
| KR (1) | KR101344483B1 (zh) |
| CN (1) | CN101335301B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103828061A (zh) * | 2011-10-07 | 2014-05-28 | 应用材料公司 | 使用氩气稀释来沉积含硅层的方法 |
| CN105514211A (zh) * | 2015-12-18 | 2016-04-20 | 河南大学 | 一种栅压控制的透明场效应紫外探测器及其制备方法 |
| US20160226471A1 (en) * | 2009-11-20 | 2016-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101728573B1 (ko) * | 2009-09-30 | 2017-04-19 | 다이니폰 인사츠 가부시키가이샤 | 플렉시블 디바이스용 기판, 플렉시블 디바이스용 박막 트랜지스터 기판, 플렉시블 디바이스, 박막 소자용 기판, 박막 소자, 박막 트랜지스터, 박막 소자용 기판의 제조 방법, 박막 소자의 제조 방법 및 박막 트랜지스터의 제조 방법 |
| EP2494599B1 (en) | 2009-10-30 | 2020-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN102612749B (zh) | 2009-11-06 | 2015-04-01 | 株式会社半导体能源研究所 | 半导体器件 |
| EP2348531B1 (en) * | 2010-01-26 | 2021-05-26 | Samsung Electronics Co., Ltd. | Thin film transistor and method of manufacturing the same |
| TWI524347B (zh) * | 2010-08-06 | 2016-03-01 | 半導體能源研究所股份有限公司 | 半導體裝置及其驅動方法 |
| US9312257B2 (en) * | 2012-02-29 | 2016-04-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| JP6051960B2 (ja) * | 2012-03-19 | 2016-12-27 | 株式会社リコー | 導電性薄膜、導電性薄膜形成用塗布液、電界効果型トランジスタ、及び電界効果型トランジスタの製造方法 |
| JP6516978B2 (ja) | 2013-07-17 | 2019-05-22 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| KR101728943B1 (ko) | 2015-04-24 | 2017-04-20 | 경희대학교 산학협력단 | 접촉 인식 센서 |
| US10890761B2 (en) | 2015-04-24 | 2021-01-12 | University-Industry Cooperation Group Of Kyung Hee University | Photoreactive sensor including optical amplification phototransistor, and display panel and vehicle control system including photoreactive sensor |
| US11710775B2 (en) * | 2020-05-29 | 2023-07-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Ferroelectric field effect transistor |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
| JP4090716B2 (ja) * | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
| JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
| JP2004193446A (ja) | 2002-12-13 | 2004-07-08 | Sanyo Electric Co Ltd | 半導体装置の製造方法および薄膜トランジスタの製造方法 |
| JP2004235180A (ja) | 2003-01-28 | 2004-08-19 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| US7262463B2 (en) * | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
| TWI221341B (en) * | 2003-09-18 | 2004-09-21 | Ind Tech Res Inst | Method and material for forming active layer of thin film transistor |
| US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
| JP5126729B2 (ja) * | 2004-11-10 | 2013-01-23 | キヤノン株式会社 | 画像表示装置 |
| JP5138163B2 (ja) * | 2004-11-10 | 2013-02-06 | キヤノン株式会社 | 電界効果型トランジスタ |
| JP4850457B2 (ja) * | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
-
2007
- 2007-06-27 KR KR1020070063826A patent/KR101344483B1/ko active IP Right Grant
-
2008
- 2008-02-29 US US12/073,102 patent/US8324628B2/en active Active
- 2008-03-31 CN CN2008100886159A patent/CN101335301B/zh not_active Expired - Fee Related
- 2008-05-20 JP JP2008131631A patent/JP2009010348A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160226471A1 (en) * | 2009-11-20 | 2016-08-04 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
| US10505520B2 (en) * | 2009-11-20 | 2019-12-10 | Semiconductor Energy Laboratory Co., Ltd. | Nonvolatile latch circuit and logic circuit, and semiconductor device using the same |
| CN103828061A (zh) * | 2011-10-07 | 2014-05-28 | 应用材料公司 | 使用氩气稀释来沉积含硅层的方法 |
| CN103828061B (zh) * | 2011-10-07 | 2018-02-13 | 应用材料公司 | 使用氩气稀释来沉积含硅层的方法 |
| CN105514211A (zh) * | 2015-12-18 | 2016-04-20 | 河南大学 | 一种栅压控制的透明场效应紫外探测器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8324628B2 (en) | 2012-12-04 |
| US20090001432A1 (en) | 2009-01-01 |
| CN101335301B (zh) | 2013-09-18 |
| KR101344483B1 (ko) | 2013-12-24 |
| KR20080114357A (ko) | 2008-12-31 |
| JP2009010348A (ja) | 2009-01-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101335301B (zh) | 薄膜晶体管的沟道层、薄膜晶体管及它们的制造方法 | |
| CN101527318B (zh) | 晶体管及其制造方法 | |
| US8558323B2 (en) | Thin film transistors having multi-layer channel | |
| CN101473444B (zh) | 半导体器件及该半导体器件的制作方法 | |
| Park et al. | High performance amorphous oxide thin film transistors with self-aligned top-gate structure | |
| US8450733B2 (en) | Oxide semiconductor thin film transistor, and method of manufacturing the same | |
| US8890141B2 (en) | Oxide semiconductor transistors and methods of manufacturing the same | |
| CN101719514B (zh) | 场效应晶体管及其制造工艺 | |
| CN102136499B (zh) | 薄膜晶体管及其制造方法 | |
| US10079313B2 (en) | Graphene electronic device having channel layer including graphene islands and method of fabricating the same | |
| CN103296087A (zh) | 晶体管、其制造方法以及包括该晶体管的电子装置 | |
| CN104916701A (zh) | 薄膜晶体管及其制造方法 | |
| US9111789B2 (en) | Thin film transistor array panel | |
| US10192890B2 (en) | Transistor array panel and method of manufacturing thereof | |
| CN104347813A (zh) | 晶体管、制造晶体管的方法和包括晶体管的电子装置 | |
| KR102042483B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| Avis et al. | Analysis of the solution-processed a-SnOx and HfO2 interface for applications in thin-film transistors | |
| KR101250371B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| CN104241391A (zh) | 薄膜晶体管 | |
| US9324805B2 (en) | Flexible graphene switching device | |
| Lee et al. | Effect of Tunable Sub-Source and Sub-Drain Device Behavior in Four-Terminal Operation Using Metal-Capping Thin-Film Transistors | |
| Zhou et al. | Abnormal threshold voltage shift and sub-channel generation in top-gate InGaZnO TFTs under backlight negative bias illumination stress | |
| KR100957780B1 (ko) | 투명 전자 소자 및 그 제조 방법 | |
| Wilson et al. | A thin‐film transistor with no apparent channel for simplified, high aperture ratio pixel architectures | |
| Mukhopadhyaya et al. | TFT Structure Simulation with Various High K Dielectric Materials for Non-volatile Memory Device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130918 Termination date: 20200331 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |