TWI524347B - 半導體裝置及其驅動方法 - Google Patents

半導體裝置及其驅動方法 Download PDF

Info

Publication number
TWI524347B
TWI524347B TW100127218A TW100127218A TWI524347B TW I524347 B TWI524347 B TW I524347B TW 100127218 A TW100127218 A TW 100127218A TW 100127218 A TW100127218 A TW 100127218A TW I524347 B TWI524347 B TW I524347B
Authority
TW
Taiwan
Prior art keywords
transistor
storage unit
electrode
oxide
semiconductor device
Prior art date
Application number
TW100127218A
Other languages
English (en)
Other versions
TW201209829A (en
Inventor
井上廣樹
加藤清
松崎隆德
長塚修平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201209829A publication Critical patent/TW201209829A/zh
Application granted granted Critical
Publication of TWI524347B publication Critical patent/TWI524347B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/403—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh
    • G11C11/405—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells with charge regeneration common to a multiplicity of memory cells, i.e. external refresh with three charge-transfer gates, e.g. MOS transistors, per cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Description

半導體裝置及其驅動方法
所公開的發明係關於一種利用半導體元件的半導體裝置及其驅動方法。
利用半導體元件的儲存裝置可以粗分為如果沒有電力供給儲存內容就消失的揮發性儲存裝置和即使沒有電力供給也保持儲存內容的非揮發性儲存裝置。
作為揮發性儲存裝置的典型例子，有DRAM(Dynamic Random Access Memory：動態隨機存取記憶體)。DRAM選擇構成記憶元件的電晶體並將電荷儲存在電容器中而儲存資訊。
根據上述原理，因為當從DRAM讀出資訊時電容器的電荷消失，所以每次讀出資訊時都需要再次進行寫入工作。另外，因為在構成記憶元件的電晶體中因截止狀態下的源極和汲極之間的洩漏電流(截止電流)等而即使電晶體未被選擇電荷也流出或流入，所以資料的保持期間較短。為此，需要按預定的週期再次進行寫入工作(刷新工作)，由此，難以充分降低耗電量。另外，因為如果沒有電力供給儲存內容就消失，所以需要利用磁性材料或光學材料的其他儲存裝置以實現較長期間的儲存保持。
作為揮發性儲存裝置的另一例子，有SRAM(Static Random Access Memory：靜態隨機存取記憶體)。SRAM使用正反器等電路保持儲存內容，而不需要進行刷新工作，在這一點上SRAM優越於DRAM。但是，因為SRAM使用正反器等電路，所以存在儲存容量的單價變高的問題。另外，在如果沒有電力供給儲存內容就消失這一點上，SRAM和DRAM相同。
作為非揮發性儲存裝置的典型例子，有快閃記憶體。快閃記憶體在電晶體的閘極電極和通道形成區域之間具有浮動閘極，在該浮動閘極保持電荷而進行儲存，因此，快閃記憶體具有資料保持期間極長(半永久)、不需要進行揮發性儲存裝置所需要的刷新工作的優點(例如，參照專利文獻1)。
但是，由於當進行寫入時產生的穿隧電流會引起構成記憶元件的閘極絕緣層的退化，因此發生因預定次數的寫入而使記憶元件不能工作的問題。為了緩和上述問題的影響，例如，使用使各記憶元件的寫入次數均等的方法，但是，為了使用該方法，需要具有複雜的週邊電路。另外，即使使用上述方法，也不能從根本上解決使用壽命的問題。就是說，快閃記憶體不合適於資訊的改寫頻率高的用途。
另外，為了對浮動閘極注入電荷或者去除該電荷，需要高電壓和用於該目的的電路。再者，還有由於電荷的注入或去除需要較長時間而難以實現寫入或擦除的高速化的問題。
[專利文獻1]　日本專利申請公開昭57-105889號公報
鑒於上述問題，所公開的發明的一個方式的目的之一在於：提供一種即使沒有電力供給也能夠保持儲存內容且對寫入次數也沒有限制的具有新的結構的半導體裝置。
在所公開的發明中，藉由使用可以使電晶體的截止電流充分小的材料如寬頻隙半導體的氧化物半導體材料構成半導體裝置。藉由使用可以使電晶體的截止電流充分小的半導體材料，可以長期保持資訊。
所公開的發明的一個方式是一種半導體裝置，包括：寫入字線；寫入及讀出字線；位元線；源極線；電位轉換電路；以及包含多個儲存單元的儲存單元陣列，其中儲存單元之一包括：包含第一閘極電極、第一源極電極、第一汲極電極以及第一通道形成區的n通道型第一電晶體；包含第二閘極電極、第二源極電極、第二汲極電極以及第二通道形成區的第二電晶體；以及電容元件，第一通道形成區和第二通道形成區包含不同的半導體材料，第一閘極電極、第二汲極電極以及電容元件的一方電極彼此電連接而構成保持電荷的節點，位元線、第一汲極電極以及第二源極電極彼此電連接，電位轉換電路的端子之一、源極線以及第一源極電極彼此電連接，寫入及讀出字線與電容元件的另一方電極電連接，寫入字線與第二閘極電極電連接，並且電位轉換電路具有一種功能，即在寫入期間中將電源電位選擇性地施加到源極線。
另外，所公開的發明的一個方式是一種半導體裝置，包括：寫入字線；寫入及讀出字線；位元線；源極線；電位轉換電路；以及包含多個儲存單元的儲存單元陣列，其中儲存單元之一包括：包含第一閘極電極、第一源極電極、第一汲極電極以及第一通道形成區的n通道型第一電晶體；包含第二閘極電極、第二源極電極、第二汲極電極以及第二通道形成區的第二電晶體；以及電容元件，第一通道形成區和第二通道形成區包含不同的半導體材料，第一閘極電極、第二汲極電極以及電容元件的一方電極彼此電連接而構成保持電荷的節點，位元線、第一汲極電極以及第二源極電極彼此電連接，電位轉換電路的端子之一、源極線以及第一源極電極彼此電連接，寫入及讀出字線與電容元件的另一方電極電連接，寫入字線與第二閘極電極電連接，源極線與多列的儲存單元電連接，並且電位轉換電路具有一種功能，即在寫入期間中將電源電位選擇性地施加到源極線。
另外，在上述半導體裝置中的任何一個中，第二電晶體的第二通道形成區較佳包含氧化物半導體。
另外，所公開的發明的另一方式是一種半導體裝置的驅動方法，包括如下步驟：使第一電晶體的閘極電極、第二電晶體的汲極電極以及電容元件的一方電極彼此電連接而構成的節點保持電荷，其中在將使第一電晶體成為導通狀態的電位施加到節點時，將電源電位供應到第一電晶體的源極電極。
另外，在上述半導體裝置的驅動方法中，第一電晶體的通道形成區和第二電晶體的通道形成區包含不同的半導體材料。
另外，在上述半導體裝置的驅動方法中，第二電晶體的通道形成區較佳包含氧化物半導體。
另外，在上述半導體裝置的驅動方法中，藉由利用電位轉換電路控制連接到第一電晶體的源極電極的源極線的電位，將電源電位供應到第一電晶體的源極電極。
另外，在本發明說明等中，"電極"或"佈線"的用語不限定構成要素的功能。例如，有時將"電極"用作"佈線"的一部分，反之亦然。再者，"電極"或"佈線"的用語還意味著多個"電極"或"佈線"形成為一體的情況等。
另外，"源極"和"汲極"的功能在使用極性不同的電晶體的情況或電路工作的電流方向變化的情況等下，有時互相調換。因此，在本發明說明中，"源極"和"汲極"的用語可以互相調換。
另外，在本發明說明等中，"電連接"包括隔著"具有某種電作用的元件"彼此連接的情況。這裏，"具有某種電作用的元件"只要可以進行連接物件間的電信號的授受，就對其沒有特別的限制。例如，"具有某種電作用的元件"不僅包括電極和佈線，而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、其他具有各種功能的元件等。
另外，在本發明說明等中，為方便起見，附加了"第一"、"第二"等序數詞，而其並不表示步驟順序或疊層順序。此外，其在本發明說明等中不表示用來特定發明的事項的固有名稱。另外，這些序數詞是為了避免構成要素的混淆而附記的，而不是用於在數目方面上進行限制。
使用氧化物半導體的電晶體的截止電流極小，因此藉由使用該電晶體可以在極長期間中保持儲存內容。就是說，因為不需要進行刷新工作，或者，可以將刷新工作的頻率降低到極低，所以可以充分降低耗電量。另外，即使在沒有電力供給的情況下(較佳的是，電位被固定)，也可以在較長期間內保持儲存內容。
另外，在根據所公開的發明的半導體裝置中，在寫入資訊時不需要高電壓，而且也沒有元件退化的問題。例如，不像現有的非揮發性記憶體的情況那樣，不需要對浮動閘極注入電子或從浮動閘極抽出電子，所以根本不發生閘極絕緣層的退化等的問題。就是說，根據所公開的發明的半導體裝置對能夠改寫的次數沒有限制，這限制是現有的非揮發性記憶體所具有的問題，所以可以顯著提高可靠性。再者，因為根據電晶體的導通狀態或截止狀態而進行資訊的寫入，所以容易實現高速工作。另外，還有不需要用於擦除資訊的工作的優點。
此外，因為使用氧化物半導體以外的材料的電晶體可以進行足夠的高速工作，所以藉由將該電晶體與使用氧化物半導體的電晶體組合而使用，可以充分地確保半導體裝置的工作(如資訊的讀出工作)的高速性。此外，藉由利用使用氧化物半導體以外的材料的電晶體，可以合適地實現被要求高速工作的各種電路(如邏輯電路、驅動電路等)。
以下，參照圖式說明所公開的發明的實施方式的例子。但是，所公開的發明不侷限於以下說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離所公開的發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此，所公開的發明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
注意，為了便於理解，圖式等所示出的各結構的位置、大小和範圍等有時不表示實際上的位置、大小和範圍等。因此，所公開的發明不一定侷限於圖式等所公開的位置、大小、範圍等。
實施方式1
在本實施方式中，參照圖1A-1、A-2及1B和圖2說明根據所公開的發明的一個方式的半導體裝置的基本電路結構及其工作。另外，在電路圖中，為了表示使用氧化物半導體的電晶體，有時附上"OS"的符號。
<基本電路1>
首先，參照圖1A-1、A-2和圖1B對最基本的電路結構及其工作進行說明。在圖1A-1所示的半導體裝置中，第一佈線(1st Line)與電晶體160的源極電極(或汲極電極)電連接，第二佈線(2nd Line)與電晶體160的汲極電極(或源極電極)電連接。另外，第三佈線(3rd Line)與電晶體162的源極電極(或汲極電極)電連接，第四佈線(4th Line)與電晶體162的閘極電極電連接。再者，電晶體160的閘極電極及電晶體162的汲極電極(或源極電極)與電容元件164的一方電極電連接，第五佈線(5th Line)與電容元件164的另一方電極電連接。
在此，例如，將使用氧化物半導體的電晶體用於電晶體162。使用氧化物半導體的電晶體具有截止電流極小的特徵。因此，藉由使電晶體162成為截止狀態，可以極長時間地保持電晶體160的閘極電極的電位。再者，藉由具有電容元件164，容易保持施加到電晶體160的閘極電極的電荷，也容易讀出所保持的資訊。
另外，作為電晶體160，可以使用n通道型電晶體，對其半導體材料沒有特別的限制。從提高資訊的讀出速度的觀點來看，例如，較佳使用利用單晶矽的電晶體等的開關速度快的電晶體。
此外，如圖1B所示，也可以採用不設置電容元件164的結構。
在圖1A-1所示的半導體裝置中，藉由有效地利用可以保持電晶體160的閘極電極的電位的特徵，可以如以下所示那樣進行資訊的寫入、保持以及讀出。
首先，對資訊的寫入及保持進行說明。首先，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，以使電晶體162成為導通狀態。由此，對電晶體160的閘極電極及電容元件164施加第三佈線的電位。也就是說，對電晶體160的閘極電極施加預定的電荷(寫入)。這裏，賦予兩個不同的電位的電荷(以下，將賦予低電位的電荷稱為電荷QL，而將賦予高電位的電荷稱為電荷QH)中的任何一種被施加。另外，也可以利用賦予三個以上的不同的電位的電荷提高儲存容量。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，以保持對電晶體160的閘極電極施加的電荷(保持)。
因為電晶體162的截止電流極小，所以電晶體160的閘極電極的電荷被長時間地保持。
接著，對資訊的讀出進行說明。當在對第一佈線施加預定的電位(定電位)的狀態下對第五佈線施加適當的電位(讀出電位)時，根據保持在電晶體160的閘極電極中的電荷量，第二佈線取不同的電位。一般來說，這是因為如下緣故：在電晶體160為n通道型電晶體時，當對電晶體160的閘極電極施加QH時的外觀上的臨界值Vth_H低於當對電晶體160的閘極電極施加QL時的外觀上的臨界值Vth_L。在此，"外觀上的臨界值"是指為使電晶體160成為"導通狀態"而需要的第五佈線的電位。從而，藉由將第五佈線的電位設定為Vth_H和Vth_L的中間電位V0，可以辨別對電晶體160的閘極電極施加的電荷。例如，在寫入時對電晶體160的閘極電極施加QH的情況下，當第五佈線的電位成為V0(>Vth_H)時，電晶體160成為"導通狀態"。另一方面，在對電晶體160的閘極電極施加QL的情況下，即使第五佈線的電位成為V0(<Vth_L)，電晶體160也處於"截止狀態"。因此，藉由辨別第二佈線的電位，可以讀出所保持的資訊。
另外，當將儲存單元配置為陣列狀而使用時，需要可以唯讀出所希望的儲存單元的資訊，像這樣，為了讀出預定的儲存單元的資訊，且不讀出除此以外的儲存單元的資訊，在電晶體160並聯連接的情況下，對讀出的物件之外的儲存單元的第五佈線施加無論閘極電極的狀態如何都使電晶體160成為"截止狀態"的電位，即小於Vth_H的電位，即可。另一方面，在電晶體160串聯連接的情況下，對第五佈線施加無論閘極電極的狀態如何都使電晶體160成為"導通狀態"的電位，即大於Vth_L的電位，即可。
接著，對資訊的改寫進行說明。資訊的改寫與上述資訊的寫入及保持同樣進行。也就是說，將第四佈線的電位設定為使電晶體162成為導通狀態的電位，而使電晶體162成為導通狀態。由此，對電晶體160的閘極電極及電容元件164施加第三佈線的電位(有關新的資訊的電位)。然後，藉由將第四佈線的電位設定為使電晶體162成為截止狀態的電位，使電晶體162成為截止狀態，而使電晶體160的閘極電極成為施加有有關新的資訊的電荷的狀態。
像這樣，根據所公開的發明的半導體裝置藉由再次進行資訊的寫入，可以直接改寫資訊。因此，不需要快閃記憶體等所需要的利用高電壓從浮動閘極抽出電荷的工作，可以抑制起因於擦除工作的工作速度的降低。換言之，實現了半導體裝置的高速工作。
另外，藉由將電晶體162的汲極電極(或源極電極)與電晶體160的閘極電極電連接，該汲極電極具有與用作非揮發性記憶元件的浮動閘極型電晶體的浮動閘極相同的作用。以下，有時將電晶體162的汲極電極(或源極電極)與電晶體160的閘極電極電連接的部分稱為節點FG。當電晶體162處於截止狀態時，該節點FG可以被認為埋設在絕緣體中，在節點FG中保持電荷。因為使用氧化物半導體的電晶體162的截止電流為使用矽半導體等而形成的電晶體的截止電流的十萬分之一以下，所以可以不考慮由於電晶體162的漏泄導致的儲存在節點FG中的電荷的消失。也就是說，藉由利用使用氧化物半導體的電晶體162，可以實現即使沒有電力供給也能夠保持資訊的非揮發性儲存裝置。
例如，當室溫(25℃)下的電晶體162的截止電流為10zA(1zA(zeptoampere)等於1×10-21A)以下，並電容元件164的電容值為10fF左右時，至少可以保持資料104秒以上。另外，當然該保持時間根據電晶體特性或電容值而變動。
另外，在所公開的發明的半導體裝置中，不存在在現有的浮動閘型電晶體中被指出的閘極絕緣層(隧道絕緣膜)的退化的問題。也就是說，可以解決以往被視為問題的在將電子注入到浮動閘極時閘極絕緣層退化的問題。這意味著在原理上不存在寫入次數的限制。另外，也不需要在現有的浮動閘極型電晶體中當寫入或擦除數據時所需要的高電壓。
圖1A-1所示的半導體裝置可以被認為如圖1A-2所示的半導體裝置，其中，構成該半導體裝置的電晶體等的要素包括電阻器及電容器。就是說，在圖1A-2中，電晶體160及電容元件164分別包括電阻器及電容器而構成。R1和C1分別是電容元件164的電阻值和電容值，電阻值R1相當於構成電容元件164的絕緣層的電阻值。此外，R2及C2分別是電晶體160的電阻值及電容值，其中電阻值R2相當於電晶體160處於導通狀態時的閘極絕緣層的電阻值，電容值C2相當於所謂的閘極電容(形成在閘極電極與源極電極或汲極電極之間的電容以及形成在閘極電極與通道形成區之間的電容)的電容值。
在以電晶體162處於截止狀態時的源極電極和汲極電極之間的電阻值(也稱為有效電阻值)為ROS的情況下，在電晶體162的閘極洩漏電流充分小的條件下，當R1及R2滿足R1ROS(R1為ROS以上)、R2ROS(R2為ROS以上)時，主要根據電晶體162的截止電流來決定電荷的保持期間(也可以稱為資訊的保持期間)。
另一方面，在不滿足上述條件的情況下，即使電晶體162的截止電流足夠小，也難以充分確保保持期間。這是因為電晶體162的截止電流以外的洩漏電流(例如，發生在源極電極與閘極電極之間的洩漏電流等)大的緣故。由此，本實施方式所公開的半導體裝置較佳滿足R1ROS及R2ROS的關係。
另一方面，C1和C2較佳滿足C1C2(C1為C2以上)的關係。這是因為如下緣故：藉由增大C1，當由第五佈線控制節點FG的電位時，可以高效地將第五佈線的電位供應到節點FG，從而可以將施加到第五佈線的電位間(例如，讀出電位和非讀出電位)的電位差抑制為低。
如上所述，藉由滿足上述關係，可以實現更佳的半導體裝置。另外，R1和R2由電晶體160的閘極絕緣層和電容元件164的絕緣層來控制。C1和C2也是同樣的。因此，較佳適當地設定閘極絕緣層的材料或厚度等，而滿足上述關係。
在本實施方式所示的半導體裝置中，節點FG起到與快閃記憶體等的浮動閘極型電晶體的浮動閘極相等的作用，但是，本實施方式的節點FG具有與快閃記憶體等的浮動閘極根本不同的特徵。
因為在快閃記憶體中施加到控制閘極的電位高，所以為了防止其電位影響到相鄰的單元的浮動閘極，需要保持各單元之間的一定程度的間隔。這是阻礙半導體裝置的高集成化的主要原因之一。並且，該主要原因起因於藉由施加高電場來發生穿隧電流的快閃記憶體的根本原理。
另一方面，根據本實施方式的半導體裝置根據使用氧化物半導體的電晶體的開關而工作，而不使用如上所述的利用穿隧電流注入電荷的原理。就是說，不需要如快閃記憶體那樣的用來注入電荷的高電場。由此，因為不需要考慮到控制閘極給相鄰的單元帶來的高電場的影響，所以容易實現高集成化。
此外，不需要高電場及大型週邊電路(升壓電路等)的一點也優越於快閃記憶體。例如，在寫入兩個階段(1位元)的資訊的情況下，在一個儲存單元中，可以使施加到根據本實施方式的儲存單元的電壓(同時施加到儲存單元的各端子的最大電位與最小電位之間的差異)的最大值為5V以下，較佳為3V以下。
再者，在使構成電容元件164的絕緣層的相對介電常數εr1與構成電晶體160的絕緣層的相對介電常數εr2不同的情況下，容易在構成電容元件164的絕緣層的面積S1和在電晶體160中構成閘極電容的絕緣層的面積S2滿足2‧S2S1(2‧S2為S1以上)，較佳滿足S2S1(S2為S1以上)的同時，實現C1C2(C1為C2以上)。換言之，容易在使構成電容元件164的絕緣層的面積縮小的同時實現C1C2。明確地說，例如，在構成電容元件164的絕緣層中，可以採用由氧化鉿等的high-k材料構成的膜或由氧化鉿等的high-k材料構成的膜與由氧化物半導體構成的膜的疊層結構，並將εr1設定為10以上，較佳設定為15以上，並且在構成電晶體160的閘極電容的絕緣層中，可以採用氧化矽，並將εr2設定為3至4。
藉由採用這種結構的組合，可以使根據所公開的發明的半導體裝置進一步高集成化。
另外，為了增大半導體裝置的儲存容量，除了高集成化以外還可以採用多值化的方法。例如，藉由採用對儲存單元之一寫入三個階段以上的資訊的結構，與寫入兩個階段(1位元)的資訊的情況相比，可以增大儲存容量。例如，藉由對電晶體160的閘極電極除了供應如上所述的賦予低電位的電荷QL、賦予高電位的電荷QH以外還供應賦予其他電位的電荷Q，可以實現多值化。在此情況下，即使採用規模較大的電路結構(例如，15F2至50F2等，F為最小加工尺寸)也可以確保足夠的儲存容量。
<基本電路2>
接著，參照圖2說明更具體的電路結構及其工作。圖2示出配置在行方向上的兩個儲存單元的結構。圖2中的儲存單元170的結構與圖1A-1相同。就是說，圖1A-1中的第一佈線相當於圖2中的源極線SL，圖1A-1中的第四佈線相當於圖2中的寫入字線OSG，並且圖1A-1中的第五佈線相當於圖2中的寫入及讀出字線C。另一方面，在圖2中共同使用圖1A-1中的第二佈線和第三佈線而成為位元線BL。另外，在圖2中，多列(在圖2中，兩列)儲存單元共同使用源極線SL。另外，共同使用源極線SL的列數不侷限於兩列，也可以使三列以上的儲存單元共同使用源極線SL。另外，既可使多行的儲存單元共同使用源極線SL，又可使多列及多行的儲存單元共同使用源極線SL。
在圖2中，源極線SL與源極線轉換電路194連接。這裏，源極線轉換電路194除了與源極線SL連接以外還與寫使能信號線WEB連接。寫使能信號線WEB是如下佈線：藉由控制寫入或讀出的期間，將用來轉換信號路徑的信號傳送到源極線轉換電路194。
資料的寫入、保持及讀出與圖1A-1、A-2和圖1B的情況相同。這裏，作為一個例子，說明將電源電位VDD和基準電位GND中的任何一個施加到節點FG的情況。另外，將對節點FG施加電源電位VDD時保持的資料稱為資料"1"，並且將對節點FG施加基準電位GND時保持的資料稱為資料"0"。
以下，描述具體的寫入工作。首先，將連接於儲存單元170的寫入及讀出字線C的電位設定為GND，將寫入字線OSG的電位設定為VDD，而選擇儲存單元170。由此，將位元線BL的電位供應到所選擇的儲存單元170的節點FG。
這裏，在將電源電位VDD施加到節點FG時(即，在保持資料"1"時)，將使電晶體160成為導通狀態的電位施加到電晶體160的閘極電極。在此情況下，為了抑制由於在位元線BL和源極線SL中產生電流而使寫入到節點FG的電位減小，需要將源極線SL的電位設定為電源電位VDD。
由此，利用寫使能信號線WEB的信號轉換源極線轉換電路194的信號路徑。就是說，藉由將能夠實現寫入工作的信號輸入到寫使能信號線WEB且轉換源極線轉換電路194的信號路徑，將電源電位VDD供應到源極線SL。
上述工作的特徵在於：在寫入時，將源極線SL的電位設定為電源電位VDD。由此，即使在將使電晶體160成為導通狀態的電位施加到節點FG的情況下，也可以抑制在位元線BL和源極線SL中產生電流。
另外，在將資料"0"寫入到儲存單元170時，將GND施加到位元線BL。另外，在將資料"1"寫入到儲存單元170時，將位元線BL的電位設定為VDD。另外，在將資料"1"寫入到儲存單元時，為了不使下降電晶體162的臨界值(以下稱為Vth_os)電壓，對位元線BL施加VDD+Vth_os。或者，也可以將寫入字線OSG的電位設定為高電位(VH：明確地說，高於位元線BL的電位+Vth_os的電位)。
藉由將寫入及讀出字線C的電位及寫入字線OSG的電位設定為比GND低VDD的電位(以下稱為VL)，保持資料。
在將寫入及讀出字線C的電位從GND降低到VL時，節點FG的電位因與電容元件164的電容耦合而下降GND-VL(=VDD)。因此，在將資料"1"的VDD施加到節點FG的情況下，節點FG的電位下降VDD而成為GND，而在將資料"0"的GND施加到節點FG的情況下，節點FG的電位下降VDD而成為GND-VDD(=VL)。
因為對寫入字線OSG施加VL，所以無論寫入資料"1"還是寫入資料"0"電晶體162都成為截止狀態。因為電晶體162的截止電流極小，所以電晶體160的閘極電極的電荷被長時間地保持。
藉由將寫入及讀出字線C的電位設定為GND並將寫入字線OSG的電位設定為VL，讀出數據。
在將寫入及讀出字線C的電位從VL提高到GND時，節點FG的電位因與電容元件164的電容耦合而上升GND-VL(=VDD)。因此，在將資料"1"寫入到節點FG的情況下，節點FG的電位上升VDD而成為VDD，而在將資料"0"寫入到節點FG的情況下，節點FG的電位上升VDD而成為VL+VDD(=GND)。
另外，在讀出時，利用寫使能信號線WEB的信號轉換源極線轉換電路194的信號路徑。藉由進行所述工作，將GND施加到源極線SL。
藉由進行上述讀出工作，在儲存單元170寫入有資料"1"時，電晶體160成為導通狀態，且位元線BL的電位降低。另一方面，在儲存單元170寫入有資料"0"時，電晶體160成為截止狀態，且位元線BL的電位維持讀出開始時的電位或上升。
如上所述，在圖2所示的電路結構的半導體裝置中，藉由使多列共同使用源極線SL，可以縮小儲存單元陣列的面積，而實現模頭尺寸的縮小。另外，藉由縮小模頭尺寸，可以降低半導體裝置的製造成本，或者，可以提高良率。
<應用例子>
接著，參照圖3及圖4說明將上述基本電路排列為矩陣狀的半導體裝置的一個例子。
圖3示出具有m×n個儲存單元170的半導體裝置的電路圖的一個例子。在圖3中，儲存單元170的結構與圖1A-1相同。就是說，圖1A-1中的第一佈線相當於圖3中的源極線SL，圖1A-1中的第四佈線相當於圖3中的寫入字線OSG，並且圖1A-1中的第五佈線相當於圖3中的寫入及讀出字線C。另一方面，在圖3中共同使用圖1A-1中的第二佈線和第三佈線而成為位元線BL。另外，在圖3中，多列(在圖3中，n列)共同使用源極線SL。另外，共同使用源極線SL的列數不侷限於圖3的結構。例如，也可以對於n列的儲存單元具有兩個以上且小於n個的源極線SL。
根據本實施方式的半導體裝置包括：m個(m為2以上的整數)寫入字線OSG；m個寫入及讀出字線C；n個(n為2以上的整數)位元線BL；源極線SL；將儲存單元170配置為縱m個(行)×橫n個(列)的矩陣狀的儲存單元陣列；第一驅動電路190；第二驅動電路192；以及源極線轉換電路194。
第一驅動電路190與晶片使能信號線CEB、寫使能信號線WEB、讀使能信號線REB、位址選擇信號線A、資料輸入信號線DIN、資料輸出信號線DOUT以及位元線BL連接。
將使半導體裝置成為選擇狀態或活動狀態的信號輸入到晶片使能信號線CEB。但是，不必須一定設置晶片使能信號線CEB。另外，將辨別寫入工作的信號輸入到寫使能信號線WEB。另外，將辨別讀出工作的信號輸入到讀使能信號線REB。在本實施方式中，晶片使能信號線CEB、寫使能信號線WEB以及讀使能信號線REB分別被輸入Low(低)電位而成為活動狀態，但是，所公開的發明的實施方式不侷限於此，也可以採用被輸入High(高)電位而成為活動狀態的電路結構。
資料輸入信號線DIN是被輸入寫入到儲存單元170的資料的端子。另外，資料輸出信號線DOUT是輸出寫入到儲存單元170的資料的端子。資料輸入信號線DIN及資料輸出信號線DOUT的個數根據第一驅動電路190的電路結構而分別成為一個或多個。另外，也可以將資料輸入信號線DIN及資料輸出信號線DOUT形成為一體而形成資料輸入輸出信號線，該資料輸入輸出信號線具有輸入寫入到儲存單元170的資料的功能及輸出寫入到儲存單元170的資料的功能。
位址選擇信號線A是被輸入用來選擇儲存單元170的位址的信號的端子。位址選擇信號線A的個數根據儲存單元的行數及列數、第一驅動電路190的電路結構以及第二驅動電路192的電路結構等而成為一個或多個。
另外，也可以在第一驅動電路190內設置用來暫時儲存輸入資料及輸出資料的資料鎖存電路或頁緩衝器等。
第二驅動電路192與晶片使能信號線CEB、寫使能信號線WEB、讀使能信號線REB、位址選擇信號線A、寫入字線OSG以及寫入及讀出字線C連接。另外，為了不使寫入到儲存單元170的節點FG的電位下降電晶體162的臨界值(以下稱為Vth_os)電壓，需要將寫入字線OSG的電位設定為高電位(VH：明確地說，高於位元線BL的電位+Vth_os的電位)。由此，也可以在第二驅動電路192內設置升壓電路，以產生VH。
源極線轉換電路194與寫使能信號線WEB及源極線SL連接。源極線轉換電路194具有根據寫使能信號線WEB的電位而轉換源極線SL的電位的功能。
圖4示出根據圖3的半導體裝置的時序圖的一個例子。時序圖中的CEB、WEB等的名稱表示被施加時序圖所示的電位的佈線，並且當包括多個具有同樣的功能的佈線時，藉由對佈線的名稱的末尾附上_1、_2等來進行區別。
圖4所示的時序圖示出如下情況下的各佈線的電位關係：將資料"1"寫入到第1行1列的儲存單元；將資料"0"寫入到第1行n列的儲存單元；將資料"0"寫入到第m行1列的儲存單元；將資料"1"寫入到第m行n列的儲存單元；然後，讀出被寫入的所有資料。
在寫入期間中，藉由將晶片使能信號線CEB及寫使能信號線WEB設定為Low電位，並從位址選擇信號線A指定將要進行寫入的儲存單元的位址，而成為能夠進行寫入的狀態。然後，藉由從資料輸入信號線DIN輸入資料，進行 寫入。第一驅動電路190將寫入資料輸出到位元線BL。第二驅動電路192將High電位輸出到所選擇的行的寫入字線OSG及所選擇的行的寫入及讀出字線C。源極線轉換電路194將High電位輸出到源極線SL。
在寫入期間中，根據選擇行的時序而將寫入資料從第一驅動電路190輸出到位元線BL。寫入資料"1"時的位元線BL成為High電位，而寫入資料"0"時的位元線BL成為Low電位。另外，位元線BL的信號輸入期間長於所選擇的行的寫入字線OSG及所選擇的行的寫入及讀出字線C的信號輸入期間。這是因為在位元線BL的信號輸入期間短時會發生對儲存單元的資料的不正常寫入的緣故。
在讀出期間中，藉由將晶片使能信號線CEB及讀使能信號線REB設定為Low電位，並從位址選擇信號線A指定將要進行讀出的儲存單元的位址，而成為能夠進行讀出的狀態。第一驅動電路190將從儲存單元藉由位元線BL讀出的資料輸出到資料輸出信號線DOUT。第二驅動電路192將High電位輸出到所選擇的行的寫入及讀出字線C。寫入字線OSG無論是選擇還是非選擇都成為Low電位。
在讀出期間中，根據選擇行的時序而將根據寫入到儲存單元中的資料的電位輸出到位元線BL。如果在儲存單元中寫入有資料"1"則位元線BL成為Low電位，如果在儲存單元中寫入有資料"0"則位元線BL成為High電位。
另外，在準備及資料保持期間中，將晶片使能信號線CEB設定為高電位(如電源電位)，而使儲存單元成為非選擇狀態或使無能狀態。在此情況下，因為不進行寫入及讀出，所以寫使能信號線WEB、讀使能信號線REB等的電位既可為High電位又可為Low電位。
如上所述，在圖3所示的電路結構的半導體裝置中，藉由使多列共同使用源極線SL，可以縮小儲存單元陣列的面積，而實現模頭尺寸的縮小。另外，藉由縮小模頭尺寸，可以降低半導體裝置的製造成本，或者，可以提高良率。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式2
在本實施方式中，參照圖5A至圖10C說明根據所公開的發明的一個方式的半導體裝置的結構及其製造方法。
<半導體裝置的剖面結構及平面結構>
圖5A和5B是半導體裝置的結構的一例。圖5A示出半導體裝置的剖面，圖5B示出半導體裝置的平面。圖5A相當於沿著圖5B的A1-A2及B1-B2的剖面。圖5A和圖5B所示的半導體裝置在下部具有使用第一半導體材料的電晶體160並在上部具有使用第二半導體材料的電晶體162。第一半導體材料和第二半導體材料較佳是不同的材料。例如，可以使用氧化物半導體以外的半導體材料作為第一半導體材料，並且使用氧化物半導體作為第二半導體材料。作為氧化物半導體以外的半導體材料，例如可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等，較佳使用單晶半導體。除此之外，也可以使用有機半導體材料等。使用這種半導體材料的電晶體容易進行高速工作。另一方面，使用氧化物半導體的電晶體由於其特性而能夠長時間地保持電荷。圖5A和圖5B所示的半導體裝置可以用作儲存單元。
另外，所公開的發明的技術本質在於：為了保持資訊而將如氧化物半導體的能夠充分地降低截止電流的半導體材料用於電晶體162，因此用於半導體裝置的材料或半導體裝置的結構等的半導體裝置的具體結構不需要侷限於在此所示的結構。
圖5A和圖5B中的電晶體160包括：設置在半導體基板500上的半導體層中的通道形成區134；夾著通道形成區134地設置的雜質區132(也稱為源極區及汲極區)；設置在通道形成區134上的閘極絕緣層122a；以及在閘極絕緣層122a上且與通道形成區134重疊地設置的閘極電極128a。注意，雖然有時在圖式中不明顯地具有源極電極或汲極電極，但是為了方便起見有時將這種結構也稱為電晶體。另外，此時，為了對電晶體的連接關係進行說明，有時將源極區或汲極區也稱為源極電極或汲極電極。也就是說，在本發明說明中，源極電極的記載會包括源極區。另外，汲極電極的記載會包括汲極區。
另外，設置在半導體基板500上的半導體層中的雜質區126與導電層128b連接。在此，導電層128b也用作電晶體160的源極電極或汲極電極。另外，在雜質區132和雜質區126之間設置有雜質區130。另外，覆蓋電晶體160設置有絕緣層136、絕緣層138及絕緣層140。另外，為了實現高集成化，如圖5A和5B所示，較佳採用電晶體160不具有側壁絕緣層的結構。另一方面，在重視電晶體160的特性的情況下，也可以在閘極電極128a的側面設置側壁絕緣層，並設置包括不同雜質濃度的區域的雜質區132。
圖5A和圖5B中的電晶體162包括：設置在絕緣層140等上的氧化物半導體層144；與氧化物半導體層144電連接的源極電極(或汲極電極)142a及汲極電極(或源極電極)142b；覆蓋氧化物半導體層144、源極電極142a以及汲極電極142b的閘極絕緣層146；以及在閘極絕緣層146上與氧化物半導體層144重疊地設置的閘極電極148a。
在此，氧化物半導體層144較佳藉由被充分地去除氫等的雜質，或者被供給充分的氧，而被高純度化。明確地說，例如，氧化物半導體層144的氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下。另外，上述氧化物半導體層144中的氫濃度是藉由二次離子質譜測定技術(SIMS：Secondary Ion Mass Spectrometry)來測量的。如此，在氫濃度被充分降低而被高純度化，並藉由被供給充分的氧來降低起因於氧缺乏的能隙中的缺陷能階的氧化物半導體層144中，載子濃度為低於1×1012/cm3，較佳為低於1×1011/cm3，更佳為低於1.45×1010/cm3。另外，例如，室溫(25℃)下的截止電流(在此，每單位通道寬度(1μm)的值)為100zA(1zA(仄普托安培)等於1×10-21A)以下，較佳為10zA以下。如此，藉由使用被i型化(本質化)或實質上被i型化的氧化物半導體，可以得到截止電流特性極為優良的電晶體162。
另外，雖然在圖5A和圖5B的電晶體162中，為了抑制起因於微型化而產生在元件之間的洩漏，使用被加工為島狀的氧化物半導體層144，但是也可以採用不被加工為島狀的結構。在不將氧化物半導體層加工為島狀的情況下，可以防止由於加工時的蝕刻導致的氧化物半導體層144的污染。
圖5A和圖5B所示的電容元件164包括：汲極電極142b；閘極絕緣層146；以及導電層148b。換言之，汲極電極142b用作電容元件164的一方的電極，導電層148b用作電容元件164的另一方的電極。藉由採用這種結構，可以確保足夠的電容。另外，當層疊氧化物半導體層144和閘極絕緣層146時，可以充分確保汲極電極142b和導電層148b之間的絕緣性。再者，當不需要電容時，也可以採用不設置電容元件164的結構。
在本實施方式中，以與電晶體160至少部分重疊的方式設置有電晶體162及電容元件164。藉由採用這種平面佈局，可以實現高集成化。例如，可以以最小加工尺寸為F，將儲存單元所占的面積設定為15F2至25F2。
在電晶體162和電容元件164上設置有絕緣層150。並且，在形成於閘極絕緣層146及絕緣層150中的開口中設置有佈線154。佈線154是連接儲存單元之一與其他儲存單元的佈線，該佈線相當於圖2的電路圖中的位元線BL。佈線154藉由源極電極142a及導電層128b連接到雜質區126。由此，與將電晶體160中的源極區或汲極區和電晶體162中的源極電極142a分別連接到不同佈線的情況相比可以減少佈線數目，從而可以提高半導體裝置的集成度。
另外，藉由設置導電層128b，可以重疊設置如下兩種位置：一是雜質區126與源極電極142a連接的位置；二是源極電極142a與佈線154連接的位置。藉由採用這種平面佈局，可以抑制起因於接觸區域的元件面積的增大。換言之，可以提高半導體裝置的集成度。
<SOI基板的製造方法>
接著，參照圖6A至6G對用於製造上述半導體裝置的SOI基板的製造方法的一個例子進行說明。
首先，準備作為基底基板的半導體基板500(參照圖6A)。作為半導體基板500，可以使用如單晶矽基板、單晶鍺基板等半導體基板。另外，作為半導體基板，可以使用太陽能電池級矽(SOG-Si：Solar Grade Silicon)基板等。此外，還可以使用多晶半導體基板。與使用單晶矽基板等的情況相比，使用太陽能電池級矽或多晶半導體基板等時可以抑制製造成本。
除了半導體基板500以外，還可以舉出如下：鋁矽酸鹽玻璃、鋁硼矽酸鹽玻璃、鋇硼矽酸鹽玻璃之類的用於電子工業的各種玻璃基板；石英基板；陶瓷基板；藍寶石基板。另外，也可以使用以氮化矽和氧化鋁為主要成分的熱膨脹係數接近於矽的陶瓷基板。
較佳預先對半導體基板500的表面進行清洗。明確而言，較佳使用鹽酸和過氧化氫水的混合液(HPM)、硫酸和過氧化氫水的混合液(SPM)、氨水和過氧化氫水的混合液(APM)、稀氫氟酸(DHF)等對半導體基板500進行清洗。
接著，準備接合基板。這裏，作為接合基板使用單晶半導體基板510(參照圖6B)。另外，雖然在這裏使用單晶體的基板作為接合基板，但是接合基板的結晶性不侷限於單晶。
作為單晶半導體基板510，例如可以使用如單晶矽基板、單晶鍺基板、單晶矽鍺基板等的由第14族元素構成的單晶半導體基板。此外，也可以使用諸如砷化鎵、磷化銦等的化合物半導體基板。作為市場上出售的矽基板，典型的是直徑為5英寸(125mm)、直徑為6英寸(150mm)、直徑為8英寸(200mm)、直徑為12英寸(300mm)、直徑為16英寸(400mm)的圓形的矽基板。另外，單晶半導體基板510的形狀不侷限於圓形，例如，還可以使用被加工為矩形的基板。另外，單晶半導體基板510可以利用CZ(提拉)法及FZ(浮區)法製造。
在單晶半導體基板510的表面形成氧化膜512(參照圖6C)。另外，從去除污染物的觀點來看，較佳在形成氧化膜512之前預先使用鹽酸和過氧化氫水的混合液(HPM)、硫酸和過氧化氫水的混合液(SPM)、氨水和過氧化氫水的混合液(APM)、稀氫氟酸(DHF)、FPM(氫氟酸和過氧化氫以及純水的混合液)等對單晶半導體基板510的表面進行清洗。也可以藉由交替噴出稀氫氟酸和臭氧水來進行清洗。
例如，氧化膜512可以由氧化矽膜、氧氮化矽膜等的單層或疊層形成。作為上述氧化膜512的製造方法，有熱氧化法、CVD法或濺射法等。此外，當使用CVD法形成氧化膜512時，較佳使用四乙氧基矽烷(簡稱TEOS：化學式Si(OC2H5)4)等的有機矽烷形成氧化矽膜，以實現良好的貼合。
在本實施方式中，藉由對單晶半導體基板510進行熱氧化處理來形成氧化膜512(這裏為SiOx膜)。較佳在氧化氣圍中添加鹵素進行熱氧化處理。
例如，可以藉由在添加有氯(Cl)的氧化氣圍中對單晶半導體基板510進行熱氧化處理，形成被氯氧化的氧化膜512。在這種情況下，氧化膜512成為含有氯原子的膜。藉由利用該氯氧化俘獲外來雜質的重金屬(例如，Fe、Cr、Ni、Mo等)形成金屬氯化物，而將該金屬氯化物去除到外部，可以降低單晶半導體基板510的污染。
另外，氧化膜512所包含的鹵素原子不侷限於氯原子。也可以使氧化膜512包含氟原子。作為使單晶半導體基 板510表面氟氧化的方法，例如可以舉出以下方法：在將單晶半導體基板510浸漬在HF溶液中之後在氧化氣圍中進行熱氧化處理；或者將NF3添加到氧化氣圍中進行熱氧化處理；等等。
接著，藉由對單晶半導體基板510照射由電場加速的離子並進行添加，在單晶半導體基板510的預定的深度中形成結晶結構受到損傷的脆化區514(參照圖6D)。
可以藉由離子的動能、離子的質量和電荷、離子的入射角等來調節形成脆化區514的區域的深度。此外，脆化區514被形成在與離子的平均侵入深度基本相同的深度的區域中。由此，可以藉由離子的添加深度來調節從單晶半導體基板510分離的單晶半導體層的厚度。例如，以單晶半導體層的厚度成為10nm以上500nm以下，較佳為50nm以上200nm以下左右的方式調節平均侵入深度，即可。
可以使用離子摻雜裝置或離子植入裝置進行該離子照射處理。作為離子摻雜裝置的典型例子，有將使製程氣體電漿激發而產生的所有離子種照射到被處理體的非質量分離型裝置。在該裝置中，不對電漿中的離子種進行質量分離而將它照射到被處理體。另一方面，離子植入裝置是質量分離型裝置。在離子植入裝置中，對電漿中的離子種進行質量分離，並將某個特定的質量的離子種照射到被處理體。
在本實施方式中，對使用離子摻雜裝置將氫添加到單晶半導體基板510的例子進行說明。作為源氣體，使用包含氫的氣體。至於照射的離子，較佳提高H3 +的比率。明確而言，相對於H+、H2 +、H3 +的總量，H3 +的比率為50%以上(更佳為80%以上)。藉由提高H3 +的比率，可以提高離子照射的效率。
另外，添加的離子不侷限於氫。也可以添加氦等的離子。此外，添加的離子不侷限於一種，也可以添加多種離子。例如，當使用離子摻雜裝置同時照射氫和氦時，與在不同的步驟中進行照射的情況相比可以減少步驟數，並且可以抑制後面形成的單晶半導體層的表面粗糙。
另外，當使用離子摻雜裝置形成脆化區514時，雖然有與此同時添加重金屬的憂慮，但是藉由隔著含有鹵素原子的氧化膜512進行離子照射，可以防止這些重金屬對單晶半導體基板510的污染。
接著，使半導體基板500和單晶半導體基板510對置，並使它們藉由氧化膜512貼合。由此，貼合半導體基板500和單晶半導體基板510(參照圖6E)。另外，也可以在與單晶半導體基板510貼合的半導體基板500的表面形成氧化膜或氮化膜。
在進行貼合時，較佳對半導體基板500或單晶半導體基板510的一處施加0.001N/cm2以上100N/cm2以下，例如1N/cm2以上20N/cm2以下的壓力。藉由施加壓力使接合平面接近而貼合，在被貼合的部分中半導體基板500與氧化膜512接合，並以該部分為起點開始自發性的接合而擴展至幾乎整個面。該接合利用范德華力和氫鍵作用，並可以在常溫下進行。
另外，在貼合單晶半導體基板510與半導體基板500之前，較佳對進行貼合的表面進行表面處理。藉由進行表面處理，可以提高單晶半導體基板510和半導體基板500的介面的接合強度。
作為表面處理，可以使用濕處理、乾處理或濕處理與乾處理的組合。此外，還可以使用不同的濕處理的組合或不同的乾處理的組合。
另外，在貼合之後，也可以進行熱處理以增高接合強度。將該熱處理的溫度設定為不使脆化區514發生分離的溫度(例如，室溫以上且低於400℃)。另外，也可以邊在該溫度範圍內加熱邊接合半導體基板500和氧化膜512。作為上述熱處理，可以使用擴散爐、電阻加熱爐等加熱爐、RTA(快速熱退火：Rapid Thermal Anneal)裝置、微波加熱裝置等。另外，上述溫度條件只是一個例子而已，所公開的發明的一個方式不應被解釋為限定於此。
接著，藉由進行熱處理使單晶半導體基板510在脆化區514中進行分離，而在半導體基板500上隔著氧化膜512形成單晶半導體層516(參照圖6F)。
另外，較佳使進行上述分離時的熱處理的溫度盡可能地低。這是因為進行分離時的溫度越低單晶半導體層516的表面粗糙度越低的緣故。明確而言，例如，可以將進行上述分離時的熱處理的溫度設定為300C以上600C以下，當將該溫度設定為400C以上500C以下時更有效。
另外，也可以在使單晶半導體基板510分離之後，以500℃以上的溫度對單晶半導體層516進行熱處理以降低殘留在單晶半導體層516中的氫的濃度。
接著，藉由對單晶半導體層516的表面照射雷射，形成表面平坦性提高了且缺陷減少了的單晶半導體層518(參照圖6G)。另外，還可以進行熱處理來替代雷射照射處理。
另外，在本實施方式中，雖然在進行了用來分離單晶半導體層516的熱處理之後立即進行了雷射照射處理，但是所公開的發明的一個方式不應被解釋為限定於此。既可以在用來分離單晶半導體層516的熱處理之後先進行蝕刻處理來去除單晶半導體層516表面缺陷多的區域，再進行雷射照射處理，又可以在提高單晶半導體層516表面的平坦性之後進行雷射照射處理。另外，上述蝕刻處理可以使用濕蝕刻或乾蝕刻。另外，在本實施方式中，還可以在進行上述那樣的雷射照射之後進行減薄單晶半導體層516的厚度的薄膜化步驟。至於單晶半導體層516的薄膜化，既可使用乾蝕刻和濕蝕刻中的任一種，又可使用其兩者。
藉由上述步驟，可以形成具有特性良好的單晶半導體層518的SOI基板(參照圖6G)。
<半導體裝置的製造方法>
接著，參照圖7A至圖10C而說明使用上述SOI基板的半導體裝置的製造方法。
<下部電晶體的製造方法>
首先，參照圖7A至圖8D說明下部電晶體160的製造方法。圖7A至圖8D是示出根據圖6A至6G所示的方法形成的SOI基板的一部分，且相當於圖5A所示的下部電晶體的剖面步驟圖。
首先，將單晶半導體層518加工為島狀以形成半導體層120(參照圖7A)。另外，在該步驟的前後，為了控制電晶體的臨界值電壓，也可以將賦予n型導電性的雜質元素或賦予p型導電性的雜質元素添加到半導體層。在半導體材料為矽時，作為賦予n型導電性的雜質元素，例如可以使用磷、砷等。另外，作為賦予p型導電性的雜質元素，例如可以使用硼、鋁、鎵等。
接著，覆蓋半導體層120形成絕緣層122(參照圖7B)。絕緣層122是後面成為閘極絕緣層的層。絕緣層122例如可以藉由對半導體層120表面進行熱處理(熱氧化處理或熱氮化處理等)而形成。也可以使用高密度電漿處理代替熱處理。高密度電漿處理例如可以使用He、Ar、Kr、Xe等稀有氣體、氧、氧化氮、氨、氮、氫等的混合氣體來進行。當然，也可以使用CVD法或濺射法等形成絕緣層。該絕緣層122較佳採用包含氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鋁、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0、y>0、z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0、y>0、z>0))等的單層結構或疊層結構。另外，至於絕緣層122的厚度，例如可以設定為1nm以上100nm以下，較佳為10nm以上50nm以下。在本實施方式中，使用電漿CVD法形成包含氧化矽的絕緣層的單層。
接著，在絕緣層122上形成掩罩124，將賦予n型導電性的雜質元素添加到半導體層120，來形成雜質區126(參照圖7C)。這裏，在添加雜質元素之後，去除掩罩124。
接著，藉由在絕緣層122上形成掩罩，去除絕緣層122的與雜質區126重疊的區域的一部分，來形成閘極絕緣層122a(參照圖7D)。作為絕緣層122的去除方法，可以使用濕蝕刻或乾蝕刻等的蝕刻處理。
接著，在閘極絕緣層122a上形成用來形成閘極電極(包括使用與該閘極電極相同的層形成的佈線)的導電層，加工該導電層來形成閘極電極128a及導電層128b(參照圖7E)。
作為用於閘極電極128a及導電層128b的導電層，可以使用鋁、銅、鈦、鉭、鎢等的金屬材料形成。另外，也可以藉由使用如多晶矽等的半導體材料形成導電層。其形成方法也沒有特別的限制，可以使用蒸鍍法、CVD法、濺射法或旋塗法等各種成膜方法。此外，可以藉由使用抗蝕劑掩罩的蝕刻進行導電層的加工。
接著，以閘極電極128a及導電層128b為掩罩，將賦予一種導電型的雜質元素添加到半導體層，來形成通道形成區134、雜質區132及雜質區130(參照圖8A)。這裏，添加磷(P)或砷(As)等雜質元素，以形成n型電晶體。這裏，可以適當地設定所添加的雜質元素的濃度。另外，在添加雜質元素之後，進行用於活化的熱處理。在此，雜質區的濃度按雜質區126、雜質區132、雜質區130的順序依次高。
接著，以覆蓋閘極絕緣層122a、閘極電極128a、導電層128b的方式形成絕緣層136、絕緣層138及絕緣層140(參照圖8B)。
絕緣層136、絕緣層138、絕緣層140可以使用包含氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鋁等的無機絕緣材料的材料形成。尤其是較佳將低介電常數(low-k)材料用於絕緣層136、絕緣層138、絕緣層140，因為這樣可以充分地降低起因於各種電極或佈線的重疊的電容。另外，也可以將使用上述材料的多孔絕緣層用於絕緣層136、絕緣層138、絕緣層140。因為多孔絕緣層的介電常數比密度高的絕緣層低，所以可以進一步降低起因於電極或佈線的電容。此外，也可以使用聚醯亞胺、丙烯酸樹脂等的有機絕緣材料形成絕緣層136、絕緣層138、絕緣層140。在本實施方式中，對作為絕緣層136使用氧氮化矽，作為絕緣層138使用氮氧化矽，作為絕緣層140使用氧化矽的情況進行說明。另外，雖然在此採用絕緣層136、絕緣層138及絕緣層140的疊層結構，但是所公開的發明的一個方式不侷限於此。作為上述絕緣層既可以採用單層或兩層結構，又可以採用四層以上的疊層結構。
接著，藉由對絕緣層138及絕緣層140進行CMP(化學機械拋光)處理或蝕刻處理，使絕緣層138及絕緣層140平坦化(參照圖8C)。在此，進行CMP處理直到露出絕緣層138的一部分為止。當作為絕緣層138使用氮氧化矽，作為絕緣層140使用氧化矽時，將絕緣層138用作蝕刻停止層。
接著，藉由對絕緣層138及絕緣層140進行CMP處理或蝕刻處理，使閘極電極128a及導電層128b的上面露出(參照圖8D)。在此，進行蝕刻處理直到露出閘極電極128a及導電層128b的一部分為止。作為該蝕刻處理較佳使用乾蝕刻，但是也可以使用濕蝕刻。在使閘極電極128a及導電層128b的一部分露出的步驟中，為了提高後面形成的電晶體162的特性，較佳使絕緣層136、絕緣層138、絕緣層140的表面盡可能地為平坦。
藉由上述步驟，可以形成下部的電晶體160(參照圖8D)。
另外，也可以在上述各步驟之前或之後還包括形成電極、佈線、半導體層或絕緣層等的步驟。例如，作為佈線的結構，也可以採用由絕緣層及導電層的疊層結構構成的多層佈線結構來實現高集成化的半導體裝置。
<上部電晶體的製造方法>
接著，參照圖9A至10C說明上部電晶體162的製造方法。
首先，在閘極電極128a、導電層128b、絕緣層136、絕緣層138、絕緣層140等上形成氧化物半導體層，並加工該氧化物半導體層來形成氧化物半導體層144(參照圖9A)。另外，在形成氧化物半導體層之前，可以在絕緣層136、絕緣層138、絕緣層140上設置用作基底的絕緣層。該絕緣層可以利用如濺射法等的PVD法或如電漿CVD法等的CVD法等來形成。
所使用的氧化物半導體較佳至少包含銦(In)或鋅(Zn)。特別較佳包含In及Zn。另外，較佳的是，作為用來減少使用所述氧化物半導體的電晶體的電特性不均勻的穩定劑，除了包含上述以外，還包含鎵(Ga)。另外，作為穩定劑，較佳包含錫(Sn)。另外，作為穩定劑，較佳包含鉿(Hf)。另外，作為穩定劑，較佳包含鋁(Al)。
另外，作為其他穩定劑，也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)以及鑥(Lu)中的任何一種或多種。
例如，作為氧化物半導體可以使用氧化銦；氧化錫；氧化鋅；二元金屬氧化物如In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物；三元金屬氧化物如In-Ga-Zn氧化物(也稱為IGZO)、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物；以及四元金屬氧化物如In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
在此，例如，"In-Ga-Zn氧化物'是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比率沒有限制。此外，也可以包含In、Ga及Zn以外的金屬元素。
另外，作為用於氧化物半導體層的材料，可以使用：四元金屬氧化物如In-Sn-Ga-Zn-O材料；三元金屬氧化物如In-Ga-Zn-O材料、In-Sn-Zn-O材料、In-Al-Zn-O材料、Sn-Ga-Zn-O材料、Al-Ga-Zn-O材料、Sn-Al-Zn-O材料；二元金屬氧化物如In-Zn-O材料、Sn-Zn-O材料、Al-Zn-O材料、Zn-Mg-O材料、Sn-Mg-O材料、In-Mg-O材料、In-Ga-O材料；以及單元金屬氧化物如In-O材料、Sn-O材料、Zn-O材料等。此外，也可以使上述材料包含SiO2。這裏，例如，In-Ga-Zn-O材料是指含有銦(In)、鎵(Ga)以及鋅(Zn)的氧化物膜，對其組成比沒有特別的限制。此外，也可以包含In、Ga及Zn以外的元素。
例如，可以使用其原子數比為In：Ga：Zn=1：1：1(=1/3：1/3：1/3)或In：Ga：Zn=2：2：1(=2/5：2/5：1/5)的In-Ga-Zn氧化物或其組成附近的氧化物。或者，較佳使用其原子數比為In：Sn：Zn=1：1：1(=1/3：1/3：1/3)、In：Sn：Zn=2：1：3(=1/3：1/6：1/2)或In：Sn：Zn=2：1：5(=1/4：1/8：5/8))的In-Sn-Zn氧化物或其組成附近的氧化物。
但是，所公開的發明不侷限於此，可以根據所需要的半導體特性(遷移率、臨界值、不均勻性等)而使用適當的組成的氧化物。另外，較佳採用適當的載子濃度、雜質濃度、缺陷密度、金屬元素及氧的原子數比、原子間結合距離以及密度等，以得到所需要的半導體特性。
例如，In-Sn-Zn氧化物比較容易得到高遷移率。但是，即使使用In-Ga-Zn氧化物，也可以藉由降低塊體內缺陷密度而提高遷移率。
在此，例如In、Ga、Zn的原子數比為In：Ga：Zn=a：b：c(a+b+c=1)的氧化物的組成在原子數比為In：Ga：Zn=A：B：C(A+B+C=1)的氧化物的組成的近旁是指a、b、c滿足(a-A)2+(b-B)2+(c-C)2 r2的狀態，r例如可以為0.05。其他氧化物也是同樣的。
氧化物半導體既可為單晶，又可為非單晶。在氧化物半導體為非單晶的情況下，既可為非晶，又可為多晶。另外，既可為在非晶中包含具有結晶性的部分的結構，又可為不是非晶的結構。
因為處於非晶狀態的氧化物半導體比較容易得到平坦的表面，所以可以使用該氧化物半導體降低在製造電晶體時的介面散亂，而可以比較容易得到比較高的遷移率。
另外，具有結晶性的氧化物半導體可以進一步降低塊體內缺陷，藉由提高表面的平坦性，可以得到處於非晶狀態的氧化物半導體的遷移率以上的遷移率。為了提高表面的平坦性，較佳在平坦的表面上形成氧化物半導體，明確地說，較佳的是，在平均面粗糙度(Ra)為1nm以下，較佳為0.3nm以下，更佳為0.1nm以下的表面上形成氧化物半導體。
注意，Ra是將JIS B0601中定義的中心線平均粗糙度擴大為三維以使其能夠應用於測定面，可以將它表示為”將從基準面到指定面的偏差的絕對值平均而得的值”，以如下數式(1)定義。
注意，在數式(1)中，S0表示測定面(用座標(x1,y1)(x1,y2)(x2,y1)(x2,y2)表示的4點所圍繞的長方形的區域)的面積，Z0表示測定面的平均高度。可以利用原子力顯微鏡(AFM：Atomic Force Microscope)評價Ra。
另外，可以將使用由化學式InMO3(ZnO)m(m>0)表示的材料的薄膜用作氧化物半導體層。在此，M表示選自Ga、Al、Mn及Co中的一種或多種金屬元素。例如，作為M，可以使用Ga、Ga及Al、Ga及Mn或Ga及Co等。
此外，較佳將氧化物半導體層的厚度設定為3nm以上30nm以下。這是因為若使氧化物半導體層的厚度過厚(例如，厚度為50nm以上)，則有電晶體成為常導通狀態的擔憂。
氧化物半導體層較佳使用氫、水、羥基或氫化物等的雜質不容易混入的方式製造。例如，可以藉由濺射法等製造氧化物半導體層。
另外，當作為氧化物半導體使用In-Zn-O材料時，將所使用的靶材的組成比以原子數比設定為In：Zn=50：1至1：2(換算為莫耳數比則為In2O3：ZnO=25：1至1：4)，較佳為In：Zn=20：1至1：1(換算為莫耳數比則為In2O3：ZnO=10：1至1：2)，更佳為In：Zn=15：1至1.5：1(換算為莫耳數比則為In2O3：ZnO=15：2至3：4)。例如，作為用於形成In-Zn-O氧化物半導體的靶材，當原子數比為In：Zn：O=X：Y：Z時，滿足Z>1.5X+Y的關係。
另外，可以將In-Sn-Zn氧化物稱為ITZO，使用一種氧化物靶材，作為其靶材的組成比，In：Sn：Zn的原子數比為1：2：2、2：1：3、1：1：1或20：45：35等。
在本實施方式中，藉由使用In-Ga-Zn-O氧化物靶材的濺射法形成氧化物半導體層。
作為In-Ga-Zn-O氧化物靶材，例如可以使用具有In2O3：Ga2O3：ZnO=1：1：1[莫耳數比]的組成比的氧化物靶材。另外，靶材的材料及組成不侷限於上述記載。例如還可以使用具有In2O3：Ga2O3：ZnO=1：1：2[莫耳數比]的組成比的氧化物靶材。
氧化物靶材的填充率為90%以上100%以下，較佳為95%以上99.9%以下。這是因為如下緣故：藉由使用高填充率的金屬氧化物靶材，所形成的氧化物半導體層可以成為緻密的膜。
作為成膜時的氣圍，採用稀有氣體(典型的是氬)氣圍下、氧氣圍下或稀有氣體和氧的混合氣圍下等，即可。另外，為了防止氫、水、羥基、氫化物等混入到氧化物半導體層中，較佳採用使用充分地去除氫、水、羥基、氫化物等的雜質的高純度氣體的氣圍。
例如，可以採用如下方法形成氧化物半導體層。
首先，在被保持為減壓狀態的沉積室內保持基板，並對基板進行加熱以使基板溫度超過200℃且500℃以下，較佳超過300℃且500℃以下，更佳為350℃以上450℃以下。
接著，一邊去除沉積室中的殘留水分，一邊引入充分地去除了氫、水、羥基、氫化物等的雜質的高純度氣體，並使用上述靶材來在基板上形成氧化物半導體層。為了去除沉積室中的殘留水分，作為排氣單元，較佳使用低溫泵、離子泵、鈦昇華泵等的吸附型真空泵。另外，作為排氣單元，也可以使用提供有冷阱的渦輪泵。由於在利用低溫泵進行了排氣的沉積室中，例如氫、水、羥基或氫化物等的雜質(更佳還包括包含碳原子的化合物)等被去除，因此可以降低在該沉積室中形成的氧化物半導體層所含有的氫、水、羥基或氫化物等的雜質的濃度。
當成膜時的基板溫度低(例如，100℃以下)時，有含有氫原子的物質混入到氧化物半導體中的憂慮，所以較佳在上述溫度下加熱基板。藉由在上述溫度下加熱基板形成氧化物半導體層，基板溫度變高，從而氫鍵被熱切斷，含有氫原子的物質不容易被引入到氧化物半導體層中。因此，藉由在上述溫度下加熱基板的狀態下形成氧化物半導體層，可以充分地降低氧化物半導體層所含有的氫、水、羥基或氫化物等的雜質的濃度。另外，可以減輕由濺射導致的損傷。
作為成膜條件的一個例子，採用如下條件：基板與靶材之間的距離是60mm；壓力是0.4Pa；直流(DC)電源是0.5kw；基板溫度是400℃；成膜氣圍是氧(氧流量比率100%)氣圍。另外，藉由使用脈衝直流電源，可以減輕在進行成膜時發生的粉狀物質(也稱為微粒或塵屑)，並且膜厚度分佈也變得均勻，所以較佳採用脈衝直流電源。
另外，較佳的是，在藉由濺射法形成氧化物半導體層之前，進行引入氬氣體產生電漿的反濺射，來去除附著於氧化物半導體層的被形成表面上的粉狀物質(也稱為微粒或塵屑)。反濺射是指如下一種方法，其中對基板施加電壓來在基板附近形成電漿，來對基板一側的表面進行改性。此外，也可以使用氮、氦、氧等的氣體代替氬。
作為氧化物半導體層的加工，可以在氧化物半導體層上形成所希望的形狀的掩罩之後對該氧化物半導體層進行蝕刻。可以藉由光刻步驟等的方法形成上述掩罩。或者，也可以藉由噴墨法等的方法形成掩罩。此外，氧化物半導體層的蝕刻可以採用乾蝕刻或濕蝕刻。當然，也可以組合乾蝕刻和濕蝕刻而使用。
然後，可以對氧化物半導體層144進行熱處理(第一熱處理)。藉由進行熱處理，可以進一步去除包含在氧化物半導體層144中的含有氫原子的物質。在惰性氣體氣圍下，熱處理的溫度為250℃以上700℃以下，較佳為450℃以上600℃以下或者低於基板的應變點。作為惰性氣體氣圍，較佳應用以氮或稀有氣體(氦、氖或氬等)為主要成分且不包含水或氫等的氣圍。例如，引入到熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度為6N(99.9999%)以上，較佳為7N(99.99999%)以上(即，雜質濃度為1ppm以下，較佳為0.1ppm以下)。
作為熱處理，例如，可以將被處理物放入使用電阻發熱體等的電爐中，並在氮氣圍下以450℃加熱1個小時。在此期間，不使氧化物半導體層144接觸大氣以防止水或氫的混入。
此外，由於上述熱處理具有去除氫或水等的效果，所以可以將該熱處理也稱為脫水化處理、脫氫化處理等。例如，該熱處理也可以在將氧化物半導體層加工為島狀之前或在形成閘極絕緣層之後等進行。另外，上述脫水化處理、脫氫化處理不侷限於進行一次，而也可以進行多次。
接著，在氧化物半導體層144等上形成用來形成源極電極及汲極電極(包括使用與該源極電極及汲極電極相同的層形成的佈線)的導電層，加工該導電層來形成源極電極142a、汲極電極142b(參照圖9B)。
作為導電層，可以利用PVD法或CVD法來形成。另外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。
導電層既可以採用單層結構又可以採用兩層以上的疊層結構。例如可以舉出：鈦膜或氮化鈦膜的單層結構；含有矽的鋁膜的單層結構；在鋁膜上層疊鈦膜的雙層結構；在氮化鈦膜上層疊鈦膜的雙層結構；層疊鈦膜、鋁膜及鈦膜的三層結構等。另外，當作為導電層採用鈦膜或氮化鈦膜的單層結構時，具有易於將源極電極142a及汲極電極142b加工為具有傾斜度的形狀的優點。
另外，導電層還可以使用導電金屬氧化物來形成。作為導電性的金屬氧化物，可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、氧化銦氧化錫合金(In2O3-SnO2，有時縮寫為ITO)、氧化銦氧化鋅合金(In2O3-ZnO)、或含有矽或氧化矽的上述任何一種金屬氧化物材料。
較佳以形成的源極電極142a及汲極電極142b的端部成為具有傾斜度的形狀的方式對導電層進行蝕刻。這裏，傾斜角例如較佳為30°以上60°以下。藉由以源極電極142a及汲極電極142b的端部成為具有傾斜度的形狀的方式進行蝕刻，可以提高後面形成的閘極絕緣層146的覆蓋性，並防止斷開。
上部電晶體的通道長度(L)由源極電極142a的下端部與汲極電極142b的下端部之間的間隔決定。另外，在形成通道長度(L)短於25nm的電晶體的情況下，當進行用來形成掩罩的曝光時，較佳使用短波長即幾nm至幾十nm的超紫外線(Extreme Ultraviolet)。利用超紫外線的曝光的解析度高且景深大。由此，後面形成的電晶體的通道長度(L)可以為10nm以上1000nm(1μm)以下，而可以提高電路的工作速度。再者，藉由微型化可以降低半導體裝置的耗電量。
另外，作為與圖9B不同的一個例子，也可以在氧化物半導體層144與源極電極及汲極電極之間設置作為源極區及汲極區的氧化物導電層。作為氧化物導電層的材料，較佳使用以氧化鋅為成分的材料，並且較佳使用不包含氧化銦的材料。作為這種氧化物導電層，可以應用氧化鋅、氧化鋅鋁、氧氮化鋅鋁、氧化鋅鎵等。
例如，可以使用如下方法：在氧化物半導體層144上形成氧化物導電膜，在其上形成導電層，並且利用同一光刻步驟加工氧化物導電膜及導電層，以形成作為源極區及汲極區的氧化物導電層、源極電極142a以及汲極電極142b。
另外，也可以使用如下方法：形成氧化物半導體膜和氧化物導電膜的疊層，利用同一光刻步驟加工該疊層的形狀，以形成島狀氧化物半導體層144和氧化物導電膜；在形成源極電極142a及汲極電極142b之後，以源極電極142a及汲極電極142b為掩罩進一步蝕刻島狀氧化物導電膜，以形成作為源極區及汲極區的氧化物導電層。
另外，在進行蝕刻處理以加工氧化物導電層的形狀時，適當地調整蝕刻條件(蝕刻劑的種類、濃度以及蝕刻時間等)，以避免氧化物半導體層被過剩地蝕刻。
藉由在氧化物半導體層與源極電極及汲極電極之間設置氧化物導電層，可以實現源極區及汲極區的低電阻化，而可以實現電晶體的高速工作。另外，藉由採用使用氧化物半導體層144、氧化物導電層以及由金屬材料構成的汲極電極的結構，可以進一步提高電晶體的耐壓性。
作為源極區及汲極區而使用氧化物導電層是為了提高週邊電路(驅動電路)的頻率特性而有效的。這是因為如下緣故：與金屬電極(鉬、鎢等)接觸氧化物半導體層的情況相比，金屬電極(鉬、鎢等)接觸氧化物導電層而可以降低接觸電阻。藉由使氧化物半導體層和源極電極及汲極電極之間夾著氧化物導電層，可以降低接觸電阻，從而可以提高週邊電路(驅動電路)的頻率特性。
接著，以覆蓋源極電極142a、汲極電極142b並與氧化物半導體層144的一部分接觸的方式形成閘極絕緣層146(參照圖9C)。
閘極絕緣層146可以利用CVD法或濺射法等形成。另外，閘極絕緣層146較佳以含有氧化矽、氮化矽、氧氮化矽、氧化鎵、氧化鋁、氧化鉭、氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0、y>0、z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0、y>0、z>0))等的方式形成。閘極絕緣層146既可以採用單層結構，又可以採用組合上述材料的疊層結構。另外，雖然對其厚度沒有特別的限定，但是當對半導體裝置進行微型化時，較佳減薄其厚度，以確保電晶體的工作。例如，當使用氧化矽時，其厚度可以為1nm以上100nm以下，較佳為10nm以上50nm以下。
當如上述那樣將閘極絕緣層形成為較薄時，存在由於隧道效應等而發生閘極洩漏的問題。為了解決閘極洩漏的問題，可以使用如氧化鉿、氧化鉭、氧化釔、矽酸鉿(HfSixOy(x>0、y>0))、添加有氮的矽酸鉿(HfSixOyNz(x>0、y>0、z>0))、添加有氮的鋁酸鉿(HfAlxOyNz(x>0、y>0、z>0))等的高介電常數(high-k)材料作為閘極絕緣層146。藉由將high-k材料用於閘極絕緣層146，不但可以確保電特性，而且可以增大膜厚度，以抑制閘極洩漏電流。另外，還可以採用含有high-k材料的膜與含有氧化矽、氮化矽、氧氮化矽、氮氧化矽或氧化鋁等的膜的疊層結構。
另外，與氧化物半導體層144接觸的絕緣層(在本實施方式中，相當於閘極絕緣層146)也可以使用包含第13族元素及氧的絕緣材料。較多氧化物半導體材料包含第13族元素，包含第13族元素的絕緣材料與氧化物半導體搭配良好，並且藉由將它用於與氧化物半導體層接觸的絕緣層，可以保持與氧化物半導體層之間的介面的良好狀態。
包含第13族元素的絕緣材料是指包含一種或多種第13族元素的絕緣材料。作為包含第13族元素的絕緣材料，例如有氧化鎵、氧化鋁、氧化鋁鎵、氧化鎵鋁等。在此，氧化鋁鎵是指含鋁量(at.%)多於含鎵量(at.%)的物質，氧化鎵鋁是指含鎵量(at.%)等於或多於含鋁量(at.%)的物質。
例如，當以與包含鎵的氧化物半導體層接觸的方式形成閘極絕緣層時，藉由將包含氧化鎵的材料用於閘極絕緣層，可以保持氧化物半導體層和閘極絕緣層之間的良好的介面特性。另外，藉由使氧化物半導體層與包含氧化鎵的絕緣層接觸地設置，可以減少氧化物半導體層與絕緣層的介面中的氫的聚積。另外，在將與氧化物半導體的成分元素同一族的元素用於絕緣層時，可以得到上述同樣的效果。例如，使用包含氧化鋁的材料形成絕緣層是有效的。另外，由於氧化鋁具有不容易透射水的特性，因此從防止水侵入到氧化物半導體層中的角度來看，使用該材料是較佳的。
此外，作為與氧化物半導體層144接觸的絕緣層，較佳藉由進行氧氣圍下的熱處理或氧摻雜等使絕緣材料處於其氧含量超過化學計量組成比的狀態。氧摻雜是指對塊體添加氧的處理。為了明確表示不僅對薄膜表面添加氧，而且對薄膜內部添加氧，使用該"塊體"。此外，氧摻雜包括將電漿化了的氧添加到塊體中的氧電漿摻雜。另外，也可以藉由離子植入法或離子摻雜法進行氧摻雜。
例如，當作為與氧化物半導體層144接觸的絕緣層使用氧化鎵時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鎵的組成設定為Ga2Ox(X=3+α，0<α<1)。此外，作為與氧化物半導體層144接觸的絕緣層使用氧化鋁時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鋁的組成設定為Al2Ox(X=3+α，0<α<1)。或者，作為與氧化物半導體層144接觸的絕緣層使用氧化鎵鋁(氧化鋁鎵)時，藉由進行氧氣圍下的熱處理或氧摻雜，可以將氧化鎵鋁(氧化鋁鎵)的組成設定為GaxAl2-xO3+α(0<X<2，0<α<1)。
藉由進行氧摻雜處理等，可以形成包含其氧含量超過化學計量組成比的區域的絕緣層。藉由使具備這種區域的絕緣層和氧化物半導體層接觸，絕緣層中的過剩的氧被供應到氧化物半導體層中，從而可以減少氧化物半導體層中或氧化物半導體層和絕緣層之間的介面中的氧不足缺陷。
另外，具有其氧含量超過化學計量組成比的區域絕緣層既可應用於作為氧化物半導體層144的基底膜形成的絕緣層代替閘極絕緣層146又可應用於閘極絕緣層146及基底膜的兩者。
較佳在形成閘極絕緣層146之後，在惰性氣體氣圍下或氧氣圍下進行第二熱處理。熱處理的溫度為200℃以上450℃以下，較佳為250℃以上350℃以下。例如，可以在氮氣圍下以250℃進行1個小時的熱處理。藉由進行第二熱處理，可以降低電晶體的電特性的不均勻性。此外，當閘極絕緣層146含有氧時，向脫水化或脫氫化處理後的氧化物半導體層144供應氧而填補該氧化物半導體層144的氧缺陷，從而可以形成i型(本質半導體)或無限接近於i型的氧化物半導體層。
另外，在本實施方式中，雖然在形成閘極絕緣層146之後進行第二熱處理，但是第二熱處理的時序不侷限於此。例如，也可以在形成閘極電極之後進行第二熱處理。另外，既可以在第一熱處理之後連續地進行第二熱處理，又可以在第一熱處理中兼併第二熱處理，或在第二熱處理中兼併第一熱處理。
接著，形成用來形成閘極電極(包括使用與該閘極電極相同的層形成的佈線)的導電.層，加工該導電層來形成閘極電極148a及導電層148b(參照圖9D)。
作為閘極電極148a及導電層148b，可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或以該金屬材料為主要成分的合金材料來形成。另外，閘極電極148a及導電層148b可以採用單層結構或疊層結構。
接著，在閘極絕緣層146、閘極電極148a及導電層148b上形成絕緣層150(參照圖10A)。絕緣層150可以利用PVD法或CVD法等形成。另外，還可以使用含有如氧化矽、氧氮化矽、氮化矽、氧化鉿、氧化鎵、氧化鋁等的無機絕緣材料的材料形成。另外，作為絕緣層150較佳使用介電常數低的材料或介電常數低的結構(多孔結構等)。這是因為藉由使絕緣層150的介電常數減少，可以降低產生在佈線、電極等之間的電容，從而實現工作的高速化的緣故。另外，在本實施方式中，採用絕緣層150的單層結構，但是，所公開的發明的一個方式不侷限於此，也可以採用兩層以上的疊層結構。
接著，在閘極絕緣層146、絕緣層150中形成到達源極電極142a的開口。然後，在絕緣層150上形成與源極電極142a接觸的佈線154(參照圖10B)。另外，藉由使用掩罩等選擇性地進行蝕刻來形成該開口。
在使用PVD法或CVD法形成導電層之後，對該導電層進行構圖來形成佈線154。另外，作為導電層的材料，可以使用選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素或以上述元素為成分的合金等。還可以使用選自錳、鎂、鋯、鈹、釹、鈧中的一種或多種材料。
更明確而言，例如，可以在包括絕緣層150的開口的區域中藉由PVD法形成薄(5nm左右)的鈦膜，在藉由PVD法形成薄的鈦膜之後埋入開口形成鋁膜。在此，藉由PVD法形成的鈦膜具有還原被形成面的氧化膜(自然氧化膜等)並降低與下部電極等(在此為源極電極142a)的接觸電阻的功能。另外，可以防止鋁膜的小丘的產生。另外，也可以在使用鈦或氮化鈦等形成障壁膜之後藉由鍍敷法形成銅膜。
形成在絕緣層150中的開口較佳形成在與導電層128b重疊的區域中。藉由在這種區域中形成開口，可以抑制起因於接觸區域的元件面積的增大。
在此，對不使用導電層128b而使如下兩種連接結構重疊的情況進行說明，該兩種連接結構：一是雜質區126與源極電極142a的連接結構；二是源極電極142a與佈線154的連接結構。此時，在形成在雜質區126上的絕緣層136、絕緣層138及絕緣層140中形成開口(稱為下部的接觸)，在下部的接觸中形成源極電極142a，然後，在閘極絕緣層146及絕緣層150中，在與下部的接觸重疊的區域中形成開口(稱為上部的接觸)，並且形成佈線154。當在與下部的接觸重疊的區域中形成上部的接觸時，有如下憂慮：即，由於蝕刻，形成在下部的接觸中的源極電極142a斷開。當為了避免該斷開，以不使下部的接觸與上部的接觸重疊的方式形成結構時，發生元件面積的增大的問題。
如本實施方式所示那樣，藉由使用導電層128b，可以形成上部的接觸而不使源極電極142a斷開。由此，可以使下部的接觸與上部的接觸重疊地設置，從而可以抑制起因於接觸區域的元件面積的增大。換言之，可以提高半導體裝置的集成度。
接著，以覆蓋佈線154的方式形成絕緣層156(參照圖10C)。
藉由上述步驟完成使用被高純度化的氧化物半導體層144的電晶體162以及電容元件164(參照圖10C)。
在本實施方式所示的電晶體162中，由於氧化物半導體層144被高純度化，其氫濃度為5×1019atoms/cm3以下，較佳為5×1018atoms/cm3以下，更佳為5×1017atoms/cm3以下。另外，氧化物半導體層144的載子密度與通常的矽晶片中的載子密度(1×1014/cm3左右)相比是足夠小的值(例如，低於1×1012/cm3，更佳為低於1.45×1010/cm3)。另外，截止電流也十分小。例如，電晶體162的室溫(25℃)下的截止電流(這裏，每單位通道寬度(1μm)的值)為100zA(1zA(仄普托安培)為1×10-21A)以下，較佳為10zA以下。
如此，藉由使用被高純度化而被本質化的氧化物半導體層144，容易充分地降低電晶體的截止電流。並且，藉由使用這種電晶體，可以獲得能夠在極長期間內保持儲存內容的半導體裝置。
另外，在本實施方式所示的半導體裝置中，可以共同使用佈線，而可以實現集成度充分得到提高的半導體裝置。
本實施方式所示的結構、方法等可以與其他實施方式所示的結構、方法等適當地組合而使用。
實施方式3
在本實施方式中，使用圖11A至11F而對將上述實施方式所說明的半導體裝置應用於電子裝置的情況進行說明。在本實施方式中，對將上述半導體裝置用於如下電子裝置的情況進行說明，即：電腦；行動電話機(也稱為行動電話、行動電話裝置)；可攜式資訊終端(包括可攜式遊戲機、音頻再現裝置等)；數位相機、數碼攝像機等的影像拍攝裝置；電子紙；以及電視裝置(也稱為電視機或電視接收機)等。
圖11A示出筆記本型個人電腦，包括外殼701、外殼702、顯示部703以及鍵盤704等。之前的實施方式所示的半導體裝置設置在外殼701和外殼702中的至少一個中。因此，可以實現一種筆記本型個人電腦，其資訊寫入及讀出速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖11B示出可攜式資訊終端(PDA)，其主體711包括顯示部713、外部介面715以及操作按鈕714等。另外，還包括用於操作可攜式資訊終端的觸屏筆712等。之前的實施方式所示的半導體裝置設置在主體711中。因此，可以實現一種可攜式資訊終端，其資訊寫入及讀出速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖11C示出安裝有電子紙的電子書閱讀器720，包括外殼721和外殼723的兩個外殼。外殼721和外殼723分別設置有顯示部725和顯示部727。外殼721和外殼723由軸部737相連接，且可以以該軸部737為軸進行開閉動作。另外，外殼721包括電源731、操作鍵733以及揚聲器735等。之前的實施方式所示的半導體裝置設置在外殼721和外殼723中的至少一個。因此，可以實現一種電子書閱讀器，其資訊寫入及讀出速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖11D示出行動電話機，包括外殼740和外殼741的兩個外殼。再者，外殼740和外殼741滑動而可以從如圖11D所示那樣的展開狀態變成重疊狀態，所以可以實現適於攜帶的小型化。另外，外殼741包括顯示面板742、揚聲器743、麥克風744、操作鍵745、指向裝置746、拍攝裝置用透鏡747以及外部連接端子748等。此外，外殼740包括進行行動電話機的充電的太陽電池單元749和外部記憶體插槽750等。另外，天線內置在外殼741中。之前的實施方式所示的半導體裝置設置在外殼740和外殼741中的至少一個。因此，可以實現一種行動電話機，其資訊寫入及讀出速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖11E示出數位相機，包括主體761、顯示部767、取景器763、操作開關764、顯示部765和電池766等。之前的實施方式所示的半導體裝置設置在主體761中。因此，可以實現一種數位相機，其資訊寫入及讀出速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
圖11F示出電視裝置770，包括外殼771、顯示部773和支架775等。可以藉由利用外殼771具有的開關和遙控操作機780來進行電視裝置770的操作。外殼771和遙控操作機780安裝有之前的實施方式所示的半導體裝置。因此，可以實現一種電視裝置，其資訊寫入及讀出速度很快，可以在較長期間內保持儲存，並且耗電量被充分地降低。
如上所述，本實施方式所示的電子裝置安裝有根據之前的實施方式的半導體裝置。所以，可以實現耗電量被降低的電子裝置。
實施方式4
在本實施方式中，詳細說明上述實施方式1至3所述的使用氧化物半導體作為半導體材料的電晶體。明確地說，作為氧化物半導體，說明包含一種結晶(CAAC：C Axis Aligned Crystal：c軸配向結晶)的氧化物，該結晶進行c軸配向，並且在從ab面、表面或介面的方向看時具有三角形狀或六角形狀的原子排列，在c軸上金屬原子排列為層狀或者金屬原子和氧原子排列為層狀，而在ab面上a軸或b軸的方向不同(即，以c軸為中心回轉)。
從更廣義來理解，含有CAAC的氧化物是指非單晶，並是指包括如下相的氧化物，在該相中在從垂直於ab面的方向看時具有三角形狀、六角形狀、正三角形狀或正六角形狀的原子排列，並且從垂直於c軸方向的方向看時金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
雖然CAAC不是單晶，但是也不只由非晶形成。另外，雖然CAAC包括晶化部分(結晶部分)，但是有時不能明確辨別一個結晶部分與其他結晶部分的邊界。
當CAAC包含氧時，也可以用氮取代氧的一部分。另外，構成CAAC的各結晶部分的c軸也可以在固定的方向上(例如，垂直於支撐CAAC的基板面或CAAC的表面等的方向)一致。或者，構成CAAC的各結晶部分的ab面的法線也可以朝向固定的方向(例如，垂直於支撐CAAC的基板面或CAAC的表面等的方向)。
CAAC根據其組成等而成為導體、半導體或絕緣體。另外，CAAC根據其組成等而呈現對可見光的透明性或不透明性。
作為上述CAAC的例子，也可以舉出一種結晶，該結晶被形成為膜狀，並且在該結晶中在從垂直於膜表面或所支撐的基板面的方向觀察時確認到三角形或六角形的原子排列，並且在觀察其膜剖面時確認到金屬原子或金屬原子及氧原子(或氮原子)的層狀排列。
以下，參照圖12A至圖14C詳細說明包括在CAAC中的結晶結構的一個例子。另外，在沒有特別的說明時，在圖12A至圖14C中，以垂直方向為c軸方向，並以與c軸方向正交的面為ab面。另外，在只說"上一半"或"下一半"時，其是指以ab面為邊界時的上一半或下一半。
圖12A示出具有一個六配位In以及靠近In的六個四配位氧原子(以下稱為四配位O)的結構。這裏，將對於一個金屬原子只示出靠近其的氧原子的結構稱為小組。雖然圖12A所示的結構採用八面體結構，但是為了容易理解示出平面結構。另外，在圖12A的上一半及下一半中分別具有三個四配位O。圖12A所示的小組的電荷為0。
圖12B示出具有一個五配位Ga、靠近Ga的三個三配位氧原子(以下稱為三配位O)以及靠近Ga的兩個四配位O的結構。三配位O都存在於ab面上。在圖12B的上一半及下一半分別具有一個四配位O。另外，因為In也採用五配位，所以也有可能採用圖12B所示的結構。圖12B所示的小組的電荷為0。
圖12C示出具有一個四配位Zn以及靠近Zn的四個四配位O的結構。在圖12C的上一半具有一個四配位O，並且在下一半具有三個四配位O。或者，也可以在圖12C的上一半具有三個四配位O，並且在下一半具有一個四配位O。圖12C所示的小組的電荷為0。
圖12D示出具有一個六配位Sn以及靠近Sn的六個四配位O的結構。在圖12D的上一半具有三個四配位O，並且在下一半具有三個四配位O。圖12D所示的小組的電荷為+1。
圖12E示出包括兩個Zn的小組。在圖12E的上一半具有一個四配位O，並且在下一半具有一個四配位O。圖12E所示的小組的電荷為-1。
在此，將多個小組的集合體稱為中組，而將多個中組的集合體稱為大組(也稱為單元元件)。
這裏，說明這些小組彼此接合的規則。圖12A所示的六配位In的上一半的三個O在下方向上分別具有三個靠近的In，而In的下一半的三個O在上方向上分別具有三個靠近的In。圖12B所示的五配位Ga的上一半的一個O在下方向上具有一個靠近的Ga，而Ga的下一半的一個O在上方向上具有一個靠近的Ga。圖12C所示的四配位Zn的上一半的一個O在下方向上具有一個靠近的Zn，而Zn的下一半的三個O在上方向上分別具有三個靠近的Zn。像這樣，金屬原子的上方向上的四配位O的個數與位於該O的下方向上的靠近的金屬原子的個數相等。與此同樣，金屬原子的下方向的四配位O的個數與位於該O的上方向上的靠近的金屬原子的個數相等。因為O為四配位，所以位於下方向上的靠近的金屬原子的個數和位於上方向上的靠近的金屬原子的個數的總和成為4。因此，在位於一金屬原子的上方向上的四配位O的個數和位於另一金屬原子的下方向上的四配位O的個數的總和為4時，具有金屬原子的兩種小組可以彼此接合。例如，在六配位金屬原子(In或Sn)藉由下一半的四配位O接合時，因為四配位O的個數為3，所以其與五配位金屬原子(Ga或In)和四配位金屬原子(Zn)中的任何一種接合。
具有這些配位數的金屬原子在c軸方向上藉由四配位O接合。另外，除此以外，以使層結構的總和電荷成為0的方式使多個小組接合構成中組。
圖13A示出構成In-Sn-Zn-O類層結構的中組的模型圖。圖13B示出由三個中組構成的大組。另外，圖13C示出從c軸方向上觀察圖13B的層結構時的原子排列。
在圖13A中，為了容易理解，省略三配位O，關於四配位O只示出其個數，例如，以表示Sn的上一半及下一半分別具有三個四配位O。與此同樣，在圖13A中，以表示In的上一半及下一半分別具有一個四配位O。與此同樣，在圖13A中示出：下一半具有一個四配位O而上一半具有三個四配位O的Zn；以及上一半具有一個四配位O而下一半具有三個四配位O的Zn。
在圖13A中，構成In-Sn-Zn-O類層結構的中組具有如下結構：在從上面按順序說明時，上一半及下一半分別具有三個四配位O的Sn與上一半及下一半分別具有一個四配位O的In接合；該In與上一半具有三個四配位O的Zn接合；藉由該Zn的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合；該In與上一半具有一個四配位O的由兩個Zn構成的小組接合；藉由該小組的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的Sn接合。多個上述中組彼此接合而構成大組。
這裏，三配位O及四配位O的一個接合的電荷分別可以被認為是-0.667及-0.5。例如，In(六配位或五配位)、Zn(四配位)以及Sn(五配位或六配位)的電荷分別為+3、+2以及+4。因此，包含Sn的小組的電荷為+1。因此，為了形成包含Sn的層結構，需要消除電荷+1的電荷-1。作為具有電荷-1的結構，可以舉出圖12E所示的包含兩個Zn的小組。例如，因為如果對於一個包含Sn的小組有一個包含兩個Zn的小組則電荷被消除，而可以使層結構的總電荷為0。
明確而言，藉由反復圖13B所示的大組來可以得到In-Sn-Zn-O類結晶(In2SnZn3O8)。注意，可以得到的In-Sn-Zn-O類的層結構可以由組成式In2SnZn2O7(ZnO)m(m是0或自然數)表示。
此外，使用如下材料時也與上述相同：四元金屬氧化物的In-Sn-Ga-Zn類氧化物；三元金屬氧化物的In-Ga-Zn類氧化物(也表示為IGZO)、In-Al-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；二元金屬氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物等。
例如，圖14A示出構成In-Ga-Zn-O類的層結構的中組的模型圖。
在圖14A中，構成In-Ga-Zn-O類層結構的中組具有如下結構：在從上面按順序說明時，上一半和下一半分別有三個四配位O的In與上一半具有一個四配位的O的Zn接合；藉由該Zn的下一半的三個四配位O與上一半及下一半分別具有一個四配位O的Ga接合；藉由該Ga的下一半的一個四配位O與上一半及下一半分別具有三個四配位O的In接合。多個上述中組彼此接合而構成大組。
圖14B示出由三個中組構成的大組。另外，圖14C示出從c軸方向上觀察圖14B的層結構時的原子排列。
在此，因為In(六配位或五配位)、Zn(四配位)、Ga(五配位)的電荷分別是+3、+2、+3，所以包含In、Zn及Ga中的任一個的小組的電荷為0。因此，組合這些小組而成的中組的總電荷一直為0。
此外，構成In-Ga-Zn-O類層結構的中組不侷限於圖14A所示的中組，而有可能是組合In、Ga、Zn的排列不同的中組而成的大組。
實施方式5
在本實施方式中，說明上述實施方式1至4所述的將氧化物半導體用於通道形成區的電晶體的遷移率。
除了氧化物半導體之外，實際測量的絕緣閘極型電晶體的場效應遷移率因各種原因而比本來的遷移率低。作為使遷移率降低的原因，有半導體內部的缺陷或半導體和絕緣膜之間的介面的缺陷，但是當使用Levinson模型時，可以理論性地導出假定在半導體內部沒有缺陷時的場效應遷移率。
當以半導體本來的遷移率為μ0，以所測量的場效應遷移率為μ，且假定在半導體中存在某種位能障壁(晶界等)時，可以由下述算式表示其關係。
在此，E是位能障壁的高度，k是玻爾茲曼常數，T是絕對溫度。此外，當假定位能障壁由於缺陷而發生時，在Levinson模型中可以由下述算式表示其關係。
在此，e是元電荷，N是通道形成區內的每單位面積的平均缺陷密度，ε是半導體的介電常數，n是包括在每單位面積的通道形成區中的載子數，Cox是每單位面積的電容，Vg是閘電壓，t是通道形成區的厚度。注意，在採用厚度為30nm以下的半導體層的情況下，通道形成區的厚度可以與半導體層的厚度相同。線性區中的汲電流Id可以由下述算式表示。
在此，L是通道長度，W是通道寬度，並且L=W=10μm。此外，Vd是汲極電壓。當用Vg除上述算式的兩邊，且對兩邊取對數時，成為下述算式。
算式5的右邊是Vg的函數。由上述算式可知，可以根據以縱軸為ln(Id/Vg)以橫軸為1/Vg來標繪出測量值而得到的圖表的直線的傾斜度求得缺陷密度N。也就是說，根據電晶體的Id-Vg特性可以對缺陷密度進行評價。在銦(In)、錫(Sn)、鋅(Zn)的比率為In：Sn：Zn=1：1：1的氧化物半導體中，缺陷密度N是1×1012/cm2左右。
基於如上所述那樣求得的缺陷密度等且根據藉由算式2及算式3可以導出μ0=120cm2/Vs。在有缺陷的In-Sn-Zn氧化物中測量出來的遷移率為40cm2/Vs左右。但是，可以預測到沒有半導體內部及半導體和絕緣膜之間的介面的缺陷的氧化物半導體的遷移率μ0成為120cm2/Vs。
然而，即使在半導體內部沒有缺陷，電晶體的傳輸特性也受通道形成區和閘極絕緣層之間的介面中的散射的影響。換言之，離閘極絕緣層介面有x的距離的位置上的遷移率μ1可以由下述算式表示。
在此，D是閘極方向上的電場，且B、l是常數。B及l可以根據實際的測量結果求得。根據上述測量結果，B=4.75×107cm/s，l=10nm(介面散射到達的深度)。可知當D增加(即，閘電壓增高)時，算式6的第二項也增加，所以遷移率μ1降低。
圖15示出計算一種電晶體的遷移率μ2而得到的結果，在該電晶體中將沒有半導體內部的缺陷的理想的氧化物半導體用於通道形成區。另外，在計算中，使用Synopsys公司製造的裝置模擬軟體Sentaurus Device，並且作為氧化物半導體，將能隙設定為2.8電子伏特，將電子親和力設定為4.7電子伏特，將相對介電常數設定為15，並將厚度設定為15nm。上述值藉由測定以濺射法形成的薄膜來得到。
再者，將閘極電極的功函數設定為5.5電子伏特，將源極電極的功函數設定為4.6電子伏特，並且將汲極電極的功函數設定為4.6電子伏特。另外，將閘極絕緣層的厚度設定為100nm，並將相對介電常數設定為4.1。通道長度和通道幅度都為10μm，而汲電壓Vd為0.1V。
如圖15所示，雖然當閘電壓為1V多時遷移率示出100cm2/Vs以上的峰值，但是當閘電壓更高時，介面散亂變大，並遷移率降低。另外，為了降低介面散亂，較佳在原子級上將半導體層表面設定為平坦(Atomic Layer Flatness)。
圖16A至圖18C示出對使用具有上述遷移率的氧化物半導體形成微型電晶體時的特性進行計算而得到的結果。另外，圖19A和19B示出用於計算的電晶體的剖面結構。圖19A和19B所示的電晶體在氧化物半導體層中具有呈現n+導電型的半導體區103a及半導體區103c。半導體區103a及半導體區103c的電阻率為2×10-3Ωcm。
圖19A所示的電晶體形成在基底絕緣膜101和以埋入在基底絕緣膜101中的方式形成的由氧化鋁形成的埋入絕緣物102上。電晶體包括半導體區103a、半導體區103c、夾在它們之間且成為通道形成區的本質半導體區103b、閘極電極105。閘極電極105的幅度為33nm。
在閘極電極105和半導體區103b之間具有閘極絕緣層104，在閘極電極105的雙側面具有側壁絕緣物106a及側壁絕緣物106b，並且在閘極電極105的上部具有用來防止閘極電極105與其他佈線的短路的絕緣物107。側壁絕緣物的幅度為5nm。另外，以接觸於半導體區103a及半導體區103c的方式具有源極電極108a及汲極電極108b。另外，該電晶體的通道幅度為40nm。
圖19B所示的電晶體與圖19A所示的電晶體的相同之處為：形成在基底絕緣膜101和由氧化鋁形成的埋入絕緣物102上；並且包括半導體區103a、半導體區103c、夾在它們之間的本質半導體區103b、幅度為33nm的閘極電極105、閘極絕緣層104、側壁絕緣物106a及側壁絕緣物106b、絕緣物107以及源極電極108a及汲極電極108b。
圖19A所示的電晶體與圖19B所示的電晶體的不同之處為側壁絕緣物106a及側壁絕緣物106b下的半導體區的導電型。在圖19A所示的電晶體中側壁絕緣物106a及側壁絕緣物106b下的半導體區為呈現n+導電型的半導體區103a及半導體區103c，而在圖19B所示的電晶體中側壁絕緣物106a及側壁絕緣物106b下的半導體區為本質的半導體區103b。換言之，在圖19B所示的半導體層中具有既不與半導體區103a(半導體區103c)重疊也不與閘極電極105重疊的寬度為Loff的區域。將該區域稱為偏置(offset)區，並且將其幅度稱為偏置長度。如圖式所示，偏置長度與側壁絕緣物106a(側壁絕緣物106b)的幅度相同。
用於計算的其他參數為如上所述的參數。在計算中，使用Synopsys公司製造的裝置模擬軟體Sentaurus Device。圖16A至16C示出圖19A所示的結構的電晶體的汲電流(Id，實線)及遷移率(μ，虛線)的閘電壓(Vg，閘極電極與源極的電位差)依賴性。將汲電壓(汲極與源極的電位差)設定為+1V來計算汲電流Id，並且將汲電壓設定為+0.1V來計算遷移率μ。
圖16A為閘極絕緣層的厚度為15nm時的圖，圖16B為閘極絕緣層的厚度為10nm時的圖，並且圖16C為閘極絕緣層的厚度為5nm時的圖。閘極絕緣層越薄，尤其是截止狀態下的汲電流Id(截止電流)越顯著降低。另一方面，遷移率μ的峰值或導通狀態時的汲電流Id(導通電流)沒有顯著的變化。可知當閘電壓為1V前後時汲電流超過儲存單元中使用的電晶體等所需要的10μA。
圖17A至17C示出在圖19B所示的結構的電晶體中當偏置長度Loff為5nm時的汲電流Id(實線)及遷移率μ(虛線)的閘電壓Vg依賴性。將汲電壓設定為+1V來計算汲電流Id，並且將汲電壓設定為+0.1V來計算遷移率μ。圖17A為閘極絕緣層的厚度為15nm時的圖，圖17B為閘極絕緣層的厚度為10nm時的圖，並且圖17C為閘極絕緣層的厚度為5nm時的圖。
另外，圖18A至18C示出在圖19B所示的結構的電晶體中當偏置長度Loff為15nm時的汲電流Id(實線)及遷移率μ(虛線)的閘電壓依賴性。將汲電壓設定為+1V來計算汲電流Id，並且將汲電壓設定為+0.1V來計算遷移率μ。圖18A為閘極絕緣層的厚度為15nm時的圖，圖18B為閘極絕緣層的厚度為10nm時的圖，並且圖18C為閘極絕緣層的厚度為5nm時的圖。
無論在圖17A至17C中還是在圖18A至18C中，都是閘極絕緣層越薄，截止電流越顯著降低，但是遷移率μ的峰值或導通電流沒有顯著的變化。
另外，在圖16A至16C中遷移率μ的峰值為80cm2/Vs左右，而在圖17A至17C中遷移率μ的峰值為60cm2/Vs左右，且在圖18A至18C中遷移率μ的峰值為40cm2/Vs左右，並且偏置長度Loff越增加，遷移率μ的峰值越降低。另外，截止電流也有同樣的趨勢。另一方面，雖然導通電流也隨著偏置長度Loff的增加而減少，但是該減少與截止電流的降低相比則要平緩得多。另外，可知當閘電壓為1V前後時汲電流超過儲存單元中使用的電晶體等所需要的10μA。
實施方式6
上述實施方式1至5所示的將以In、Sn、Zn為主要成分的氧化物半導體用於通道形成區的電晶體藉由當形成該氧化物半導體時加熱基板進行成膜或在形成氧化物半導體膜之後進行熱處理來可以得到良好的特性。另外，主要成分是指在組成比上包含5atomic%以上的元素。
藉由在形成以In、Sn、Zn為主要成分的氧化物半導體膜之後意圖性地加熱基板，可以提高電晶體的場效應遷移率。另外，藉由使電晶體的臨界值電壓向正方向漂移來可以實現常關閉化。
例如，圖20A至20C示出使用以In、Sn、Zn為主要成分且通道長度L為3μm且通道寬度W為10μm的氧化物半導體膜以及厚度為100nm的閘極絕緣層的電晶體的特性。另外，Vd為10V。
圖20A示出意圖性地不加熱基板藉由濺射法形成以In、Sn、Zn為主要成分的氧化物半導體膜時的電晶體特性。此時場效應遷移率為18.8cm2/Vsec。另一方面，藉由意圖性地加熱基板形成以In、Sn、Zn為主要成分的氧化物半導體膜，可以提高場效應遷移率。圖20B示出將基板加熱為200℃來形成以In、Sn、Zn為主要成分的氧化物半導體膜時的電晶體特性，此時的場效應遷移率為32.2cm2/Vsec。
藉由在形成以In、Sn、Zn為主要成分的氧化物半導體膜之後進行熱處理，可以進一步提高場效應遷移率。圖20C示出在200℃下藉由濺射形成以In、Sn、Zn為主要成分的氧化物半導體膜之後進行650℃的熱處理時的電晶體特性。此時場效應遷移率為34.5cm2/Vsec。
藉由意圖性地加熱基板，可以期待降低濺射成膜中的水分被引入到氧化物半導體膜中的效果。此外，藉由在成膜後進行熱處理，還可以從氧化物半導體膜中釋放而去除氫、羥基或水分，如上述那樣可以提高場效應遷移率。上述場效應遷移率的提高可以認為不僅是因為藉由脫水化‧脫氫化去除雜質，而且因為藉由高密度化使原子間距離變短的緣故。此外，藉由從氧化物半導體去除雜質而使其高純度化，可以實現結晶化。可以預測到像這樣被高純度化的非單晶氧化物半導體會能夠實現理想的超過100cm2/Vsec的場效應遷移率。
也可以對以In、Sn、Zn為主要成分的氧化物半導體注入氧離子，藉由熱處理釋放該氧化物半導體所含有的氫、羥基或水分，在該熱處理同時或藉由在該熱處理之後的熱處理使氧化物半導體晶化。藉由上述晶化或再晶化的處理可以得到結晶性良好的非單晶氧化物半導體。
藉由意圖性地加熱基板進行成膜及/或在成膜後進行熱處理，不僅可以提高場效應遷移率，而且還有助於實現電晶體的常截止化。將不意圖性地加熱基板來形成的以In、Sn、Zn為主要成分的氧化物半導體膜用作通道形成區的電晶體有臨界值電壓漂移到負一側的傾向。然而，在採用藉由意圖性地加熱基板來形成的氧化物半導體膜時，可以解決該臨界值電壓的負漂移化的問題。換言之，臨界值電壓向電晶體成為常截止的方向漂移，並且從圖20A和圖20B的對比也可以確認到該傾向。
另外，也可以藉由改變In、Sn及Zn的比率來控制臨界值電壓，作為組成比採用In：Sn：Zn=2：1：3來可以實現電晶體的常截止化。另外，藉由作為靶材的組成比採用In：Sn：Zn=2：1：3，可以獲得結晶性高的氧化物半導體膜。
將意圖性的基板加熱溫度或熱處理溫度設定為150℃以上，較佳設定為200℃以上，更佳設定為400℃以上。藉由在更高的溫度下進行成膜或進行熱處理，可以實現電晶體的常截止化。
另外，藉由意圖性地加熱基板來形成膜及/或在成膜後進行熱處理，可以提高對於閘極偏壓‧應力的穩定性。例如，在2MV/cm，150℃且一個小時施加的條件下，可以使漂移分別為小於±1.5V，較佳為小於±1.0V。
實際上，對在形成氧化物半導體膜後不進行加熱處理的樣品1的電晶體和進行了650℃的加熱處理的樣品2的電晶體進行BT測試。
首先，將基板溫度設定為25℃，將Vd設定為10V，而對電晶體的Vg-Id特性進行測量。另外，Vd示出汲電壓(汲極和源極的電位差)。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，以使施加到閘極絕緣層的電場強度成為2MV/cm的方式對Vg施加20V，一直保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，而進行電晶體的Vg-Id測量。將該測試稱為正BT測試。
與此同樣，首先將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id特性進行測量。接著，將基板溫度設定為150℃，將Vd設定為0.1V。然後，以使施加到閘極絕緣層的電場強度成為-2MV/cm的方式對Vg施加-20V，一直保持該狀態一個小時。接著，將Vg設定為0V。接著，將基板溫度設定為25℃，將Vd設定為10V，對電晶體的Vg-Id進行測量。將該測試稱為負BT測試。
圖21A示出樣品1的正BT測試的結果，而圖21B示出負BT測試的結果。另外，圖22A示出樣品2的正BT測試的結果，而圖22B示出負BT測試的結果。
樣品1的因正BT測試及負BT測試而發生的臨界值電壓變動分別為1.80V及-0.42V。另外，樣品2的因正BT測試及負BT測試而發生的臨界值電壓變動分別為0.79V及0.76V。樣品1及樣品2的BT測試前後的臨界值電壓變動都小，由此可知其可靠性高。
熱處理可以在氧氣圍中進行，但是也可以首先在氮、惰性氣體或減壓下進行熱處理之後在含有氧的氣圍中進行熱處理。藉由在首先進行脫水化‧脫氫化之後將氧添加到氧化物半導體，可以進一步提高熱處理的效果。此外，作為後面添加氧的方法，也可以採用以電場加速氧離子並將其注入到氧化物半導體膜中的方法。
雖然在氧化物半導體中及該氧化物半導體與接觸於該氧化物半導體的膜的介面容易產生由氧缺陷導致的缺陷，但是藉由該熱處理使氧化物半導體中含有過剩的氧，可以利用過剩的氧補充不斷產生的氧缺陷。過剩的氧是主要存在於晶格間的氧，並且藉由將該氧濃度設定為1×1016/cm3以上且2×1020/cm3以下，可以在不使結晶變歪等的狀態下使氧化物半導體中含有氧。
此外，藉由熱處理至少在氧化物半導體的一部分中含有結晶，可以獲得更穩定的氧化物半導體膜。例如，在使用組成比為In：Sn：Zn=1：1：1的靶材，意圖性地不加熱基板而進行濺射成膜來形成的氧化物半導體膜中，藉由利用X線衍射(XRD：X-Ray Diffraction)觀察到光暈圖案(halo pattern)。藉由對該所形成的氧化物半導體膜進行熱處理，可以使其結晶化。雖然熱處理溫度是任意的溫度，但是例如藉由進行650℃的熱處理，可以利用X線衍射觀察到明確的衍射峰值。
實際進行In-Sn-Zn-O膜的XRD分析。作為XRD衍射，使用Bruker AXS公司製造的X線衍射裝置D8 ADVANCE並利用平面外(Out-of-Plane)法來進行測量。
作為進行XRD分析的樣品，準備樣品A及樣品B。以下說明樣品A及樣品B的製造方法。
在完成了脫氫化處理的石英基板上形成厚度為100nm的In-Sn-Zn-O膜。
在氧氣圍下使用濺射裝置以100W(DC)的功率來形成In-Sn-Zn-O膜。作為靶材使用原子數比為In：Sn：Zn=1：1：1的In-Sn-Zn-O靶材。另外，將成膜時的基板加熱溫度設定為200℃。藉由上述步驟製造的樣品為樣品A。
接著，對以與樣品A相同的方法製造的樣品以650℃的溫度進行加熱處理。首先，在氮氣圍下進行一個小時的加熱處理，然後不降低溫度地在氧氣圍下再進行一個小時的加熱處理。藉由上述步驟製造的樣品為樣品B。
圖25示出樣品A及樣品B的XRD光譜。在樣品A中沒有觀測到起因於結晶的峰值，但是在樣品B中當2θ為35deg近旁及37deg至38deg時觀察到起因於結晶的峰值。
像這樣，藉由在形成以In、Sn、Zn為主要成分的氧化物半導體時意圖性地進行加熱及/或在成膜後進行加熱處理，可以提高電晶體特性。
該基板加熱或熱處理起到不使膜中含有對於氧化物半導體來說是惡性雜質的氫或羥基或者從膜中去除該雜質的作用。換言之，藉由去除在氧化物半導體中成為施體雜質的氫來可以實現高純度化，由此可以實現電晶體的常截止化，並且藉由氧化物半導體被高純度化來可以使截止電流為1aA/μm以下。在此，上述截止電流值的每單位示出每通道寬度1μm的電流值。
圖26示出電晶體的截止電流與測量時的基板溫度(絕對溫度)的倒數的關係。在此，為了方便起見，橫軸表示測量時的基板溫度的倒數乘以1000而得到的數值(1000/T)。
明確而言，如圖26所示那樣，當基板溫度為125℃(398.15K)時可以將截止電流設定為1aA/μm(1×10-18A/μm)以下，當基板溫度為85℃(358.15K)時設定為100zA/μm(1×10-19A/μm)以下，當基板溫度為室溫(27℃，300.15K)時設定為1zA/μm(1×10-21A/μm)以下。較佳地，當基板溫度為125℃時可以將其設定為0.1aA/μm(1×10-19A/μm)以下，當85℃時設定為10zA/μm(1×10-20A/μm)以下，當室溫時設定為0.1zA/μm(1×10-22A/μm)以下。
當然，為了防止當形成氧化物半導體膜時氫或水分混入到膜中，較佳充分抑制來自沉積室外部的洩漏或來自沉積室內壁的脫氣來實現濺射氣體的高純度化。例如，為了防止水分被包含在膜中，作為濺射氣體較佳使用其露點為-70℃以下的氣體。另外，較佳使用靶材本身不含有氫或水分等雜質的被高純度化的靶材。以In、Sn、Zn為主要成分的氧化物半導體可以藉由熱處理去除膜中的水分，但是與以In、Ga、Zn為主要成分的氧化物半導體相比水分的釋放溫度高，所以較佳形成原本就不含有水分的膜。
另外，在使用形成氧化物半導體膜之後進行650℃的加熱處理的樣品B的電晶體中，對基板溫度與電特性的關係進行評價。
用於測量的電晶體的通道長度L為3μm，通道寬度W為10μm，Lov為0μm，dW為0μm。另外，將Vd設定為10V。此外，在基板溫度為-40℃，-25℃，25℃，75℃，125℃及150℃下進行測量。在此，在電晶體中，將閘極電極與一對電極重疊的寬度稱為Lov，並且將從氧化物半導體膜超出的一對電極稱為dW。
圖23示出Id(實線)及場效應遷移率(虛線)的Vg依賴性。另外，圖24A示出基板溫度與臨界值電壓的關係，而圖24B示出基板溫度與場效應遷移率的關係。
根據圖24A可知基板溫度越高臨界值電壓越低。另外，作為其範圍，在-40℃至150℃的基板溫度下臨界值電壓為1.09V至-0.23V。
此外，根據圖24B可知基板溫度越高場效應遷移率越低。另外，作為其範圍，在-40℃至150℃的基板溫度下，場效應遷移率為36cm2/Vs至32cm2/Vs。由此，可知在上述溫度範圍內電特性變動較小。
在將上述那樣的以In、Sn、Zn為主要成分的氧化物半導體用於通道形成區的電晶體中，可以在將截止電流保持為1aA/μm以下的狀態下，將場效應遷移率設定為30cm2/Vsec以上，較佳設定為40cm2/Vsec以上，更佳設定為60cm2/Vsec以上，而滿足LSI所要求的導通電流值。例如，在L/W=33nm/40nm的FET中，當閘電壓為2.7V，汲電壓為1.0V時，可以流過12μA以上的導通電流。另外，在電晶體的工作所需要的溫度範圍內也可以確保足夠的電特性。當具有這種特性時，即使在使用Si半導體製造的積體電路中混裝有使用氧化物半導體形成的電晶體，也可以實現具有新的功能的積體電路而不用犧牲工作速度。
實施例1
在本實施例中，參照圖27A和圖27B等對將In-Sn-Zn-O膜用於氧化物半導體膜的電晶體的一個例子進行說明。
圖27A和圖27B是共面型的頂閘頂接觸結構的電晶體的俯視圖以及剖面圖。圖27A示出電晶體的俯視圖。另外，圖27B示出對應於圖27A的鏈式線A-B的剖面A-B。
圖27B所示的電晶體包括：基板1100；設置在基板1100上的基底絕緣膜1102；設置在基底絕緣膜1102附近的保護絕緣膜1104；設置在基底絕緣膜1102及保護絕緣膜1104上的具有高電阻區1106a及低電阻區1106b的氧化物半導體膜1106；設置在氧化物半導體膜1106上的閘極絕緣層1108；以隔著閘極絕緣層1108與氧化物半導體膜1106重疊的方式設置的閘極電極1110；與閘極電極1110的側面接觸地設置的側壁絕緣膜1112；至少與低電阻區1106b接觸地設置的一對電極1114；以至少覆蓋氧化物半導體膜1106、閘極電極1110及一對電極1114的方式設置的層間絕緣層1116；以及以藉由設置在層間絕緣層1116中的開口部至少與一對電極1114中的一方連接的方式設置的佈線1118。
另外，雖然未圖示，但是還可以包括覆蓋層間絕緣層1116及佈線1118地設置的保護膜。藉由設置該保護膜，可以降低因層間絕緣層1116的表面傳導而產生的微小洩漏電流，而可以降低電晶體的截止電流。
實施例2
在本實施例中，示出與上述不同的將In-Sn-Zn-O膜用於氧化物半導體膜的電晶體的另一個例子。
圖28A和圖28B是示出在本實施例中製造的電晶體的結構的俯視圖以及剖面圖。圖28A是電晶體的俯視圖。另外，圖28B是對應於圖28A的鏈式線A-B的剖面圖。
圖28B所示的電晶體包括：基板600；設置在基板600上的基底絕緣膜602；設置在基底絕緣膜602上的氧化物半導體膜606；與氧化物半導體膜606接觸的一對電極614；設置在氧化物半導體膜606及一對電極614上的閘極絕緣層608；以隔著閘極絕緣層608與氧化物半導體膜606重疊的方式設置的閘極電極610；覆蓋閘極絕緣層608及閘極電極610地設置的層間絕緣膜616；藉由設置在層間絕緣膜616中的開口部與一對電極614連接的佈線618；以及以覆蓋層間絕緣膜616及佈線618的方式設置的保護膜620。
作為基板600使用玻璃基板，作為基底絕緣膜602使用氧化矽膜，作為氧化物半導體膜606使用In-Sn-Zn-O膜，作為一對電極614使用鎢膜，作為閘極絕緣層608使用氧化矽膜，作為閘極電極610使用氮化鉭膜和鎢膜的疊層結構，作為層間絕緣膜616使用氧氮化矽膜和聚醯亞胺膜的疊層結構，作為佈線618使用按順序層疊有鈦膜、鋁膜、鈦膜的疊層結構，作為保護膜620使用聚醯亞胺膜。
另外，在具有圖28A所示的結構的電晶體中，將閘極電極610與一對電極614重疊的寬度稱為Lov。同樣地，將從氧化物半導體膜606超出的一對電極614稱為dW。
160．．．電晶體
162．．．電晶體
164．．．電容元件
170．．．儲存單元
190．．．第一驅動電路
192．．．第二驅動電路
194．．．源極線轉換電路
在附圖中：
圖1A-1、A-2和圖1B是半導體裝置的電路圖；
圖2是半導體裝置的電路圖；
圖3是半導體裝置的電路圖；
圖4是時序圖；
圖5A和5B是半導體裝置的剖面圖及平面圖；
圖6A至6G是有關半導體裝置的製程的剖面圖；
圖7A至7E是有關半導體裝置的製程的剖面圖；
圖8A至8D是有關半導體裝置的製程的剖面圖；
圖9A至9D是有關半導體裝置的製程的剖面圖；
圖10A至10C是有關半導體裝置的製程的剖面圖；
圖11A至11F是用來說明使用半導體裝置的電子裝置的圖；
圖12A至12E是說明氧化物材料的結晶結構的圖；
圖13A至13C是說明氧化物材料的結晶結構的圖；
圖14A至14C是說明氧化物材料的結晶結構的圖；
圖15是說明藉由計算獲得的遷移率的閘電壓依賴性的圖；
圖16A至16C是說明藉由計算獲得的汲電流和遷移率的閘電壓依賴性的圖；
圖17A至17C是說明藉由計算獲得的汲電流和遷移率的閘電壓依賴性的圖；
圖18A至18C是說明藉由計算獲得的汲電流和遷移率的閘電壓依賴性的圖；
圖19A和19B是說明用於計算的電晶體的剖面結構的圖；
圖20A至20C是示出使用氧化物半導體膜的電晶體的特性的圖；
圖21A和21B是示出樣品1的電晶體的BT測試後的Vg-Id特性的圖；
圖22A和22B是示出樣品2的電晶體的BT測試後的Vg-Id特性的圖；
圖23是示出Id及場效應遷移率的Vg依賴性的圖；
圖24A和24B是說明基板溫度和臨界值電壓的關係以及基板溫度和場效應遷移率的關係的圖；
圖25是示出樣品A及樣品B的XRD光譜的圖；
圖26是示出電晶體的截止電流和測定時基板溫度的關係的圖；
圖27A和27B分別是將In-Sn-Zn-O膜用於氧化物半導體膜的共面型的頂閘頂接觸結構的電晶體的俯視圖及剖面圖；
圖28A和28B是示出在實施例2中製造的電晶體的結構的俯視圖及剖面圖。
所公開的發明的選擇圖為圖2
160．．．電晶體
162．．．電晶體
164．．．電容元件
170．．．儲存單元
194．．．源極線轉換電路
OSG．．．寫入字線
C．．．寫入及讀出字線
SL．．．源極線
WEB．．．信號線
FG．．．節點
OS．．．表示使用氧化物半導體的電晶體

Claims (18)

  1. 一種半導體裝置，包括：電位轉換電路；第一儲存單元和接近該第一儲存單元的第二儲存單元，該第一儲存單元和該第二儲存單元各個包括：第一電晶體，該第一電晶體為n通道型電晶體；第二電晶體，該第二電晶體的源極電極和汲極電極中的一個電連接至該第一電晶體的閘極電極；電容元件，該電容元件的一個電極電連接至該第一電晶體的該閘極電極；源極線，其電連接至該第一儲存單元和該第二儲存單元各個的該第一電晶體的該源極電極和該汲極電極中的一個，和該電位轉換電路；第一位元線，其電連接至該第一儲存單元的該第一電晶體的該源極電極和該汲極電極中的另一個，和該第一儲存單元的該第二電晶體的該源極電極和該汲極電極中的另一個；第二位元線，其電連接至該第二儲存單元的該第一電晶體的該源極電極和該汲極電極中的另一個，和該第二儲存單元的該第二電晶體的該源極電極和該汲極電極中的另一個；第一字線，其電連接至該第一儲存單元和該第二儲存單元各個的該第二電晶體的閘極電極；以及第二字線，其電連接至該第一儲存單元和該第二儲存 單元各個的該電容元件的另一電極，其中，該第一儲存單元和該第二儲存單元各個的該第一電晶體的通道形成區包含與氧化物半導體不同的半導體材料，以及其中，該第一儲存單元和該第二儲存單元各個的該第二電晶體的通道形成區包含氧化物半導體層。
  2. 根據申請專利範圍第1項之半導體裝置，其中該電位轉換電路用以在寫入期間供應電源電位至該源極線。
  3. 根據申請專利範圍第1項之半導體裝置，其中該氧化物半導體層包含In、Ga、Zn、和氧。
  4. 一種半導體裝置的驅動方法，包括如下步驟：在使第二電晶體導通且將使第一電晶體成為導通狀態的電位供應到節點時，將電源電位供應到連接於該第一電晶體的源極電極和汲極電極中的一個的源極線，其中，藉由電連接該第一電晶體的閘極電極、該第二電晶體的源極電極和汲極電極中的一個以及電容元件的一個電極，形成該節點，以及其中，該節點保持電荷。
  5. 根據申請專利範圍第4項之半導體裝置的驅動方法，其中該第一電晶體的通道形成區包含與該第二電晶體的通道形成區的半導體材料不同的半導體材料。
  6. 根據申請專利範圍第4項之半導體裝置的驅動方法，其中該第二電晶體的通道形成區包含氧化物半導體。
  7. 根據申請專利範圍第4項之半導體裝置的驅動方 法，其中藉由利用電位轉換電路控制該源極線的電位，將該電源電位供應到該源極線。
  8. 根據申請專利範圍第4項之半導體裝置的驅動方法，其中該源極線還連接於第三電晶體的源極電極和汲極電極中的一個。
  9. 根據申請專利範圍第8項之半導體裝置的驅動方法，其中該第一電晶體和該第三電晶體均為n通道型電晶體。
  10. 根據申請專利範圍第8項之半導體裝置的驅動方法，其中，該第一電晶體和該第二電晶體包含在第一儲存單元中，以及其中，該第三電晶體包含在與該第一儲存單元接近的第二儲存單元中。
  11. 一種半導體裝置，包括：電位轉換電路；第一儲存單元和接近該第一儲存單元的第二儲存單元，該第一儲存單元和該第二儲存單元各個包括：第一電晶體，該第一電晶體為n通道型電晶體；第二電晶體，該第二電晶體的源極電極和汲極電極中的一個電連接至該第一電晶體的閘極電極；電容元件，該電容元件的一個電極電連接至該第一電晶體的該閘極電極；源極線，其電連接至該第一儲存單元和該第二儲存單 元各個的該第一電晶體的該源極電極和該汲極電極中的一個，和該電位轉換電路；第一位元線，其電連接至該第一儲存單元的該第一電晶體的該源極電極和該汲極電極中的另一個，和該第一儲存單元的該第二電晶體的該源極電極和該汲極電極中的另一個；第二位元線，其電連接至該第二儲存單元的該第一電晶體的該源極電極和該汲極電極中的另一個，和該第二儲存單元的該第二電晶體的該源極電極和該汲極電極中的另一個；第一字線，其電連接至該第一儲存單元和該第二儲存單元各個的該第二電晶體的閘極電極；以及第二字線，其電連接至該第一儲存單元和該第二儲存單元各個的該電容元件的另一電極，其中，該第一儲存單元和該第二儲存單元各個的該第一電晶體的通道形成區包含結晶矽，以及其中，該第一儲存單元和該第二儲存單元各個的該第二電晶體的通道形成區包含氧化物半導體層。
  12. 根據申請專利範圍第11項之半導體裝置，其中該電位轉換電路用以在寫入期間供應電源電位至該源極線。
  13. 根據申請專利範圍第11項之半導體裝置，其中該氧化物半導體層包含In、Ga、Zn、和氧。
  14. 根據申請專利範圍第11項之半導體裝置，其中該第一儲存單元和該第二儲存單元各個的該第一電晶體的該 通道形成區形成在基板內。
  15. 一種半導體裝置，包括：電位轉換電路；第一儲存單元和接近該第一儲存單元的第二儲存單元，該第一儲存單元和該第二儲存單元各個包括：第一電晶體，該第一電晶體為n通道型電晶體；第二電晶體，該第二電晶體的源極電極和汲極電極中的一個電連接至該第一電晶體的閘極電極；電容元件，該電容元件的一個電極電連接至該第一電晶體的該閘極電極；源極線，其電連接至該第一儲存單元和該第二儲存單元各個的該第一電晶體的該源極電極和該汲極電極中的一個，和該電位轉換電路；第一位元線，其電連接至該第一儲存單元的該第一電晶體的該源極電極和該汲極電極中的另一個，和該第一儲存單元的該第二電晶體的該源極電極和該汲極電極中的另一個；第二位元線，其電連接至該第二儲存單元的該第一電晶體的該源極電極和該汲極電極中的另一個，和該第二儲存單元的該第二電晶體的該源極電極和該汲極電極中的另一個；第一字線，其電連接至該第一儲存單元和該第二儲存單元各個的該第二電晶體的閘極電極；第二字線，其電連接至該第一儲存單元和該第二儲存 單元各個的該電容元件的另一電極；以及設置在該第一電晶體和該第二電晶體間，和在該第一電晶體和該電容元件間的絕緣層，其中，該第一儲存單元和該第二儲存單元各個的該第一電晶體的通道形成區包含結晶矽，以及其中，該第一儲存單元和該第二儲存單元各個的該第二電晶體的通道形成區包含氧化物半導體層。
  16. 根據申請專利範圍第15項之半導體裝置，其中該電位轉換電路用以在寫入期間供應電源電位至該源極線。
  17. 根據申請專利範圍第15項之半導體裝置，其中該氧化物半導體層包含In、Ga、Zn、和氧。
  18. 根據申請專利範圍第15項之半導體裝置，其中該第一儲存單元和該第二儲存單元各個的該第一電晶體的該通道形成區形成在基板內。
TW100127218A 2010-08-06 2011-08-01 半導體裝置及其驅動方法 TWI524347B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010176963 2010-08-06
JP2011108049 2011-05-13

Publications (2)

Publication Number Publication Date
TW201209829A TW201209829A (en) 2012-03-01
TWI524347B true TWI524347B (zh) 2016-03-01

Family

ID=44645533

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100127218A TWI524347B (zh) 2010-08-06 2011-08-01 半導體裝置及其驅動方法

Country Status (6)

Country Link
US (1) US8582348B2 (zh)
EP (1) EP2416324B1 (zh)
JP (1) JP5800631B2 (zh)
KR (1) KR101840474B1 (zh)
CN (1) CN102376713B (zh)
TW (1) TWI524347B (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101811204B1 (ko) * 2010-02-12 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US8339837B2 (en) * 2010-08-26 2012-12-25 Semiconductor Energy Laboratory Co., Ltd. Driving method of semiconductor device
TWI536502B (zh) * 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
WO2012157532A1 (en) * 2011-05-16 2012-11-22 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6013682B2 (ja) 2011-05-20 2016-10-25 株式会社半導体エネルギー研究所 半導体装置の駆動方法
WO2013146039A1 (ja) * 2012-03-30 2013-10-03 シャープ株式会社 半導体記憶装置
WO2013153853A1 (ja) * 2012-04-12 2013-10-17 シャープ株式会社 半導体記憶装置
KR102125593B1 (ko) * 2013-02-13 2020-06-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그래머블 로직 디바이스 및 반도체 장치
JP6093726B2 (ja) * 2013-03-22 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
JP6538426B2 (ja) * 2014-05-30 2019-07-03 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US10411013B2 (en) 2016-01-22 2019-09-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
KR20180075090A (ko) * 2016-12-26 2018-07-04 에스케이하이닉스 주식회사 반도체 메모리 장치
CN109887536A (zh) * 2019-02-13 2019-06-14 上海新储集成电路有限公司 一种非易失性存储单元结构
CN111508820B (zh) * 2020-03-25 2021-07-16 长江存储科技有限责任公司 清洗方法

Family Cites Families (192)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3171836D1 (en) 1980-12-08 1985-09-19 Toshiba Kk Semiconductor memory device
JPS623486A (ja) * 1985-06-27 1987-01-09 Nec Corp 半導体メモリセル
JPS634671A (ja) * 1986-06-25 1988-01-09 Hitachi Ltd 半導体記憶装置
JP2775040B2 (ja) 1991-10-29 1998-07-09 株式会社 半導体エネルギー研究所 電気光学表示装置およびその駆動方法
KR0147352B1 (ko) 1995-05-17 1998-08-01 김주용 다이나믹 램의 셀 및 그 제조방법
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JPH09162304A (ja) 1995-12-12 1997-06-20 Mitsubishi Electric Corp 半導体記憶装置
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JP4017248B2 (ja) 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000113683A (ja) * 1998-10-02 2000-04-21 Hitachi Ltd 半導体装置
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3955409B2 (ja) * 1999-03-17 2007-08-08 株式会社ルネサステクノロジ 半導体記憶装置
JP2001093988A (ja) * 1999-07-22 2001-04-06 Sony Corp 半導体記憶装置
JP4654471B2 (ja) 1999-07-29 2011-03-23 ソニー株式会社 半導体装置
JP2001053167A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001093989A (ja) 1999-09-22 2001-04-06 Sony Corp 半導体装置
JP2001351386A (ja) 2000-06-07 2001-12-21 Sony Corp 半導体記憶装置およびその動作方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002093924A (ja) 2000-09-20 2002-03-29 Sony Corp 半導体記憶装置
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002245777A (ja) * 2001-02-20 2002-08-30 Hitachi Ltd 半導体装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002368226A (ja) 2001-06-11 2002-12-20 Sharp Corp 半導体装置、半導体記憶装置及びその製造方法、並びに携帯情報機器
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4241175B2 (ja) * 2003-05-09 2009-03-18 株式会社日立製作所 半導体装置
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US6982897B2 (en) * 2003-10-07 2006-01-03 International Business Machines Corporation Nondestructive read, two-switch, single-charge-storage device RAM devices
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102856390B (zh) 2004-03-12 2015-11-25 独立行政法人科学技术振兴机构 包含薄膜晶体管的lcd或有机el显示器的转换组件
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100534216B1 (ko) 2004-06-18 2005-12-08 삼성전자주식회사 반도체 메모리에서의 워드라인 드라이버 회로 및 그에따른 구동방법
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
BRPI0517560B8 (pt) 2004-11-10 2018-12-11 Canon Kk transistor de efeito de campo
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP4969141B2 (ja) * 2005-04-27 2012-07-04 株式会社半導体エネルギー研究所 記憶素子、半導体装置、及び記憶素子の作製方法
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP1770788A3 (en) * 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
KR101337459B1 (ko) * 2006-02-03 2013-12-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그 표시장치를 구비한 전자기기
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4171032B2 (ja) 2006-06-16 2008-10-22 株式会社東芝 半導体装置及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8059451B2 (en) 2007-01-16 2011-11-15 Nanochips, Inc. Multiple valued dynamic random access memory cell and thereof array using single electron transistor
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
KR101344483B1 (ko) * 2007-06-27 2013-12-24 삼성전자주식회사 박막 트랜지스터
US8354674B2 (en) 2007-06-29 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device wherein a property of a first semiconductor layer is different from a property of a second semiconductor layer
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP2010003910A (ja) * 2008-06-20 2010-01-07 Toshiba Mobile Display Co Ltd 表示素子
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP5334605B2 (ja) 2009-01-28 2013-11-06 アキレス株式会社 除電ブラシ
SG10201910510UA (en) 2009-10-29 2020-01-30 Semiconductor Energy Lab Semiconductor device
CN102612749B (zh) 2009-11-06 2015-04-01 株式会社半导体能源研究所 半导体器件
JP2011108049A (ja) 2009-11-18 2011-06-02 Funai Electric Co Ltd メディアプレーヤー
CN102668077B (zh) 2009-11-20 2015-05-13 株式会社半导体能源研究所 非易失性锁存电路和逻辑电路,以及使用其的半导体器件
KR20190124813A (ko) 2009-11-20 2019-11-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011065183A1 (en) 2009-11-24 2011-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including memory cell
KR101911382B1 (ko) 2009-11-27 2018-10-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101777643B1 (ko) 2009-12-11 2017-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 논리 회로, 및 cpu
KR101913111B1 (ko) 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011077946A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104716139B (zh) 2009-12-25 2018-03-30 株式会社半导体能源研究所 半导体装置
KR101436120B1 (ko) 2009-12-28 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
IN2012DN05057A (zh) 2009-12-28 2015-10-09 Semiconductor Energy Lab
WO2011080999A1 (en) 2009-12-28 2011-07-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101842413B1 (ko) 2009-12-28 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8780629B2 (en) 2010-01-15 2014-07-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
WO2011086871A1 (en) 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011086812A1 (en) 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011086846A1 (en) 2010-01-15 2011-07-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101798367B1 (ko) 2010-01-15 2017-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101787734B1 (ko) 2010-01-20 2017-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
IN2012DN05920A (zh) 2010-01-20 2015-09-18 Semiconductor Energy Lab
US8415731B2 (en) 2010-01-20 2013-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor storage device with integrated capacitor and having transistor overlapping sections
KR102395345B1 (ko) 2010-01-20 2022-05-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자 기기
WO2011089852A1 (en) 2010-01-22 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and driving method thereof
KR101299256B1 (ko) 2010-01-29 2013-08-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기억 장치
WO2011096264A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
WO2011096277A1 (en) 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
CN106847816A (zh) 2010-02-05 2017-06-13 株式会社半导体能源研究所 半导体装置
CN102725842B (zh) 2010-02-05 2014-12-03 株式会社半导体能源研究所 半导体器件
WO2011099360A1 (en) 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
KR101811204B1 (ko) * 2010-02-12 2017-12-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 구동 방법
KR101820776B1 (ko) 2010-02-19 2018-01-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011102228A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
KR102015762B1 (ko) 2010-02-19 2019-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 메모리 장치, 그 구동 방법, 및 반도체 장치 제작 방법
WO2011105310A1 (en) 2010-02-26 2011-09-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011108475A1 (en) 2010-03-04 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device and semiconductor device
CN102782822B (zh) 2010-03-08 2016-06-01 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法
KR101823853B1 (ko) 2010-03-12 2018-02-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011114868A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011114867A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device
WO2011114905A1 (en) 2010-03-19 2011-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011125432A1 (en) 2010-04-07 2011-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
WO2011129233A1 (en) 2010-04-16 2011-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011135999A1 (en) 2010-04-27 2011-11-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor memory device
TWI511236B (zh) 2010-05-14 2015-12-01 Semiconductor Energy Lab 半導體裝置
WO2011142371A1 (en) 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5923248B2 (ja) 2010-05-20 2016-05-24 株式会社半導体エネルギー研究所 半導体装置
WO2011145468A1 (en) 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
WO2011152254A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101894897B1 (ko) 2010-06-04 2018-09-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011152286A1 (en) 2010-06-04 2011-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011162147A1 (en) 2010-06-23 2011-12-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9437454B2 (en) 2010-06-29 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Wiring board, semiconductor device, and manufacturing methods thereof
WO2012002186A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012008390A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101859361B1 (ko) 2010-07-16 2018-05-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2012008304A1 (en) 2010-07-16 2012-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101853516B1 (ko) 2010-07-27 2018-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5846789B2 (ja) 2010-07-29 2016-01-20 株式会社半導体エネルギー研究所 半導体装置
KR101842181B1 (ko) 2010-08-04 2018-03-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8537600B2 (en) 2010-08-04 2013-09-17 Semiconductor Energy Laboratory Co., Ltd. Low off-state leakage current semiconductor memory device
JP5671418B2 (ja) 2010-08-06 2015-02-18 株式会社半導体エネルギー研究所 半導体装置の駆動方法
TWI688047B (zh) 2010-08-06 2020-03-11 半導體能源研究所股份有限公司 半導體裝置
US8467232B2 (en) 2010-08-06 2013-06-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5879165B2 (ja) 2011-03-30 2016-03-08 株式会社半導体エネルギー研究所 半導体装置
TWI536502B (zh) 2011-05-13 2016-06-01 半導體能源研究所股份有限公司 記憶體電路及電子裝置
TWI573136B (zh) 2011-05-20 2017-03-01 半導體能源研究所股份有限公司 儲存裝置及信號處理電路

Also Published As

Publication number Publication date
JP2012256399A (ja) 2012-12-27
KR101840474B1 (ko) 2018-03-20
EP2416324B1 (en) 2017-11-22
KR20120024407A (ko) 2012-03-14
JP5800631B2 (ja) 2015-10-28
EP2416324A9 (en) 2014-12-24
US20120033486A1 (en) 2012-02-09
EP2416324A1 (en) 2012-02-08
TW201209829A (en) 2012-03-01
CN102376713B (zh) 2016-03-23
CN102376713A (zh) 2012-03-14
US8582348B2 (en) 2013-11-12

Similar Documents

Publication Publication Date Title
JP7183243B2 (ja) 半導体装置
TWI524347B (zh) 半導體裝置及其驅動方法
TWI521539B (zh) 半導體裝置的驅動方法
JP6229026B2 (ja) 半導体装置
KR101851817B1 (ko) 반도체 장치 및 그 구동 방법
TWI525751B (zh) 半導體裝置
TWI605549B (zh) 半導體裝置
TW201301287A (zh) 半導體裝置的驅動方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees