JP4017248B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4017248B2
JP4017248B2 JP09869498A JP9869498A JP4017248B2 JP 4017248 B2 JP4017248 B2 JP 4017248B2 JP 09869498 A JP09869498 A JP 09869498A JP 9869498 A JP9869498 A JP 9869498A JP 4017248 B2 JP4017248 B2 JP 4017248B2
Authority
JP
Japan
Prior art keywords
voltage
power supply
command
memory
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP09869498A
Other languages
English (en)
Other versions
JPH11297071A (ja
Inventor
真志 堀口
正行 中村
禎幸 大熊
一彦 梶谷
儀延 中込
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP09869498A priority Critical patent/JP4017248B2/ja
Priority to TW088103961A priority patent/TW419661B/zh
Priority to KR1019990012711A priority patent/KR100583338B1/ko
Priority to US09/289,660 priority patent/US6195306B1/en
Publication of JPH11297071A publication Critical patent/JPH11297071A/ja
Priority to US09/759,897 priority patent/US20010001262A1/en
Priority to US09/759,244 priority patent/US20010008497A1/en
Priority to US10/259,579 priority patent/US6680875B2/en
Priority to US10/724,781 priority patent/US6870790B2/en
Priority to KR1020040024692A priority patent/KR100590640B1/ko
Priority to KR1020040024693A priority patent/KR100583337B1/ko
Priority to US11/084,138 priority patent/US7072202B2/en
Priority to US11/183,802 priority patent/US7082074B2/en
Priority to US11/483,649 priority patent/US7298662B2/en
Priority to US11/727,429 priority patent/US7411855B2/en
Priority to US11/727,430 priority patent/US7411856B2/en
Application granted granted Critical
Publication of JP4017248B2 publication Critical patent/JP4017248B2/ja
Priority to US12/165,681 priority patent/US7688670B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40615—Internal triggering or timing of refresh, e.g. hidden refresh, self refresh, pseudo-SRAMs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles
    • G11C11/40618—Refresh operations over multiple banks or interleaving
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/4076—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4087—Address decoders, e.g. bit - or word line decoders; Multiple line decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4091—Sense or sense/refresh amplifiers, or associated sense circuitry, e.g. for coupled bit-line precharging, equalising or isolating
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1072—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers for memories with random access ports synchronised on clock signal pulse trains, e.g. synchronous memories, self timed memories
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2227—Standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4067—Refresh in standby or low power modes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/401—Indexing scheme relating to cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C2211/406—Refreshing of dynamic cells
    • G11C2211/4068—Voltage or leakage in refresh operations

Description

【０００１】
【発明の属する利用分野】
本発明は半導体メモリの電源回路に係わり、特に低消費電力化に適した制御方式に関する。
【０００２】
【従来の技術】
この明細書で参照される文献は以下の通りである。 [文献１]：特開平７−１０５６８２号公報。 [文献２]：特開平９−１６１４８１号公報。
【０００３】
半導体チップ上で外部電源電圧を降圧した内部電圧を発生し、これを電源として用いるいわゆるオンチップ電圧リミッタ方式（降圧方式）が、半導体メモリなどで広く用いられている。これは、回路の消費電流を低減するため、あるいは微細素子の信頼性を確保するためである。この目的のために内部電源電圧を発生する回路が、電圧リミッタ回路（降圧回路）である。
【０００４】
電圧リミッタ回路は、半導体メモリが待機状態の時でも、出力電圧レベルを維持するために定常電流を消費する。待機時の消費電流を低減するための方法の一つとして[文献１]は、４個のメモリセルアレイ毎に２個ずつ設けられた合計８個の電圧リミッタ回路と、全体に共通に設けられた１個の共通電圧リミッタ回路を記載する（[文献１]の図３）。共通電圧リミッタ回路は常時動作し、８個の電圧リミッタ回路はメモリアクセスがある時に、８個が一斉に動作を開始し、所定期間経過後に４個が動作するように制御される。
【０００５】
また、[文献２]には、第１及び第２バンクに対応して設けられた、第１及び第２電圧リミッタとその動作タイミングが記載される。第１バンクの活性化が指示されると第１電圧リミッタが内部電圧の発生を行い、第１バンクの活性化したまま引き続き第２バンクの活性化が指示されると第２電圧リミッタも第１電圧リミッタと合わせて内部電圧を発生することが記載される（[文献２]の図１２）。
【０００６】
【発明が解決しようとする課題】
本願発明者等は、本願に先立ちSDRAM（シンクロナス・ダイナミック・ランダム・アクセス・メモリ）のアクティブスタンバイ状態の消費電流について検討した。SDRAMにおけるアクティブスタンバイ状態とは、メモリアクセスに備え、メモリバンクを活性化して特定の１ワード分のデータをセンスアンプに保持し、読出し／書込みコマンドを印加せずに放置されている状態である。ダイナミックメモリセルからのデータの読み出しは、比較的時間を要するのに対して、一旦センスアンプに保持されれば、そのセンスアンプの保持データはあたかも１列分のSRAM（スタティック・ランダム・アクセス・メモリ）のようなものであるため高速に読み出すことができる。
【０００７】
アクティブスタンバイ状態とするためにバンク活性化コマンド印加後には、ワード線が選択されてセンスアンプが動作するため、大電流が流れるが、その後放置されているときには原理的には消費電流は流れないはずである。しかし電圧リミッタ回路があると、これの消費電流が流れる。このときには待機時用の回路と動作時用の回路の両方が動作していると、電圧リミッタの消費電流はかなり大きく（通常数mAないし数十mA）なってしまう。特にシンクロナスDRAMの場合は、高速データ転送の利点を活かすため、あらかじめバンクを活性化して放置しておくという使われ方が多い。そのため、アクティブスタンバイ電流がシステム全体の消費電流を大きく左右することになる。
【０００８】
前述した[文献１]の構成では、SDRAMに特有なバンクに依存した動作が考慮されていないために、８個もの電圧リミッタ回路が同時に動作することとなりピーク時の動作電流が大きくなりすぎる点が考慮されていない。アクティブスタンバイ状態でも４個（共通電圧リミッタ回路を含めれば５個）もの電圧リミッタ回路が動作することになり、アクティブスタンバイ電流が不必要に大きくなってしまう。
【０００９】
また、[文献２]においては、アクティブスタンバイ状態が考慮されておらず、複数のメモリバンクを次々に活性化すると対応する電圧リミッタ回路が加算的に動作してしまい、複数のメモリバンクをアクティブスタンバイ状態にするとリミッタ回路の動作電流が不必要に加算されてしまう点が考慮されていない。これは特にバンク数が多い場合、重大な問題になる。
【００１０】
【課題を解決するための手段】
上記課題を解決するための代表的なものの構成は以下の通りである。即ち、第１及び第２コマンドによりそれぞれ活性化される第１及び第２メモリバンクと、前記第１及び第２メモリバンクに渡って配線され、前記第１及び第２メモリバンクに所定電圧を供給するための電源配線と、上記第１及び第２メモリバンクのそれぞれに対応して設けられ、それぞれの出力ノードが前記電源配線に結合され、前記所定電圧を発生する第１及び第２電源回路とを備え、前記第１コマンドに応答して、前記第１電源回路は前記所定電圧の発生を開始し、前記第１メモリバンクの活性状態を維持した状態で前記第２コマンドが入力される時、前記第１電源回路は前記第２コマンドに応答して前記所定電圧の発生を停止し、前記第２電源回路は前記第２コマンドに応答して前記所定電圧の発生を開始させる。
【００１１】
【発明の実施の形態】
以下本発明の実施例を図面を用いて詳細に説明する。実施例の各ブロックを構成する回路素子は、特に制限されないが、公知のＣＭＯＳ（相補型ＭＯＳトランジスタ）等の集積回路技術によって、単結晶シリコンのような１個の半導体基板上に形成される。ＭＯＳＦＥＴの回路記号は矢印をつけないものはＮ形ＭＯＳＦＥＴ（ＮＭＯＳ）を表し、矢印をつけたＰ形ＭＯＳＦＥＴ（ＰＭＯＳ）と区別される。
【００１２】
〔実施例１〕
図1に本発明を適用した4バンク構成のシンクロナスDRAMを示す。図中、CHIPは半導体メモリチップ、BANK0〜BANK3はメモリバンク、CKTは全バンクに共通な周辺回路、VDL0〜VDL3およびVDLSは外部電源VDDからメモリアレー用内部電源電圧VDL（第１内部電圧）を発生するための電圧リミッタ回路（又は降圧回路、より一般的には電源回路）、VCL4〜VCL6およびVCLSはVDDから周辺回路用内部電源電圧VCL（第２内部電圧）を発生するための電圧リミッタ回路である。電圧値の一例を示せば、VDD = 3.3 V、 VCL = 2.2 V、VDL = 1.8 Vである。即ち、外部電源電圧VDDから発生された、VDDよりも電圧の低い２種類の内部電圧VCLとVDLが内部回路ブロックに供給されている。VDLはVCLよりも低い電圧とされる。
【００１３】
CTL0はVDL0〜VDL3を制御する制御回路、CTL1はVCL4〜VCL6を制御する制御回路である。CTL0とCTL1はCKT内に配置されている。CKT内にはこの他に、ボンディングパッド、入力バッファ、出力バッファ、主制御回路（後述）、メインアンプ、リフレッシュカウンタなどが配置されている。特に制限されないが、入力バッファおよび出力バッファは外部から供給される電源電圧VDDで動作する。
【００１４】
各バンクの構成の一例を図2に示す。図中、MAはメモリセルがマトリックス状に配置されたメモリアレー、SCはセンス回路、SWDはサブワード線ドライバ、ISはセンスアンプとサブワード線ドライバとの交点の領域であり、後述のようにセンスアンプ駆動回路が配置されている。
【００１５】
第１内部電圧VDLは、センスアンプ駆動回路の電源として用いられる。VDLの配線は寄生抵抗低減のため、メモリアレー上を第2層および第3層メタルを用いてメッシュ状に配置されている。そして、このVDLの配線は図１に示すようにBANK0〜BANK3に渡って配線されている。VDLはまた、VDLの1/2の電圧を発生するVDL/2発生回路（図示せず）にも供給される。電圧VDL/2は後述のように、メモリセルのプレート電極およびビット線プリチャージ用の電源として用いられる。
【００１６】
一方、第２内部電圧VCLは、ロウデコーダXD0およびXD1、カラムデコーダYD0およびYD1、バンク専用の周辺回路BCKT、共通周辺回路CKTに供給される。、バンク専用の周辺回路BCKTにはアドレスラッチ、プリデコーダなどが含まれている。ロウデコーダ、カラムデコーダ、および周辺回路BCKT、CKTはVCLを電源として動作するので、VCLの配線がこれらの回路の中を通っている。VCLの配線も図１に示すようにBANK0〜BANK3に渡って配線されている。なお、共通周辺回路CKTに含まれる回路のうち、入力バッファおよび出力バッファは前述のようにVDDで動作するが、その他の大多数の回路は低消費電力化のためVDDよりも低いVCLを電源として動作する。たとえば、主制御回路、メインアンプ、リフレッシュカウンタ、さらには制御回路CTL0およびCTL1もVCLを電源として動作する。
【００１７】
図3にメモリアレーMA、センス回路SC、センスアンプ駆動回路ISの詳細を示す。サブワード線SWLとビット線対BL、/BLとの交点にスイッチＭＯＳＦＥＴのソース・ドレイン経路の一端に接続されたキャパシタを含むダイナミック形メモリセルMCが周知の折り返し形データ線対方式で配置されている。キャパシタの残る一端であるプレート電極には、VDL/2が共通に供給される。センス回路部には、ビット線対上の信号電圧を増幅するためのセンスアンプSA（交差結合された２つのＣＯＭＳインバータ）、ビット線対をVDLの1/2のレベルにプリチャージするためのビット線プリチャージ回路PCなどが配置されている。センスアンプSAを駆動するための1対の信号線NCS、PCSがセンスアンプ駆動回路まで配線されている。信号線NCS、PCSの間にもビット線プリチャージ回路と同様なプリチャージ回路CSPCが設けられVDL/2が供給されている。センスアンプ駆動回路ISは、3個のMOSトランジスタMN1〜MN3から成る。
【００１８】
NCSとPCSはいずれも増幅動作をしない時にはCSPCによりVDLの1/2のレベルにプリチャージされている。増幅動作を行うときは、まずMN1とMN2をオンにする。これにより、NCSと接地が、PCSと外部電源VDDがそれぞれ接続されるので、NCSの電位が下降、PCSの電位が上昇する。PCSの電位がVDLレベル近くまで上昇したところで、MN2をオフに、MN3をオンにする。これにより、PCSと内部電源VDLが接続される。最終的にはNCS = 0 V、PCS = VDLとなり、ビット線対の一方が0 V、他方がVDLレベルとなって、増幅動作が完了する。PCSを最初からVDLに接続せずに一旦VDDに接続するのは、増幅動作を高速化するため、およびVDL電圧リミッタ回路の負担を軽減するためである。これはオーバードライブと言われている手法である。
【００１９】
図4に各回路間の接続関係を示す。第１内部電圧VDLを発生する電圧リミッタ回路VDL0〜VDL3およびVDLSは、基準電圧発生回路RVG（図1では記載を省略）により発生された基準電圧VRDを参照して、内部電源電圧VDLを発生する。このうち、VDLSは常時動作している、電流供給能力は小さいが消費電流の小さい回路である。VDL0〜VDL3は、消費電流が比較的大きく電流供給能力も大きい回路であり、制御回路CTL0により発生された活性化信号LD0〜LD3によりオン／オフされる。図４でリミッタ回路をあらわす箱の大きさは、各リミッタ回路の電流供給能力の大小を現している。VDL0〜VDL3およびVDLSの出力同士は、図1、図2に示すように、メモリアレー上に第2層（図１、２の実線）および第3層メタル配線（図１、２の点線）を縦横に配置して、接続されている。
【００２０】
第２内部電圧VCLを発生する電圧リミッタ回路VCL4〜VCL6およびVCLSは、基準電圧発生回路RVGにより発生された基準電圧VRCを参照して、内部電源電圧VCLを発生する。このうち、VCLSは常時動作している、電流供給能力は小さいが消費電流の小さい回路である。VCL4〜VCL6は、消費電流が比較的大きく電流供給能力も大きい回路である。VCL4は制御回路CTL1により発生された活性化信号LC4によってオン／オフされ、VCL5とVCL6は活性化信号LC5によってオン／オフされる。VCL4〜VCL6およびVCLSの出力同士も接続されている。
【００２１】
主制御回路CTLM（図1では記載を省略）は、クロック信号CLK、チップセレクト信号/CS（信号名の前の斜線"/"は補信号であることを示す）、ロウアドレスストローブ/RAS、カラムアドレスストローブ/CAS、書込みエネーブル信号/WE、クロックエネーブル信号CKEなどの信号を受けて、コマンドを解釈し、動作モードを設定する回路である。シンクロナスDRAMでは、クロック信号CLKの立上り時の/CS、/RAS、/CAS、/WE、CKEなどの信号の組み合わせによってコマンドを指定する方法が標準化されており、本実施例もその標準化された方法に従っている。
【００２２】
この実施例の特徴は、複数の電圧リミッタの出力同士が接続されていること、および以下に説明するようにメモリの動作モードによって細かく各回路をオン／オフすることである。
【００２３】
次に制御回路CTL0について、図5の回路図および図6、図7の動作波形図を参照しながら説明する。入力信号BA0〜BA3はバンクアクティブ信号であり、それぞれメモリバンク0〜3が活性化されているとき"1"、非活性のとき"0"となる。SDRAMで標準化されたバンクアクティブコマンドACTVは、/CS=L、/RAS=L、/CAS=H、/WE=H、ロウアドレス（ワード線を指定するアドレス）、バンクアドレス（バンクの番号を指定するアドレス）により指定される。より一般的なバンクの活性化とは、バンクの場所とそのバンクの中の１ワードを指定し、その１ワード分のデータを対応する複数のセンスアンプに読み出し、ラッチする動作である。RFはリフレッシュ信号であり、メモリがリフレッシュ中のとき"1"になる。出力信号LD0〜LD3は、前述のように、それぞれVDLリミッタ回路VDL0〜VDL3をオン／オフする信号である（"1"のときオン、"0"のときオフ）。
【００２４】
図6は通常動作の場合の動作波形図である。時刻t0、t1、t2、t3において、それぞれバンク0、バンク1、バンク2、バンク3の活性化コマンド（ACTV 0、ACTV 1、ACTV 2、ACTV 3）が入力され、時刻t4において全バンクプリチャージコマンド（PRE ALL）が入力された場合の波形である。PRE ALLが入力されると、全バンクは非活性となり、各バンクのデータ線対及びセンスアンプ駆動線対はプリチャージ電位VDL/2にプリチャージされる。実際の使用状態においては、バンク活性化とプリチャージとの間に読出しもしくは書込みコマンドが入力されるのが普通であるが、簡単のためここでは省略している。まずBA0が"1"になると、インバータ100-0とワンショットパルス発生回路101-0の働きにより、信号OS0が所定の時間だけ"0"になる。これにより、NANDゲート103-0と104-0とにより構成されたラッチの出力LT0が"1"になり、出力信号LD0が"1"になる。次にBA1が"1"になると、信号OS1が所定の時間だけ"0"になる。これにより、NANDゲート103-1と104-1とにより構成されたラッチの出力LT1が"1"になるとともに、LT0が"0"になる。出力信号LD1は"1"になり、LD0は遅延回路105-0の働きにより所定の時間だけ遅れて"0"になる。次にBA2が"1"になると、同様にして、出力信号LD2が"1"になり、LD1が所定時間だけ遅れて"0"になる。次にBA3が"1"になると、同様にして、出力信号LD3が"1"になり、LD2が所定時間だけ遅れて"0"になる。最後に時刻t4においてBA0〜BA3がすべて"0"になると、ORゲート106の出力IDBが"0"になるので、この時点まで"1"であった信号LT3が"0"になる。出力信号LD3は所定の時間だけ遅れて"0"になる。
【００２５】
上の説明から明らかなように、各電圧リミッタ回路VDL0〜VDL3は、自分の近くのメモリバンクの活性化コマンドが入力されたときオンになり、他のバンクの活性化コマンドが入力されたときオフになる。バンク活性化コマンドが入力された直後は、センスアンプが動作するため大電流が流れる。この期間に流れる電流はバンクの近傍にある電圧リミッタ回路から供給される。センスアンプ動作後は電圧レベルを保持するための電流しか流れないので、バンクから遠い回路、あるいは待機時用の電圧リミッタ回路VDLSからでも十分電流を供給できる。前述のように電圧リミッタ回路の出力同士が接続されているからである。このような制御方法をとることにより、複数のメモリバンクが活性化されても、（一時的に２個以上の電圧リミッタ回路がオンになることはあるが）ほとんどの時間帯はオンになっている電圧リミッタ回路はVDLSを除いては１個だけになる。もちろんアクティブスタンバイ状態においても、オンになっている電圧リミッタ回路はVDLSを除いては１個だけである。そのため、動作時はすべての電圧リミッタ回路をオンにする従来方式に比べて、アクティブスタンバイ時の消費電流を著しく低減することができる。シンクロナスDRAMでは、高速データ転送の利点を活かすため、あらかじめバンクを活性化して放置しておくという使われ方が多いので、アクティブスタンバイ電流の低減はシステム全体の消費電流の低減に大きく寄与する。
【００２６】
なお、各電圧リミッタ回路を、他バンクの活性化コマンドが入力されたときただちにオフにせずに、所定の時間を置いてからオフにするのは、次のような理由による。前述のようにバンク活性化コマンドが入力された直後は大電流が流れる。大電流が流れる時間は使用するプロセス技術や設計によって異なるが、10〜30ns程度である。一方、バンク活性化コマンドが続けて入力される間隔はシンクロナスDRAMの仕様で定められており、普通は２クロックサイクルである。たとえばクロックの周波数が100MHzならば20nsである。したがって、バンク0の活性化コマンドが入力されて２クロックサイクル後にバンク1の活性化コマンドが入力されたとき、バンク0にまだ大電流が流れている可能性がある。ここでただちに電圧リミッタ回路VDL0をオフすると、その大電流はバンク0から遠い回路VDL1から供給されることになり、配線抵抗による電圧降下によって誤動作あるいは動作遅延が生ずる可能性があり、好ましくない。
【００２７】
図7はリフレッシュ時（標準化されたSDRAMのコマンドREFで表されるオートリフレッシュ）の動作波形である。オートリフレッシュコマンドが入力されるとすべてのバンクが同時に活性化され、各バンク毎にリフレッシュカウンタが示すワード線を立ち上げて１ワード分のメモリセルがリフレッシュされる。時刻t5においてリフレッシュコマンド（REF）が入力されると、すべてのバンクアクティブ信号BA0〜BA3、およびリフレッシュ信号RFが"1"になる。これにより、ラッチの出力LT0〜LT3が"1"になり、出力信号LD0〜LD3が"1"になる。チップ内部でリフレッシュ動作が終了すると（このときはコマンドを入力する必要はない）、信号RFおよびBA0〜BA3が"0"になり、ORゲート106の出力IDBが"0"になり、ラッチの出力LT0〜LT3が"0"になり、所定の時間だけ遅れて出力信号LD0〜LD3が"0"になる。すなわち、リフレッシュ時には電圧リミッタ回路VDL0〜VDL3が同時にオンになる。これはリフレッシュ時にはすべてのバンクが同時に動作するので、通常動作時の４倍の電流を供給できるようにするためである。待機時用の電圧リミッタ回路VDLSは常にオンである。
【００２８】
次に制御回路CTL1について、図8の回路図および図9〜図12の動作波形図を参照しながら説明する。入力信号CKEは外部から入力されるクロックエネーブル信号である。PDMBは、後述のパワーダウンモードまたはセルフリフレッシュモードのとき"0"、その他のとき"1"になる信号である。RFはリフレッシュ信号であり、メモリがリフレッシュ中のとき"1"になる。BAはバンクアクティブコマンドが入力されたときに"1"になる信号である。RDおよびWRはそれぞれ、読出しモード、書込みモードにあるときに"1"になる信号である。出力信号LC4は、前述のようにVCLリミッタ回路VCL4をオン／オフする信号である（"1"のときオン、"0"のときオフ）。出力信号LC5は、前述のようにVCLリミッタ回路VCL5およびVCL6をオン／オフする信号である（"1"のときオン、"0"のときオフ）。
【００２９】
図9はバンク0を活性化しデータを読み出した場合の動作波形図である。時刻t6においてバンク0の活性化コマンド（ACTV 0）が入力されると、信号BAがコマンドが入力されている間だけ"1"になり、遅延回路106の出力DLY1が所定の時間だけ"1"になる。次に、時刻t7においてバンク0の読出しコマンド（READ 0）が入力されると、読出しモードに入るので信号RDが"1"になり、遅延回路108の出力DLY2も"1"になる。時刻t8においてバンク0のプリチャージコマンド（PRE 0）が入力されると、RDが"0"になり、やや遅れてDLY2も"0"になる。出力信号LC5はDLY1とDLY2とのORであるから、バンク活性化コマンド入力直後と読出しモードのときに"1"になる。出力信号LC4は、クロックエネーブル信号CKEが"1"であるから、常に"1"である。
【００３０】
したがって、バンク活性化コマンド入力直後と読出しモードのときは電圧リミッタ回路VCL4〜VCL6およびVCLSがすべてオンになり、その他のときはVCL4とVCLSのみがオンでVCL5とVCL6はオフになる。バンク活性化コマンド入力直後は、アドレスバッファやロウデコーダなどが動作するため、大電流が流れる。また読出しモードのときも、カラムデコーダ、メインアンプ、出力バッファなどが動作するために大電流が流れる。そこで、これらの期間にはすべての電圧リミッタ回路をオンにして大電流を供給できるようにしている。その他の期間に流れる電流は小さいため、一部の回路をオフにしている。即ちVCL5やVCL6の動作期間は、バンク活性化や読み出しに伴って動作するロウデコーダやカラムデコーダ等の動作期間とほぼ同じか余裕を見て少し長くなるように設定する。このような制御方法をとることにより、アクティブスタンバイ状態（バンク活性化から読出しコマンドまでの間）にはオンになっている電圧リミッタ回路はVCLSを除いては１個だけになる。そのため、動作時はすべての電圧リミッタ回路をオンにする従来方式に比べて、アクティブスタンバイ時の消費電流を著しく低減することができる。
【００３１】
上に述べたのは読出しの場合であるが、書込みの場合も信号RDのかわりにWRが"1"になることを除いては、動作は同じであり、同様にアクティブスタンバイ電流を低減することができる。
【００３２】
図10はリフレッシュ時（オートリフレッシュ）の動作波形である。図7の場合と同様に、時刻t5においてリフレッシュコマンド（REF）が入力されると、リフレッシュ動作が行われている間だけリフレッシュ信号RFが"1"になる。出力信号LC5は、ワンショットパルス発生回路114と遅延回路116の働きによって、RFの立上りから所定の時間だけ"1"になり、その後は"0"になる。クロックエネーブル信号CKEが"1"であるから、出力信号LC4は常に"1"である。したがって、リフレッシュ動作開始直後は電圧リミッタ回路VCL4〜VCL6とVCLSがすべてオンになり、その後はVCL5とVCL6はオフになる。リフレッシュ動作開始直後はロウデコーダなどが動作するため、大電流が流れる。そこで、この期間にはすべての電圧リミッタ回路をオンにして大電流を供給できるようにしている。その後はほとんど電流が流れないため、一部の回路をオフにし、消費電流の低減を図っている。
【００３３】
図11はパワーダウンモード時の動作波形である。パワーダウンモードとは、通常のDRAMにおける待機状態（全てのデータ線をVDL/2にプリチャージしている状態）に相当する低消費電力モードのことである。クロックエネーブル信号CKEなどによってパワーダウンモード開始／終了を指定する方法が標準化されており、本実施例もその標準化された方法に従っている。時刻t9においてパワーダウンモード開始コマンド（PDM Entry）が入力されると、信号PDMBが"0"になるので、出力信号LC4が"0"になる。時刻t10においてパワーダウンモード終了コマンド（PDM Exit）が入力されるが、信号CKEがそれに先立って"1"になっているので、この時点でLC4が"1"になる。パワーダウンモードの間はLC4もLC5も"0"になるから、電圧リミッタ回路VCL4〜VCL6はすべてオフになり、待機時用電圧リミッタ回路VCLSのみがオンである。したがって、パワーダウンモードの間の消費電流はきわめて少なくなる。
【００３４】
なお、信号LC4の立下りはPDMBによって決めているが、立上りはCKEによって決めている理由は次のとおりである。シンクロナスDRAMの規格によれば、パワーダウンモード終了はクロック信号CLKの立上りエッジでのCKEを"1"にすることによって指定する。CKEを"1"にするのはCLKの立上りよりもセットアップ時間（普通は2〜3ns）だけ前でなければならない。したがって、パワーダウンモード終了をCKEによって判断する方がPDMBによって判断するよりも、LC4の立上りを早くできる。パワーダウンモード終了コマンドの次のクロックサイクルにはバンクアクティブなどのコマンドが入力される可能性があるので、これに備えて電圧リミッタVCL4を早めにオンにしておくのが望ましい。
【００３５】
図12はセルフリフレッシュモード時の動作波形である。セルフリフレッシュコマンドが入力されるとセルフリフレッシュ終了コマンドが入力されるまで、SDRAMは内部タイマーにより周期的にリフレッシュを実行する。時刻t11においてセルフリフレッシュモード開始コマンド（SELF Entry）が入力されると、信号PDMBが"0"になるので、出力信号LC4が"0"になる。チップ上に設けられたタイマーによって時刻t12にリフレッシュ動作が開始されると、信号RFが"1"になる。出力信号LC4はRFが"1"になっている間"1"になる。出力信号LC5はRFの立上りから所定の時間だけ"1"になる。時刻t13においてセルフリフレッシュモード終了コマンド（SELF Exit）が入力されるが、信号CKEがそれに先立って"1"になっているので、この時点でLC4が"1"になる。したがってセルフリフレッシュモードのときは、電圧リミッタ回路VCL4〜VCL6は、実際にリフレッシュ動作が行われているときにはオンになるが、その他の時間帯はオフである。リフレッシュ動作が行われる間隔は普通数十〜数百μsであり、１回のリフレッシュ動作は数十nsで完了するから、リフレッシュ動作が行われている時間は全体の時間の0.1%以下である。その他の大部分の時間帯には、電圧リミッタ回路VCL4〜VCL6はすべてオフになり、待機時用電圧リミッタ回路VCLSのみがオンであるから、セルフリフレッシュモードの消費電流はきわめて少なくなる。
【００３６】
図13はVCL電圧リミッタ回路の一例である。この回路は差動増幅器DAと出力段FSから成る。差動増幅器DAは、活性化信号LCiが"1"（高レベル）のとき活性化され、出力電圧VCLを２個のPチャネルMOSトランジスタM19、M20で分圧した電圧VFBと基準電圧VRCとを比較する。その出力PGは出力段のPチャネルMOSトランジスタM16のゲートに入力されている。VCLの電位が低下したときはPGの電位が下がり、M16がオンしてVDDからVCLに電荷が供給される。VCLの電位が上がり過ぎたときは、NチャネルMOSトランジスタM17、M18から成るリーク回路を通して電荷が放電される。活性化信号LCiが"0"（低レベル）のときは、NチャネルMOSトランジスタM1がオフ、PチャネルMOSトランジスタM8、M9、M15がオン、NチャネルMOSトランジスタM14がオンになる。これにより、PチャネルMOSトランジスタM4〜M7およびNチャネルMOSトランジスタM12、M13がオフになるので、差動増幅器DAに流れていた電流はすべてカットオフされる。さらに、出力段のM16およびM18もオフになる。したがって、消費電流は分圧回路M19、M20に流れる電流のみとなり、動作状態に比べてきわめて少なくなる。M19、M20に常時電流を流しておくには、次に差動増幅器DAが動作開始するときに備えて、電圧VFBのレベルを安定に保持しておくためである。
【００３７】
図14はVDL電圧リミッタの一例である。図13の回路との相違点は、出力電圧VDLの電位が上昇し過ぎたときに電荷を放電する機能が強化されていることである。差動増幅器DAは２つの出力PG、NGを有する。PGは図13の回路と同様に、PチャネルMOSトランジスタM16に入力されており、一方NGはNチャネルMOSトランジスタM25のゲートに入力されている。VDLの電位が上昇し過ぎたときは、NGの電位が上がり、M25を通してVDLの電荷が放電される。オーバードライブ方式（図3参照）を用いている場合はVDLの電位が上昇し過ぎる可能性があるので、これに対処するためである。 本実施例は、４個のバンクを例にして説明したが、バンクの数は整数であれば良いが、２、４、８、１６、３２のような２のべき乗であれば更に好ましい。残る実施例も４バンク構成を例に取るが、バンク数は同様に４個には制限されない。
【００３８】
第１内部電圧VDLを発生する電圧リミッタ回路（待機時用を除く）の数は、バンク数（本実施例では４）に等しくすることにより、上述のような制御が可能になる。一方、第２内部電圧VCLを発生する電圧リミッタ回路（待機時用を除く）は、本実施例では３個であるが、２個以上であればよい。すなわち、制御信号LC4とLC5で制御される回路がそれぞれ１個以上あればよい。待機時用の電圧リミッタ回路は、VDL用とVCL用が各１個以上あればよいが、待機時消費電流低減のためには各１個とするのが望ましい。
【００３９】
〔実施例２〕
次に、本発明の第2の実施例について説明する。回路の配置は図1と同じであるからここでは省略し、図15に回路間の接続関係を示す。図4との相違点は、電圧リミッタ回路VDL0とVDL1とをまとめて、活性化信号LD0で制御していることである。VDL2とVDL3についても同様に、活性化信号LD2で制御している。
【００４０】
制御回路CTL0の回路図を図16に、動作波形を図17に示す。図6の場合と同様に、時刻t0、t1、t2、t3において、それぞれバンク0、バンク1、バンク2、バンク3の活性化コマンドが入力され、時刻t4において全バンクプリチャージコマンドが入力された場合の波形である。まずBA0が"1"になると、図6の場合と同様に、信号OS0が所定の時間だけ"0"になり、NANDゲート103-0と104-0とにより構成されたラッチの出力LT0が"1"になり、出力信号LD0が"1"になる。次にBA1が"1"になると、信号OS1が所定の時間だけ"0"になるが、このときはラッチの出力LT0、LT2は変化しない。次にBA2が"1"になると、信号OS2が所定の時間だけ"0"になる。これにより、NANDゲート103-2と104-2とにより構成されたラッチの出力LT2が"1"になるとともに、LT0が"0"になる。出力信号LD2は"1"になり、LD0は遅延回路105-0の働きにより所定の時間だけ遅れて"0"になる。次にBA3が"1"になると、信号OS3が所定の時間だけ"0"になるが、このときはラッチの出力LT0、LT2は変化しない。最後に時刻t4においてBA0〜BA3がすべて"0"になると、ORゲート106の出力IDBが"0"になるので、この時点まで"1"であった信号LT2が"0"になる。出力信号LD2は所定の時間だけ遅れて"0"になる。
【００４１】
なお、電圧リミッタ回路VDL0とVDL1とは、常に同時にオン／オフされるので、まとめて１つの回路としてもよい。VDL2とVDL3についても同様である。
【００４２】
本実施例では、２個の電圧リミッタをまとめて１つの活性化信号で制御しているため、ほとんどの時間帯にはVDLS以外に２個の電圧リミッタ回路がオンになっている。したがって、消費電流低減効果は実施例１に比べて劣るが、制御回路が簡単になり、活性化信号の数も少なくなるという利点がある。これは特にバンク数が多い場合に有効である。たとえば、16個のバンクを有するメモリの場合、各バンクに１個の電圧リミッタ回路を個別に制御すれば16本の活性化信号が必要であるが、４個ずつまとめて制御すれば４本の活性化信号ですむ。
【００４３】
制御回路CTL1は実施例1（図8）と同じであるから、説明は省略する。
【００４４】
本実施例では、VDL用電圧リミッタ回路（待機時用を除く）の数はバンク数と同じく４個としているが、VDL0とVDL1は同じ制御信号LD0によって制御され、同時にオン／オフされるので、まとめて１つの回路としてもよい。VDL2とVDL3についても同様である。このように同じ制御信号で制御される回路を１つにまとめると、VDL用電圧リミッタ回路の数はバンク数の約数となる。
【００４５】
〔実施例３〕
図18に本発明の第３の実施例を示す。図1との相違点はVDL用の電圧リミッタ回路VDL4が追加されていることである。この回路は、図19に示すように活性化信号LC4によって制御される。
【００４６】
制御回路CTL0の回路図を図20に、動作波形を図21に示す。図6、図17の場合と同様に、時刻t0、t1、t2、t3において、それぞれバンク0、バンク1、バンク2、バンク3の活性化コマンドが入力され、時刻t4において全バンクプリチャージコマンドが入力された場合の波形である。まずBA0が"1"になると、ワンショットパルス発生回路108-0の出力OS10が所定の時間だけ"1"になる。これにより、出力信号LD0が"1"になり、遅延回路105-0の働きにより所定の時間だけ遅れて"0"になる。BA1、BA2、BA3が"1"になったときも同様に、それぞれLD1、LD2、LD3が所定の時間だけ"1"になる。一方、LC4はここでは常に"1"である。
【００４７】
したがって、各電圧リミッタ回路VDL0〜VDL3は、自分の近くのメモリバンクの活性化コマンドが入力された直後のみオンになり、VDL4は常にオンである。バンク活性化コマンドが入力された直後は、センスアンプが動作するため大電流が流れる。この期間に流れる電流は主としてバンクの近傍にある電圧リミッタ回路から供給される。センスアンプ動作後に流れる電流は小さいので、VDL4あるいはVDLSからでも十分供給できる。このような制御方法をとることにより、複数のメモリバンクが活性化されても、（一時的に２個以上の電圧リミッタ回路がオンになることはあるが）ほとんどの時間帯はオンになっている電圧リミッタ回路はVDLSとVDL4だけである。もちろんアクティブスタンバイ状態においても、オンになっている電圧リミッタ回路はVDLSとVDL4だけである。そのため、動作時はすべての電圧リミッタ回路をオンにする従来方式に比べて、アクティブスタンバイ時の消費電流を著しく低減することができる。
【００４８】
以上の説明から明らかなように、電圧リミッタ回路VDL4の電流供給能力はVDL0〜VDL3に比べて小さくてもよい。しかし、VDLSよりは大きいことが望ましい。なぜならば、書き込みモードのときには、ビット線対の電位を反転するための電流が流れ、この電流は（VDL0〜VDL3がオフになっているので）VDL4から供給されるからである。なお、VDL4は活性化信号LC4によって制御されているので、パワーダウンモードやセルフリフレッシュのときにはオフになる（図11、12参照）。
【００４９】
本実施例の利点は、制御回路CTL0が簡単になることである。これは図20と図5、図16を比較してみれば明らかである。
【００５０】
制御回路CTL1は実施例1（図8）と同じであるから、説明は省略する。
【００５１】
本実施例の場合は、バンクの数を変えた時、VDL用電圧リミッタ回路（待機時用を除く）の数はバンク数＋１以上であればよい。すなわち、各バンクに対応した回路が１個ずつと、LC4によって制御される回路が１個以上である。
【００５２】
〔実施例４〕
図22に本発明の第４の実施例を示す。本実施例の特徴は、VCL用の電圧リミッタ回路にVDL用と同様の制御方式（実施例３）を適用したことである。VCL用の電圧リミッタ回路は、各バンクの近傍に１個ずつ（VCL0〜VCL3）配置され、中央にVCL4と待機時用のVCLSが配置されている。図4に各回路間の接続関係を示す。VDL用電圧リミッタ回路VDL0〜VDL4はそれぞれ、実施例３（図19）と同様に、活性化信号LD0、LD1、LD2、LD3、LC4によって制御される。VCL用電圧リミッタ回路VCL0〜VCL4はそれぞれ、活性化信号LC0、LC1、LC2、LC3、LC4によって制御される。
【００５３】
制御回路CTL0は実施例３（図20）と同じであるから説明は省略し、制御回路CTL1について図24の回路図と図25の動作波形図を用いて説明する。図9の場合と同様に、バンク0を活性化しデータを読み出した場合である。まず時刻t6においてバンク0活性化コマンドが入力され、信号BA0が"1"になると、ワンショットパルス発生回路120-0の出力OS20が所定の時間だけ"1"になる。これにより、出力信号LC0が"1"になり、遅延回路122-0の働きにより所定の時間だけ遅れて"0"になる。次に、時刻t7においてバンク0の読出しコマンドが入力されると、読出しモードに入るので信号RDが"1"になり、出力信号LC0〜LC3がすべて"1"になる。時刻t8においてバンク0のプリチャージコマンド（PRE 0）が入力されると、RDが"0"になり、やや遅れてLC0〜LC3も"0"になる。出力信号LC4は、クロックエネーブル信号CKEが"1"であるから、常に"1"である。
【００５４】
したがって、バンク活性化コマンド入力直後は電圧リミッタ回路VCL0、VCL4、VCLSがオンになり、読出しモードのときはVCL0〜VCL4およびVCLSがすべてオンになり、その他のときはVCL4とVCLSのみがオンになる。バンク活性化コマンド入力直後と読出しモードのときは大電流が流れるので、これらの期間にはオンにする電圧リミッタ回路の数を多くして大電流を供給できるようにしている。その他の期間に流れる電流は小さいため、オンにする電圧リミッタ回路の数を少なくしている。このような制御方法をとることにより、アクティブスタンバイ状態（バンク活性化から読出しコマンドまでの間）にはオンになっている電圧リミッタ回路はVCL4とVCLSだけになる。そのため、動作時はすべての電圧リミッタ回路をオンにする従来方式に比べて、アクティブスタンバイ時の消費電流を著しく低減することができる。
【００５５】
以上の説明から明らかなように、電圧リミッタ回路VCL4の電流供給能力はVCL0〜VCL3に比べて小さくてもよい。しかし、VCLSよりは大きいことが望ましい。なぜならば、アクティブスタンバイ状態でもごく一部の回路（クロック信号CLKの入力バッファなど）は動作しているからである。なお、VCL4は活性化信号LC4によって制御されているので、パワーダウンモードやセルフリフレッシュのときにはオフになる（図11、12参照）。
【００５６】
上に述べたのは読出しの場合であるが、書込みの場合も信号RDのかわりにWRが"1"になることを除いては、動作は同じであり、同様にアクティブスタンバイ電流を低減することができる。
【００５７】
本実施例の場合は、VDL用、VCL用とも電圧リミッタ回路（待機時用を除く）の数はバンク数＋１以上であればよい。すなわち、各バンクに対応した回路が１個ずつと、LC4によって制御される回路が１個以上である。
【００５８】
〔実施例５〕
図26に本発明の第５の実施例を示す。実施例１との相違点は、入力バッファ用に専用の内部電源電圧VIIを発生していること、およびメモリアレー用内部電源電圧VDLと周辺回路用内部電源電圧VCLのレベルが等しいことである。電圧値の一例を示せば、VDD = 3.3 V、VCL = VDL = 1.8 V、VII = 2.5 Vである。入力バッファは入力信号の高レベルVIH、低レベルVILなどの規格を満足するため、電源電圧が安定であることが望ましい。そこで、専用電源を電圧リミッタ回路VII0〜VII2およびVIISによって発生している。前述のように入力バッファは周辺回路CKT内に配置されているので、VIIの配線がCKT内を通っている。
【００５９】
図27に各回路間の接続関係を示す。大要は実施例１（図4）と同じであるから、相違点についてのみ説明する。内部電源電圧VIIを発生するために、電圧リミッタ回路VII0〜VII2およびVIISが追加されている。これらの回路は、基準電圧発生回路RVG（図26では記載を省略）により発生された基準電圧VRIを参照して、内部電源電圧VIIを発生する。このうち、VIISは常時動作している、電流供給能力は小さいが消費電流の小さい回路である。VII0〜VII2は、消費電流が比較的大きく電流供給能力も大きい回路であり、活性化信号LC4によってオン／オフされる。したがって、VII0〜VII2はパワーダウンモードやセルフリフレッシュのとき以外は常にオンである。
【００６０】
内部電源電圧VDLとVCLのレベルが等しいため、VDL電圧リミッタ回路とVCL電圧リミッタ回路は、共通の基準電圧VRCを利用している。また、待機時用VDL電圧リミッタ回路VDLSが省略されている。そのかわりに、VDLとVCLとが適当な抵抗（図27ではMOSトランジスタMCで代用）で接続されている。全バンクが非活性状態の時は電圧リミッタ回路VDL0〜VDL3はオフであるから、このときのVDLのレベルはMCを通してVCL電圧リミッタ回路によって保持される。このように、VDLとVCLのレベルが等しいときは、VDLSを省略することにより、パワーダウンモードやセルフリフレッシュのときの消費電流をその分だけ低減することができる。
【００６１】
本実施例では、VDL用とVCL用の電圧リミッタ回路（待機時用を除く）の数は、実施例１と同様に選ぶことができる。また、VII用電圧リミッタ回路（待機時用は除く）は本実施例では３個設けているが、１個以上であればよい。本実施例の場合、上述のように待機時用VDL電圧リミッタ回路を省略できるのが特徴である。
【００６２】
以上、本発明をシンクロナスDRAMに適用した実施例を示した。しかし本発明は、複数のバンクを有し、コマンドに動作が指定され半導体メモリ（例えば、DDR(ダブル・データ・レート）-SDRAM、Synclink-DRAM、Rambus-DRAM)ならば、具体的なコマンドの形式は異なっても適用可能である。１つのチップに同様なDRAMと論理回路、ＣＰＵなどを混載した半導体装置にも適用可能である。SDRAMのアクティブスタンバイ状態と同様にセンスアンプにデータを読み出しラッチして保持するメモリを有する半導体装置に適用するのが特に効果的である。
【００６３】
【発明の効果】
以上説明したように、本発明によれば、アクティブスタンバイ状態にあるときのオンチップ電圧リミッタ回路の消費電流を低減できる。
【図面の簡単な説明】
【図１】本発明の第１の実施例であるシンクロナスDRAMを示す図である。
【図２】図１のシンクロナスDRAMの１つのバンクの構成図である。
【図３】図２のバンクの一部の詳細回路図である。
【図４】図１のシンクロナスDRAMの電源回路の構成図である。
【図５】図１のシンクロナスDRAMの電圧リミッタ制御回路CTL0の回路図である。
【図６】図５の制御回路の動作波形図である。
【図７】図５の制御回路の動作波形図である。
【図８】図１のシンクロナスDRAMの電圧リミッタ制御回路CTL1の回路図である。
【図９】図８の制御回路の動作波形図である。
【図１０】図８の制御回路の動作波形図である。
【図１１】図８の制御回路の動作波形図である。
【図１２】図８の制御回路の動作波形図である。
【図１３】図１のシンクロナスDRAMの電圧リミッタ回路VDL0〜VDL3の回路図である。
【図１４】図１のシンクロナスDRAMの電圧リミッタ回路VCL4〜VCL6の回路図である。
【図１５】本発明の第２の実施例であるシンクロナスDRAMの電源回路の構成図である。
【図１６】図１５のシンクロナスDRAMの電圧リミッタ制御回路CTL0の回路図である。
【図１７】図１６の制御回路の動作波形図である。
【図１８】本発明の第３の実施例であるシンクロナスDRAMを示す図である。
【図１９】図１８のシンクロナスDRAMの電源回路の構成図である。
【図２０】図１８のシンクロナスDRAMの電圧リミッタ制御回路CTL0の回路図である。
【図２１】図２０の制御回路の動作波形図である。
【図２２】本発明の第４の実施例であるシンクロナスDRAMを示す図である。
【図２３】図２２のシンクロナスDRAMの電源回路の構成図である。
【図２４】図２２のシンクロナスDRAMの電圧リミッタ制御回路CTL1の回路図である。
【図２５】図２４の制御回路の動作波形図である。
【図２６】本発明の第５の実施例であるシンクロナスDRAMを示す図である。
【図２７】図２６のシンクロナスDRAMの電源回路の構成図である。
【符号の説明】
CHIP……チップ、BANK0、BANK1、BANK2、BANK3……メモリバンク、CKT……周辺回路、VDL0〜VDL4……動作時用VDL電圧リミッタ回路、VDLS……待機時用VDL電圧リミッタ回路、VCL0〜VCL6……動作時用VDD電圧リミッタ回路、VCLS……待機時用VDD電圧リミッタ回路、CTL0……VDL電圧リミッタ制御回路、CTL1……VDD電圧リミッタ制御回路、CTLM……主制御回路、RVG……基準電圧発生回路。

Claims (12)

  1. 第１及び第２コマンドによりそれぞれ活性化される第１及び第２メモリバンクと、
    前記第１及び第２メモリバンクに渡って配線され、前記第１及び第２メモリバンクに所定電圧を供給するための電源配線と、
    上記第１及び第２メモリバンクのそれぞれの近傍に設けられ、それぞれの出力ノードが前記電源配線に結合され、前記所定電圧を発生する第１及び第２電源回路とを備え、
    前記第１コマンドに応答して、前記第１電源回路は前記所定電圧の発生を開始し、
    前記第１メモリバンクの活性状態を維持した状態で前記第２コマンドが入力される時、前記第２電源回路は前記第２コマンドに応答して前記所定電圧の発生を開始し、
    前記第１電源回路は、前記第２電源回路が前記所定電圧の発生を開始して所定期間経過後に前記所定電圧の発生を停止することを特徴とする半導体装置。
  2. 請求項１において、
    前記第１及び第２メモリバンクを同時に非活性とすることを指示する第３コマンドが入力されると、前記所定電圧を発生している前記第１及び第２電源回路は、前記第３コマンドに応答して前記所定電圧の発生を停止することを特徴とする半導体装置。
  3. 請求項１または２において、
    前記第１及び第２メモリバンクに含まれる複数のメモリセルのリフレッシュを指示する第４コマンドが入力される時、前記第１及び第２電源回路は、前記第４コマンドに応答して前記所定電圧の発生を開始するとともに、所定の期間の経過後に前記所定電圧の発生を停止することを特徴とする半導体装置。
  4. 請求項１から３のいずれかにおいて、
    前記第１メモリバンクは、複数の第１ワード線と複数の第１データ線の所定の交点に設けられた複数の第１メモリセルと、前記複数の第１データ線に対応して設けられた複数の第１センスアンプとを有し、
    前記第２メモリバンクは、複数の第２ワード線と複数の第２データ線の所定の交点に設けられた複数の第２メモリセルと、前記複数の第２データ線に対応して設けられた複数の第２センスアンプとを有し、
    前記電源配線は、前記所定電圧を前記複数の第１及び第２センスアンプに供給するための配線であり、
    前記第１コマンドは、前記複数の第１ワード線の一つを選択するとともに該選択された第１ワード線に結合される前記第１メモリセルからのデータを前記複数の第１センスアンプに保持する動作を指示し、
    前記第２コマンドは、前記複数の第２ワード線の一つを選択するとともに該選択された第２ワード線に結合される前記第２メモリセルからのデータを前記複数の第２センスアンプに保持する動作を指示することを特徴とする半導体装置。
  5. 請求項１から４のいずれかにおいて、
    前記第１メモリバンクは、複数の第１ワード線と複数の第１データ線の所定の交点に設けられた複数の第１メモリセルと、前記第１ワード線の選択するための第１ロウデコーダと、前記第１データ線を選択するための第１カラムデコーダとを有し、
    前記第２メモリバンクは、複数の第２ワード線と複数の第２データ線の所定の交点に設けられた複数の第２メモリセルと、前記第２ワード線の選択するための第２ロウデコーダと、前記第２データ線を選択するための第２カラムデコーダとを有し、
    前記第１コマンドは、前記第１ワード線を前記第１ロウデコーダにより選択する動作を指示し、
    前記第２コマンドは、前記第２ワード線を前記第２ロウデコーダにより選択する動作を指示することを特徴とする半導体装置。
  6. 請求項１から５のいずれかにおいて、
    前記半導体装置は更に、出力ノードが前記電源配線に結合され、常時前記所定電圧を発生し、前記第１及び第２電源回路よりも電流供給能力の小さな第３電源回路とを備え、
    前記第１、第２、及び第３電源回路は、前記半導体装置に供給される外部電源電圧から、前記外部電源電圧よりも電圧の小さな前記所定電圧を発生する電圧リミッタ回路であり、
    前記第１及び第２メモリバンクのそれぞれは、複数のダイナミック形メモリセルを含むことを特徴とする半導体装置。
  7. 複数の第１ワード線と複数の第１データ線の所定の交点に設けられた複数の第１メモリセルと、
    前記複数の第１データ線に対応して設けられた複数の第１センスアンプと、
    前記第１ワード線を選択するための第１ロウデコーダと、
    前記第１データ線を選択するための第１カラムデコーダとを有する第１メモリブロックと、
    複数の第２ワード線と複数の第２データ線の所定の交点に設けられた複数の第２メモリセルと、
    前記複数の第２データ線に対応して設けられた複数の第２センスアンプと、
    前記第２ワード線を選択するための第２ロウデコーダと、
    前記第２データ線を選択するための第２カラムデコーダとを有する第２メモリブロックと、
    前記第１及び第２メモリブロックに渡って配線され、前記複数の第１及び第２センスアンプに第１電圧を供給するための第１電源供給配線と、
    前記第１及び第２メモリブロックに渡って配線され、前記第１及び第２ロウデコーダ及び前記第１及び第２カラムデコーダに第２電圧を供給するための第２電源供給配線と、
    上記第１メモリブロックに対応して設けられ、前記第１電源供給配線にその出力ノードが結合され、前記第１電圧を発生する第１電源回路と、
    上記第２メモリブロックに対応して設けられ、前記第１電源供給配線にその出力ノードが結合され、前記第１電圧を発生する第２電源回路と、
    前記第２電源配線にその出力ノードが結合され、前記第２電圧を発生する第３電源回路とを備え、
    第１コマンドが入力され、前記複数の第１ワード線の一つが前記第１ロウデコーダにより選択されるとともに該選択された第１ワード線に接続される前記第１メモリセルからのデータが前記複数の第１センスアンプにより保持される動作において、前記第１電源回路は、前記第１コマンドに応答して前記第１電圧を発生を開始し、前記第３電源回路は、前記第１コマンドに応答して所定期間前記第２電圧を発生した後停止し、
    前記複数の第１センスアンプによるデータの保持状態を維持したまま第２コマンドが入力され、前記複数の第２ワード線の一つが選択されるとともに該選択された第２ワード線に接続される前記第２メモリセルからのデータが前記複数の第２センスアンプにより保持される動作において、前記第２電源回路は、前記第２コマンドに応答して前記第１電圧の発生を開始し、前記第１電源回路は、前記第２コマンドの入力後所定期間経過後に前記第１電圧の発生を停止し、前記第３電源回路は、前記第２コマンドの入力に応じて所定期間前記第２電圧を発生した後停止することを特徴とする半導体装置。
  8. 請求項７において、
    第４コマンドが入力され、前記複数の第１及び第２センスアンプが、所定のメモリセル群のリフレッシュのための増幅動作を並行して行う動作において、前記第１及び第２電源回路は、前記第４コマンドに応答して前記第１電圧を発生するとともに、所定期間経過後に前記第１電圧の発生を停止することを特徴とする半導体装置。
  9. 請求項７または８において、
    第３コマンドが入力され、前記複数の第１及び第２センスアンプの動作を停止し、前記複数の第１及び第２データ線をプリチャージ電位にプリチャージする動作において、前記第１電圧を発生している前記第１及び第２電源回路は、前記第３コマンドに応答して前記第１電圧の発生を停止することを特徴とする半導体装置。
  10. 請求項７から９のいずれかにおいて、
    前記半導体装置は更に、出力ノードが前記第１電源配線に結合され、常時前記第１電圧を発生し、前記第１及び第２電源回路よりも電流供給能力の小さな第４電源回路と、
    出力ノードが前記第２電源配線に結合され、常時前記第２電圧を発生し、前記第３電源回路よりも電流供給能力の小さな第５電源回路を備え、
    前記第１、第２、及び第４電源回路は、前記半導体装置に供給される外部電源電圧から、前記外部電源電圧よりも電圧の小さな前記第１電圧を発生する第１電圧リミッタ回路であり、
    前記第３、及び第５電源回路は、前記半導体装置に供給される外部電源電圧から、前記外部電源電圧よりも電圧が小さく前記第１電圧よりも電圧の大きな前記第２電圧を発生する第２電圧リミッタ回路であり、
    前記第１及び第２メモリセルのそれぞれは、ダイナミック形メモリセルであることを特徴とする半導体装置。
  11. 第１及び第２メモリバンクを含む複数のメモリバンクと、
    外部クロック信号と、クロックエネーブル信号と、チップセレクト信号と、ロウアドレスストローブ信号と、カラムアドレスストローブ信号と、書込みエネーブル信号とを受けコマンドを出力する制御回路と、
    第１電圧が入力され、第２電圧を出力し、前記複数のメモリバンクに対応して設けられた複数の電源回路とを具備し、
    前記第１メモリバンクに対する第１バンク活性化信号に応じて、前記第１メモリバンクに対応する第１電源回路がオン状態となり、
    前記第２メモリバンクに対する第２バンク活性化信号に応じて、前記第２メモリバンクに対応する第２電源回路がオン状態となり、
    前記第１電源回路がオン状態となっているときに、前記第２電源回路がオン状態となった場合に、前記第１電源回路は、前記第２バンク活性化信号が入力された後所定時間経過後にオフ状態となることを特徴とする半導体装置。
  12. 請求項１１において、前記第１と第２電源回路から出力される前記第２電圧は、前記第１と第２メモリバンク内のセンスアンプに供給され、
    前記第１電圧は前記第２電圧よりも高いことを特徴とする半導体装置。
JP09869498A 1998-04-10 1998-04-10 半導体装置 Expired - Lifetime JP4017248B2 (ja)

Priority Applications (16)

Application Number Priority Date Filing Date Title
JP09869498A JP4017248B2 (ja) 1998-04-10 1998-04-10 半導体装置
TW088103961A TW419661B (en) 1998-04-10 1999-03-15 Semiconductor device
KR1019990012711A KR100583338B1 (ko) 1998-04-10 1999-04-10 반도체 장치
US09/289,660 US6195306B1 (en) 1998-04-10 1999-04-12 Semiconductor device
US09/759,897 US20010001262A1 (en) 1998-04-10 2001-01-16 Semiconductor device
US09/759,244 US20010008497A1 (en) 1998-04-10 2001-01-16 Semiconductor device
US10/259,579 US6680875B2 (en) 1998-04-10 2002-09-30 Semiconductor device, such as a synchronous DRAM, including a control circuit for reducing power consumption
US10/724,781 US6870790B2 (en) 1998-04-10 2003-12-02 Semiconductor device having a power down mode
KR1020040024692A KR100590640B1 (ko) 1998-04-10 2004-04-10 반도체 장치
KR1020040024693A KR100583337B1 (ko) 1998-04-10 2004-04-10 반도체 장치
US11/084,138 US7072202B2 (en) 1998-04-10 2005-03-21 Semiconductor device having a power down mode
US11/183,802 US7082074B2 (en) 1998-04-10 2005-07-19 Semiconductor device having a power down mode
US11/483,649 US7298662B2 (en) 1998-04-10 2006-07-11 Semiconductor device with power down arrangement for reduce power consumption
US11/727,429 US7411855B2 (en) 1998-04-10 2007-03-27 Semiconductor device with improved power supply arrangement
US11/727,430 US7411856B2 (en) 1998-04-10 2007-03-27 Semiconductor device with improved power supply arrangement
US12/165,681 US7688670B2 (en) 1998-04-10 2008-07-01 Semiconductor device with improved power supply control for a plurality of memory arrays

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP09869498A JP4017248B2 (ja) 1998-04-10 1998-04-10 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2004112616A Division JP4026772B2 (ja) 2004-04-07 2004-04-07 Ｄｒａｍ
JP2004112617A Division JP4050717B2 (ja) 2004-04-07 2004-04-07 半導体装置

Publications (2)

Publication Number Publication Date
JPH11297071A JPH11297071A (ja) 1999-10-29
JP4017248B2 true JP4017248B2 (ja) 2007-12-05

Family

ID=14226622

Family Applications (1)

Application Number Title Priority Date Filing Date
JP09869498A Expired - Lifetime JP4017248B2 (ja) 1998-04-10 1998-04-10 半導体装置

Country Status (4)

Country Link
US (11) US6195306B1 (ja)
JP (1) JP4017248B2 (ja)
KR (3) KR100583338B1 (ja)
TW (1) TW419661B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793092B2 (en) 2014-01-22 2017-10-17 Hitachi High-Tech Science Corporation Charged particle beam apparatus and processing method

Families Citing this family (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3853513B2 (ja) 1998-04-09 2006-12-06 エルピーダメモリ株式会社 ダイナミック型ｒａｍ
JP4017248B2 (ja) * 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置
US6535415B2 (en) 1999-02-22 2003-03-18 Hitachi, Ltd. Semiconductor device
JP2000243085A (ja) * 1999-02-22 2000-09-08 Hitachi Ltd 半導体装置
JP3319429B2 (ja) * 1999-04-23 2002-09-03 日本電気株式会社 半導体記憶装置
JP4034923B2 (ja) * 1999-05-07 2008-01-16 富士通株式会社 半導体記憶装置の動作制御方法および半導体記憶装置
DE19934723A1 (de) * 1999-07-23 2001-02-01 Infineon Technologies Ag Steuerbare Stromquellenschaltung und hiermit ausgestatteter Phasenregelkreis
JP2001211640A (ja) * 2000-01-20 2001-08-03 Hitachi Ltd 電子装置と半導体集積回路及び情報処理システム
TW527601B (en) * 2000-01-31 2003-04-11 Fujitsu Ltd Internal supply voltage generating circuit in a semiconductor memory device and method for controlling the same
JP4804609B2 (ja) * 2000-02-16 2011-11-02 富士通セミコンダクター株式会社 セルアレイ電源の上昇を防止したメモリ回路
JP4485637B2 (ja) * 2000-02-24 2010-06-23 富士通マイクロエレクトロニクス株式会社 半導体装置及び半導体装置の内部電源生成方法
US6477108B2 (en) 2000-09-01 2002-11-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including memory with reduced current consumption
KR100353538B1 (ko) * 2000-10-24 2002-09-27 주식회사 하이닉스반도체 반도체 장치의 전압 발생 조절 회로
KR100380409B1 (ko) * 2001-01-18 2003-04-11 삼성전자주식회사 반도체 메모리 소자의 패드배열구조 및 그의 구동방법
KR100396897B1 (ko) * 2001-08-14 2003-09-02 삼성전자주식회사 페리(ｐｅｒｉ)용 전압 발생 회로와 이를 구비하는 반도체메모리 장치 및 전압 발생 방법
KR100403343B1 (ko) * 2001-09-13 2003-11-01 주식회사 하이닉스반도체 램버스 디램
JP2003099414A (ja) * 2001-09-21 2003-04-04 Mitsubishi Electric Corp 半導体集積回路
JP2003100075A (ja) * 2001-09-25 2003-04-04 Mitsubishi Electric Corp 半導体記憶装置
JP2003273245A (ja) * 2002-03-15 2003-09-26 Hitachi Ltd 半導体記憶装置
KR100437463B1 (ko) * 2002-07-18 2004-06-23 삼성전자주식회사 반도체 메모리 장치 내부전원전압발생기를 제어하는 회로및 방법
KR100437468B1 (ko) * 2002-07-26 2004-06-23 삼성전자주식회사 9의 배수가 되는 데이터 입출력 구조를 반도체 메모리 장치
US6962399B2 (en) * 2002-12-30 2005-11-08 Lexmark International, Inc. Method of warning a user of end of life of a consumable for an ink jet printer
KR100558475B1 (ko) * 2003-04-16 2006-03-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 배치 방법
US7177981B2 (en) * 2003-05-09 2007-02-13 Via-Cyrix, Inc. Method and system for cache power reduction
JP2005005622A (ja) * 2003-06-13 2005-01-06 Toyota Industries Corp リミッタ回路及びその半導体集積回路
US7030664B2 (en) * 2003-06-30 2006-04-18 Sun Microsystems, Inc. Half-rail differential driver circuit
JP2005092963A (ja) * 2003-09-16 2005-04-07 Renesas Technology Corp 不揮発性記憶装置
US6862238B1 (en) * 2003-09-25 2005-03-01 Infineon Technologies Ag Memory system with reduced refresh current
KR100560297B1 (ko) * 2003-10-29 2006-03-10 주식회사 하이닉스반도체 지연고정루프용 전원 공급 회로를 구비한 반도체 소자
JP4632114B2 (ja) * 2003-11-25 2011-02-16 エルピーダメモリ株式会社 半導体集積回路装置
DE102004004785A1 (de) * 2004-01-30 2005-08-25 Infineon Technologies Ag Spannungs-Pumpen-Anordnung für Halbleiter-Bauelemente
JP2005222315A (ja) * 2004-02-05 2005-08-18 Sony Corp 不揮発性メモリ制御方法および装置
DE102004047764B4 (de) * 2004-09-30 2006-08-10 Infineon Technologies Ag Speicheranordnung, Verfahren zum Betrieb und Verwendung einer solchen
US7257678B2 (en) * 2004-10-01 2007-08-14 Advanced Micro Devices, Inc. Dynamic reconfiguration of cache memory
US7158434B2 (en) * 2005-04-29 2007-01-02 Infineon Technologies, Ag Self-refresh circuit with optimized power consumption
JP4746038B2 (ja) 2005-06-08 2011-08-10 富士通セミコンダクター株式会社 半導体記憶装置および電子機器
US8244971B2 (en) 2006-07-31 2012-08-14 Google Inc. Memory circuit system and method
US8796830B1 (en) 2006-09-01 2014-08-05 Google Inc. Stackable low-profile lead frame package
US7472220B2 (en) * 2006-07-31 2008-12-30 Metaram, Inc. Interface circuit system and method for performing power management operations utilizing power management signals
US8081474B1 (en) 2007-12-18 2011-12-20 Google Inc. Embossed heat spreader
US7386656B2 (en) * 2006-07-31 2008-06-10 Metaram, Inc. Interface circuit system and method for performing power management operations in conjunction with only a portion of a memory circuit
US7392338B2 (en) * 2006-07-31 2008-06-24 Metaram, Inc. Interface circuit system and method for autonomously performing power management operations in conjunction with a plurality of memory circuits
US7590796B2 (en) * 2006-07-31 2009-09-15 Metaram, Inc. System and method for power management in memory systems
US8359187B2 (en) 2005-06-24 2013-01-22 Google Inc. Simulating a different number of memory circuit devices
US8055833B2 (en) 2006-10-05 2011-11-08 Google Inc. System and method for increasing capacity, performance, and flexibility of flash storage
US8077535B2 (en) * 2006-07-31 2011-12-13 Google Inc. Memory refresh apparatus and method
US8060774B2 (en) 2005-06-24 2011-11-15 Google Inc. Memory systems and memory modules
US8089795B2 (en) * 2006-02-09 2012-01-03 Google Inc. Memory module with memory stack and interface with enhanced capabilities
US10013371B2 (en) 2005-06-24 2018-07-03 Google Llc Configurable memory circuit system and method
US8327104B2 (en) 2006-07-31 2012-12-04 Google Inc. Adjusting the timing of signals associated with a memory system
US8335894B1 (en) 2008-07-25 2012-12-18 Google Inc. Configurable memory system with interface circuit
US7609567B2 (en) * 2005-06-24 2009-10-27 Metaram, Inc. System and method for simulating an aspect of a memory circuit
KR101318116B1 (ko) * 2005-06-24 2013-11-14 구글 인코포레이티드 집적 메모리 코어 및 메모리 인터페이스 회로
US8090897B2 (en) * 2006-07-31 2012-01-03 Google Inc. System and method for simulating an aspect of a memory circuit
US8041881B2 (en) 2006-07-31 2011-10-18 Google Inc. Memory device with emulated characteristics
US8438328B2 (en) 2008-02-21 2013-05-07 Google Inc. Emulation of abstracted DIMMs using abstracted DRAMs
US8397013B1 (en) 2006-10-05 2013-03-12 Google Inc. Hybrid memory module
US9542352B2 (en) 2006-02-09 2017-01-10 Google Inc. System and method for reducing command scheduling constraints of memory circuits
US8111566B1 (en) 2007-11-16 2012-02-07 Google, Inc. Optimal channel design for memory devices for providing a high-speed memory interface
US20080082763A1 (en) * 2006-10-02 2008-04-03 Metaram, Inc. Apparatus and method for power management of memory circuits by a system or component thereof
US7580312B2 (en) * 2006-07-31 2009-08-25 Metaram, Inc. Power saving system and method for use with a plurality of memory circuits
US20080028136A1 (en) * 2006-07-31 2008-01-31 Schakel Keith R Method and apparatus for refresh management of memory modules
US9171585B2 (en) 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US8130560B1 (en) 2006-11-13 2012-03-06 Google Inc. Multi-rank partial width memory modules
US8386722B1 (en) 2008-06-23 2013-02-26 Google Inc. Stacked DIMM memory interface
US9507739B2 (en) 2005-06-24 2016-11-29 Google Inc. Configurable memory circuit system and method
KR100725362B1 (ko) 2005-07-11 2007-06-07 삼성전자주식회사 동적 메모리 장치 및 이를 포함하는 통신 단말기
KR100729356B1 (ko) * 2005-08-23 2007-06-15 삼성전자주식회사 플래시 메모리 장치의 레이아웃 구조
WO2007028109A2 (en) 2005-09-02 2007-03-08 Metaram, Inc. Methods and apparatus of stacking drams
US20070069809A1 (en) * 2005-09-29 2007-03-29 Hynix Semiconductor Inc. Internal voltage generator
KR100715147B1 (ko) 2005-10-06 2007-05-10 삼성전자주식회사 전류소모를 감소시키는 내부전원전압 발생회로를 가지는멀티칩 반도체 메모리 장치
KR100642395B1 (ko) * 2005-10-12 2006-11-10 주식회사 하이닉스반도체 반도체 장치
US9632929B2 (en) 2006-02-09 2017-04-25 Google Inc. Translating an address associated with a command communicated between a system and memory circuits
US7555659B2 (en) * 2006-02-28 2009-06-30 Mosaid Technologies Incorporated Low power memory architecture
KR100715525B1 (ko) 2006-03-28 2007-05-04 엠텍비젼 주식회사 독립적인 입출력 파워와 클럭을 가지는 다중 포트 메모리장치
KR100886628B1 (ko) * 2006-05-10 2009-03-04 주식회사 하이닉스반도체 반도체 장치의 내부전압 생성회로
US7440354B2 (en) * 2006-05-15 2008-10-21 Freescale Semiconductor, Inc. Memory with level shifting word line driver and method thereof
JP5261888B2 (ja) * 2006-05-18 2013-08-14 富士通セミコンダクター株式会社 半導体記憶装置
US20080028135A1 (en) * 2006-07-31 2008-01-31 Metaram, Inc. Multiple-component memory interface system and method
US20080025136A1 (en) * 2006-07-31 2008-01-31 Metaram, Inc. System and method for storing at least a portion of information received in association with a first operation for use in performing a second operation
US7724589B2 (en) * 2006-07-31 2010-05-25 Google Inc. System and method for delaying a signal communicated from a system to at least one of a plurality of memory circuits
US20080028137A1 (en) * 2006-07-31 2008-01-31 Schakel Keith R Method and Apparatus For Refresh Management of Memory Modules
KR100826649B1 (ko) * 2006-11-24 2008-05-06 주식회사 하이닉스반도체 딥 파워다운 모드 제어 회로
KR100941977B1 (ko) * 2006-12-05 2010-02-12 한국전자통신연구원 임베디드 시스템 및 그를 위한 페이지 재배치 방법
US7900018B2 (en) 2006-12-05 2011-03-01 Electronics And Telecommunications Research Institute Embedded system and page relocation method therefor
KR100818103B1 (ko) * 2006-12-15 2008-04-01 주식회사 하이닉스반도체 전압 제어 회로와 전압 제어 방법 및 전압 제어 회로를포함하는 반도체 메모리 장치
JP2008159128A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体記憶装置
JP2008159145A (ja) * 2006-12-22 2008-07-10 Elpida Memory Inc 半導体記憶装置
KR100872165B1 (ko) * 2006-12-28 2008-12-09 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
EP1953762B1 (en) * 2007-01-25 2013-09-18 Imec Memory device with reduced standby power consumption and method for operating same
KR100849224B1 (ko) * 2007-02-01 2008-07-31 삼성전자주식회사 메모리 카드 시스템의 메모리 카드에 전원을 공급하는 방법및 메모리 카드 시스템
US8209479B2 (en) * 2007-07-18 2012-06-26 Google Inc. Memory circuit system and method
JP2009038306A (ja) * 2007-08-03 2009-02-19 Elpida Memory Inc 半導体記憶装置
US8080874B1 (en) 2007-09-14 2011-12-20 Google Inc. Providing additional space between an integrated circuit and a circuit board for positioning a component therebetween
KR101450255B1 (ko) * 2008-10-22 2014-10-13 삼성전자주식회사 반도체 메모리 장치의 내부 전원 전압 발생 회로
KR100956786B1 (ko) * 2008-11-12 2010-05-12 주식회사 하이닉스반도체 반도체 메모리 장치
JP5246123B2 (ja) * 2009-01-29 2013-07-24 富士通セミコンダクター株式会社 半導体記憶装置、半導体装置及び電子機器
JP2010192013A (ja) * 2009-02-16 2010-09-02 Panasonic Corp 半導体集積回路
JP2010257528A (ja) * 2009-04-24 2010-11-11 Toshiba Corp 半導体集積回路装置
KR101608218B1 (ko) * 2009-05-29 2016-04-01 삼성전자주식회사 메모리 장치 및 이를 포함하는 메모리 시스템
EP2441007A1 (en) * 2009-06-09 2012-04-18 Google, Inc. Programming of dimm termination resistance values
KR20110033611A (ko) 2009-09-25 2011-03-31 삼성전자주식회사 제어 모드에 따라 전원 발생부를 제어하는 멀티-채널 반도체 집적회로 장치 및 이를 포함하는 메모리 시스템
KR101620348B1 (ko) 2009-10-16 2016-05-12 삼성전자주식회사 내부전원 발생장치, 이를 구비한 멀티채널 메모리 장치 및 이를 채용한 프로세싱 시스템
KR101185553B1 (ko) * 2009-12-29 2012-09-24 에스케이하이닉스 주식회사 내부전압 제어회로
JP5706635B2 (ja) 2010-06-24 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置及びその内部回路の制御方法
TWI524347B (zh) 2010-08-06 2016-03-01 半導體能源研究所股份有限公司 半導體裝置及其驅動方法
US8422272B2 (en) 2010-08-06 2013-04-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR101157024B1 (ko) * 2010-09-03 2012-06-21 에스케이하이닉스 주식회사 반도체 집적 회로 장치
JP2012203807A (ja) * 2011-03-28 2012-10-22 Elpida Memory Inc メモリモジュール
KR102035612B1 (ko) * 2012-12-21 2019-10-24 에스케이하이닉스 주식회사 셀프 리프레쉬 제어 장치
US10034899B2 (en) 2013-11-27 2018-07-31 BioPharmX, Inc. Solid oral dosage form for breast symptoms
US9671855B2 (en) * 2014-06-30 2017-06-06 Micron Technology, Inc. Apparatuses and methods of entering unselected memories into a different power mode during multi-memory operation
KR20160029396A (ko) * 2014-09-05 2016-03-15 에스케이하이닉스 주식회사 반도체 메모리 장치
KR101619293B1 (ko) 2014-11-12 2016-05-11 현대오트론 주식회사 전원 반도체의 제어 방법 및 제어 장치
US20170206031A1 (en) * 2016-01-15 2017-07-20 Samsung Electronics Co., Ltd. Fine grain level memory power consumption control mechanism
JP6802009B2 (ja) * 2016-08-29 2020-12-16 エルジー ディスプレイ カンパニー リミテッド 圧力検出装置及びその駆動方法
CN109791786B (zh) * 2016-10-31 2023-01-17 英特尔公司 针对存储设备识别和功率管理控制应用片选
US10049719B1 (en) * 2017-06-12 2018-08-14 Nanya Technology Corporation Voltage system and method for operating the same
US10431291B1 (en) * 2018-08-08 2019-10-01 Micron Technology, Inc. Systems and methods for dynamic random access memory (DRAM) cell voltage boosting
US10998076B1 (en) * 2019-11-01 2021-05-04 Realtek Semiconductor Corporation Signal calibration method used in memory apparatus
KR20210093607A (ko) 2020-01-20 2021-07-28 삼성전자주식회사 메모리 장치의 워드라인 구동 회로 및 그것의 동작 방법

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4781494A (en) * 1986-05-16 1988-11-01 Daymarc Corporation Air-assist accumulating and transfer unit for an electronic device test handler
US5179539A (en) * 1988-05-25 1993-01-12 Hitachi, Ltd., Hitachi Vlsi Engineering Corporation Large scale integrated circuit having low internal operating voltage
JPH03149876A (ja) 1989-11-07 1991-06-26 Hitachi Ltd 半導体集積回路装置
JP2758504B2 (ja) 1990-07-06 1998-05-28 松下電器産業株式会社 半導体記憶装置
KR100231393B1 (ko) * 1991-04-18 1999-11-15 나시모토 류조 반도체집적회로장치
JPH07105682A (ja) * 1993-10-06 1995-04-21 Nec Corp ダイナミックメモリ装置
JP3577112B2 (ja) 1994-09-08 2004-10-13 株式会社ルネサステクノロジ 同期型半導体記憶装置
KR0172333B1 (ko) * 1995-01-16 1999-03-30 김광호 반도체 메모리 장치의 전원 승압 회로
JPH08195083A (ja) 1995-01-17 1996-07-30 Toshiba Microelectron Corp 半導体記憶装置
JP3412064B2 (ja) 1995-09-04 2003-06-03 日本テキサス・インスツルメンツ株式会社 半導体装置及び半導体メモリ装置
JP3834103B2 (ja) 1995-10-06 2006-10-18 株式会社ルネサステクノロジ 半導体記憶装置
KR100200922B1 (ko) * 1995-12-27 1999-06-15 윤종용 반도체 메모리장치의 펌핑전압발생기
KR100234389B1 (ko) * 1996-09-13 1999-12-15 윤종용 전압 검출 회로
JP3319960B2 (ja) * 1996-10-17 2002-09-03 富士通株式会社 半導体装置
JPH10269800A (ja) * 1997-03-27 1998-10-09 Mitsubishi Electric Corp 半導体記憶装置
JP3235516B2 (ja) 1997-06-12 2001-12-04 日本電気株式会社 半導体集積回路
JP4017248B2 (ja) * 1998-04-10 2007-12-05 株式会社日立製作所 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9793092B2 (en) 2014-01-22 2017-10-17 Hitachi High-Tech Science Corporation Charged particle beam apparatus and processing method

Also Published As

Publication number Publication date
US20010008497A1 (en) 2001-07-19
US6680875B2 (en) 2004-01-20
KR100583338B1 (ko) 2006-05-25
US6870790B2 (en) 2005-03-22
US20070183247A1 (en) 2007-08-09
US20030039158A1 (en) 2003-02-27
US7411856B2 (en) 2008-08-12
US20070177445A1 (en) 2007-08-02
US20010001262A1 (en) 2001-05-17
US7688670B2 (en) 2010-03-30
US7082074B2 (en) 2006-07-25
KR100590640B1 (ko) 2006-06-19
TW419661B (en) 2001-01-21
US20050249017A1 (en) 2005-11-10
JPH11297071A (ja) 1999-10-29
US20080273413A1 (en) 2008-11-06
US7411855B2 (en) 2008-08-12
KR100583337B1 (ko) 2006-05-25
US20050231991A1 (en) 2005-10-20
KR20040044421A (ko) 2004-05-28
US20040109383A1 (en) 2004-06-10
US20060250876A1 (en) 2006-11-09
KR19990083120A (ko) 1999-11-25
US7298662B2 (en) 2007-11-20
US7072202B2 (en) 2006-07-04
US6195306B1 (en) 2001-02-27
KR20040044420A (ko) 2004-05-28

Similar Documents

Publication Publication Date Title
JP4017248B2 (ja) 半導体装置
US6115316A (en) Semiconductor memory device with overdriven sense amplifier and stabilized power-supply circuit of source follower type
US6804158B2 (en) Semiconductor circuit device with improved special mode
US6178108B1 (en) Semiconductor memory device
US6236605B1 (en) Semiconductor integrated circuit and semiconductor memory device including overdriving sense amplifier
US6219292B1 (en) Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method
US7099234B2 (en) Low power sleep mode operation technique for dynamic random access memory (DRAM) devices and integrated circuit devices incorporating embedded DRAM
US5956281A (en) Semiconductor memory device capable of setting substrate voltage shallow in disturb test mode and self refresh mode
US6894942B2 (en) Refresh control circuit and method for semiconductor memory device
JP4805881B2 (ja) Ｄｒａｍチップ
JP4026772B2 (ja) Ｄｒａｍ
JP4050717B2 (ja) 半導体装置
CN115148233A (zh) 用于单端式全局及局部输入/输出架构的设备及方法
JP2001126484A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040310

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040310

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20040310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070125

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070918

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term