JP2010192013A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2010192013A JP2010192013A JP2009032644A JP2009032644A JP2010192013A JP 2010192013 A JP2010192013 A JP 2010192013A JP 2009032644 A JP2009032644 A JP 2009032644A JP 2009032644 A JP2009032644 A JP 2009032644A JP 2010192013 A JP2010192013 A JP 2010192013A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor integrated
- integrated circuit
- voltage
- sram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
- H01L23/5286—Arrangements of power or ground buses
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
- Static Random-Access Memory (AREA)
Abstract
【解決手段】ロジック回路104と複数のSRAMマクロ103とを有するシステムLSI100において、システムLSI100の外部から供給された電圧VDDPよりも低い安定化電圧VDDMを生成する電源回路102を設け、複数の各SRAMマクロ103に、電源回路102により生成した電圧VDDMと外部から供給された電圧VDDとを供給する。また、ロジック回路104には、外部から供給された電圧VDDを供給する。
【選択図】図1
Description
Y.H.Chen, et al, VLSI symposium 2008/Paper 21.3
図1は、本発明の実施形態1に係るシステムLSI(半導体集積回路)100の構成を示す。システムLSI100は、I/O回路101と、複数の電源回路102と、多数のSRAMマクロ103と、ロジック回路104とを備えている。システムLSI100は、パッケージによって封止されている。
図5は、実施形態2に係るシステムLSI200を示す。実施形態2では、システムLSI200に、実施形態1のシステムLSI100の構成に加え、電源回路102によって生成された安定化電圧VDDMを用いて高速動作するロジック回路201が設けられている。また、ロジック回路201と通信を行うSRAMマクロ103’(第2のSRAMマクロ)のSRAMロジック回路103b’には、電圧VDDに代えて、電源回路102によって生成された安定化電圧VDDMが供給されている。なお、SRAMロジック回路103b’に電圧VDDMが供給されるSRAMマクロ103’の数は、1つであってもよいし、複数であってもよい。その他の構成は実施形態1と同じであるので、同一の構成箇所には同一の符号を付して説明を省略する。
図6は、実施形態3に係るシステムLSI300を示す。実施形態3では、パッケージ内部のシステムLSI300上に形成された基板301に配線302が配設されている。また、システムLSI300上の複数箇所には、メッシュ状のVDDM電源配線105に接続されたエリアパッド303が形成され、該エリアパッド303が半田バンプを介して配線302に接続されている。そして、電源回路102で生成された電圧VDDMが、エリアパッド303及びパッケージ内部の配線302を介してSRAMマクロ103に供給される。その他の構成は実施形態1と同じであるので、同一の構成箇所には同一の符号を付して説明を省略する。なお、本実施形態の特徴を、実施形態2のシステムLSI200に適用してもよい。
図7は、実施形態4に係るシステムLSI400を示す。実施形態4では、パッケージ内に、配線302に代えて、導体面401が設けられ、電源回路102で生成された電圧VDDMが、エリアパッド303及びパッケージ内部の導体面401を介してSRAMマクロ103に供給される。その他の構成は実施形態1と同じであるので、同一の構成箇所には同一の符号を付して説明を省略する。なお、本実施形態の特徴を、実施形態2のシステムLSI200に適用してもよい。
101 I/O回路
102 電源回路
103 SRAMマクロ
103a SRAMメモリセル
103b SRAMロジック回路
104 ロジック回路
105 電源配線
200 システムLSI(半導体集積回路)
201 ロジック回路
300 システムLSI(半導体集積回路)
301 基板
302 配線
303 エリアパッド
400 システムLSI(半導体集積回路)
401 導体面
Claims (13)
- SRAMメモリセル及びSRAMロジック回路をそれぞれ備えた複数のSRAMマクロとロジック回路とを有する半導体集積回路であって、
該半導体集積回路の外部から供給された第1の電源電圧を受け、該第1の電源電圧よりも低い生成電圧を生成する電源回路を備え、
前記ロジック回路には、前記第1の電源電圧より低い第2の電源電圧が該半導体集積回路の外部から供給され、
前記複数のSRAMマクロは、SRAMメモリセルに、前記電源回路によって生成された生成電圧が供給されているとともに、SRAMロジック回路に、前記第2の電源電圧が供給されていることを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記複数のSRAMマクロのうち少なくとも1つは、SRAMロジック回路に、前記第2の電源電圧に代えて前記生成電圧が供給されていることを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記生成電圧は、該半導体集積回路の外部の接続経路を介して、前記複数のSRAMマクロに供給されていることを特徴とする半導体集積回路。 - 請求項3に記載の半導体集積回路において、
前記接続経路は、該半導体集積回路を封止するパッケージ内部の配線を含むことを特徴とする半導体集積回路。 - 請求項3に記載の半導体集積回路において、
前記接続経路は、該半導体集積回路を封止するパッケージ内部の導体面を含むことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
メッシュ状に構成されており、前記生成電圧を供給するメタル配線を備えていることを特徴とする半導体集積回路。 - 請求項6に記載の半導体集積回路において、
前記第2の電源電圧及び生成電圧を供給する配線と、グランド電圧を供給する配線とが前記半導体集積回路内部でメッシュ状に配置され、
前記第2の電源電圧を供給する配線と生成電圧を供給する配線の配線幅の和が、前記グランド電圧を供給する配線の配線幅の和と実質的に等しいことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記生成電圧は、前記第2の電源電圧以上であることを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記電源回路を複数個備え、該複数の電源回路に同一の電源配線から前記第1の電源電圧が供給されていることを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
第3の電源電圧が供給されるI/O回路をさらに備え、
前記第1の電源電圧が、前記第3の電源電圧と実質的に同一であることを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
第3の電源電圧が供給されるI/O回路をさらに備え、
前記第1の電源電圧が、前記第2の電源電圧より高く、前記第3の電源電圧より低いことを特徴とする半導体集積回路。 - 請求項1に記載の半導体集積回路において、
前記複数のSRAMマクロに前記生成電圧の代わりの電圧を該半導体集積回路の外部から印加可能なように、前記電源回路がHi−Zを出力するモードを有することを特徴とする半導体集積回路。 - SRAMメモリセル及びSRAMロジック回路を備えた複数のSRAMマクロとロジック回路とを有する半導体集積回路であって、
前記複数のSRAMマクロは、SRAMメモリセルに、第1の電源電圧が該半導体集積回路の外部から供給されているとともに、SRAMロジック回路に、前記第1の電源電圧より低い第2の電源電圧が該半導体集積回路の外部から供給され、
前記ロジック回路には、第2の電源電圧が該半導体集積回路の外部から供給されていることを特徴とする半導体集積回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032644A JP2010192013A (ja) | 2009-02-16 | 2009-02-16 | 半導体集積回路 |
CN200980100210.5A CN102203871B (zh) | 2009-02-16 | 2009-09-11 | 半导体集成电路 |
US12/672,265 US8208318B2 (en) | 2009-02-16 | 2009-09-11 | Semiconductor integrated circuit |
PCT/JP2009/004539 WO2010092636A1 (ja) | 2009-02-16 | 2009-09-11 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009032644A JP2010192013A (ja) | 2009-02-16 | 2009-02-16 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010192013A true JP2010192013A (ja) | 2010-09-02 |
JP2010192013A5 JP2010192013A5 (ja) | 2012-01-26 |
Family
ID=42561490
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009032644A Pending JP2010192013A (ja) | 2009-02-16 | 2009-02-16 | 半導体集積回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8208318B2 (ja) |
JP (1) | JP2010192013A (ja) |
CN (1) | CN102203871B (ja) |
WO (1) | WO2010092636A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001572B2 (en) | 2013-04-19 | 2015-04-07 | Samsung Electronics Co., Ltd. | System on chip including dual power rail and voltage supply method thereof |
JP7443223B2 (ja) | 2020-11-24 | 2024-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9690365B2 (en) * | 2015-04-30 | 2017-06-27 | Mediatek, Inc. | Dual-rail power equalizer |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63268189A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 記憶装置の試験方法 |
JPH05342882A (ja) * | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | 半導体記憶装置 |
JPH11297071A (ja) * | 1998-04-10 | 1999-10-29 | Hitachi Ltd | 半導体装置 |
JP2001093275A (ja) * | 1999-09-20 | 2001-04-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2001332692A (ja) * | 2000-05-19 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 多電源半導体装置 |
JP2003243538A (ja) * | 2002-02-12 | 2003-08-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2004158752A (ja) * | 2002-11-08 | 2004-06-03 | Matsushita Electric Ind Co Ltd | メモリマクロおよび半導体集積回路 |
JP2007287331A (ja) * | 2007-08-09 | 2007-11-01 | Renesas Technology Corp | 半導体装置 |
JP2008545226A (ja) * | 2005-07-01 | 2008-12-11 | ピイ・エイ・セミ・インコーポレーテッド | 論理回路電源電圧と異なるメモリ用の別の電源電圧を有する集積回路 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002324393A (ja) | 2001-04-25 | 2002-11-08 | Mitsubishi Electric Corp | 半導体記憶装置 |
JP4284205B2 (ja) * | 2004-02-17 | 2009-06-24 | パナソニック株式会社 | 半導体集積回路 |
JP5057757B2 (ja) * | 2006-11-30 | 2012-10-24 | 株式会社東芝 | 半導体集積回路 |
JP2009009680A (ja) * | 2007-05-25 | 2009-01-15 | Nec Electronics Corp | 半導体装置 |
US7692978B2 (en) | 2007-05-25 | 2010-04-06 | Nec Electronics Corporation | Semiconductor device that uses a plurality of source voltages |
-
2009
- 2009-02-16 JP JP2009032644A patent/JP2010192013A/ja active Pending
- 2009-09-11 WO PCT/JP2009/004539 patent/WO2010092636A1/ja active Application Filing
- 2009-09-11 CN CN200980100210.5A patent/CN102203871B/zh active Active
- 2009-09-11 US US12/672,265 patent/US8208318B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63268189A (ja) * | 1987-04-24 | 1988-11-04 | Toshiba Corp | 記憶装置の試験方法 |
JPH05342882A (ja) * | 1992-06-11 | 1993-12-24 | Seiko Epson Corp | 半導体記憶装置 |
JPH11297071A (ja) * | 1998-04-10 | 1999-10-29 | Hitachi Ltd | 半導体装置 |
JP2001093275A (ja) * | 1999-09-20 | 2001-04-06 | Mitsubishi Electric Corp | 半導体集積回路装置 |
JP2001332692A (ja) * | 2000-05-19 | 2001-11-30 | Matsushita Electric Ind Co Ltd | 多電源半導体装置 |
JP2003243538A (ja) * | 2002-02-12 | 2003-08-29 | Hitachi Ltd | 半導体集積回路装置 |
JP2004158752A (ja) * | 2002-11-08 | 2004-06-03 | Matsushita Electric Ind Co Ltd | メモリマクロおよび半導体集積回路 |
JP2008545226A (ja) * | 2005-07-01 | 2008-12-11 | ピイ・エイ・セミ・インコーポレーテッド | 論理回路電源電圧と異なるメモリ用の別の電源電圧を有する集積回路 |
JP2007287331A (ja) * | 2007-08-09 | 2007-11-01 | Renesas Technology Corp | 半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9001572B2 (en) | 2013-04-19 | 2015-04-07 | Samsung Electronics Co., Ltd. | System on chip including dual power rail and voltage supply method thereof |
JP7443223B2 (ja) | 2020-11-24 | 2024-03-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102203871B (zh) | 2014-06-04 |
US8208318B2 (en) | 2012-06-26 |
WO2010092636A1 (ja) | 2010-08-19 |
US20110205827A1 (en) | 2011-08-25 |
CN102203871A (zh) | 2011-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW488063B (en) | Semiconductor integrated circuit | |
US20090033155A1 (en) | Semiconductor integrated circuits | |
JP2001110184A (ja) | 半導体装置 | |
US7542329B2 (en) | Virtual power rails for integrated circuits | |
US9720484B2 (en) | Apparatus and method to reduce memory power consumption by inverting data | |
JP5301262B2 (ja) | 半導体装置、及び動作モ−ド切換方法 | |
JP2022046695A (ja) | 記憶装置 | |
JP2010251445A (ja) | 半導体装置およびそれを用いた情報処理装置 | |
JP2010192013A (ja) | 半導体集積回路 | |
KR100702124B1 (ko) | 내부전압 공급회로 | |
US7936632B2 (en) | Semiconductor device including an internal circuit receiving two different power supply sources | |
JP3730003B2 (ja) | 半導体装置 | |
JP2011146549A (ja) | 電子回路 | |
US8704410B2 (en) | Semiconductor device | |
JP2011035271A (ja) | 電圧変動削減回路および半導体装置 | |
JP2006310663A (ja) | 演算処理装置 | |
JP2007027401A (ja) | 半導体装置 | |
US9142283B2 (en) | Circuit for small swing data line and method of operating the same | |
JP3938917B2 (ja) | 半導体集積回路装置 | |
KR101018693B1 (ko) | 반도체 장치 | |
KR100612944B1 (ko) | 반도체 소자 | |
JP2010287733A (ja) | 半導体装置 | |
JP2009130131A (ja) | 半導体集積回路 | |
JP2002076176A (ja) | ボールグリッドアレイパッケージ | |
JP2012089607A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111205 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20120208 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130716 |