JP2007027401A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2007027401A JP2007027401A JP2005207191A JP2005207191A JP2007027401A JP 2007027401 A JP2007027401 A JP 2007027401A JP 2005207191 A JP2005207191 A JP 2005207191A JP 2005207191 A JP2005207191 A JP 2005207191A JP 2007027401 A JP2007027401 A JP 2007027401A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- wiring
- semiconductor device
- internal circuit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【課題】内部回路への電源電圧供給経路の配線抵抗を低減し、電源電圧供給における電圧降下の影響を軽減することができる半導体装置を提供する。
【解決手段】
ボンディングパッド近傍で電源パッド間を接続可能な補助電源配線を配置し、空きI/Oパッドを利用して、この補助電源配線と接続される新たな電源引込み配線を内部回路への電源電圧供給経路として設置する。
【選択図】図1
【解決手段】
ボンディングパッド近傍で電源パッド間を接続可能な補助電源配線を配置し、空きI/Oパッドを利用して、この補助電源配線と接続される新たな電源引込み配線を内部回路への電源電圧供給経路として設置する。
【選択図】図1
Description
本発明は、半導体装置に関し、特に電源配線の寄生抵抗成分による電圧降下の影響を抑制する半導体装置に関する。
近年、半導体装置は半導体プロセス技術の進歩とともに微細化、高集積化が進み、搭載されている回路による消費電流も増大する傾向にある。
図4は従来の半導体装置を搭載したパッケージの一例の概略図である。図4に示すように、半導体装置42は中心部(コア部)49と、このコア部49を取り囲む周辺部で構成される。コア部49は、ロジック回路やメモリ回路のような機能ブロック(図示せず)で構成され、周辺部はデータ、クロック等の信号の入出力を担う複数のI/Oバッファ回路48で構成されている。これらのロジック回路やメモリ回路には、半導体装置を収納しているパッケージの電源ピンを介して、外部から電源電圧が供給されている。
近年のプロセスの微細化、高集積化、動作速度の高速化、多機能化により、半導体装置は、搭載した回路に必要な電源電圧を供給するため、また、搭載した回路の機能ブロック毎に異なる電源電圧を供給するため、電源電圧供給用の電源ピンを複数本備えた構成をとるのが一般的となっている。図4の例では、I/Oバッファ回路48に供給する電源電圧1(Vcc1、Vss1)とコア部49の内部回路に供給する電源電圧2(Vcc2、Vss2)の2種類の電源電圧がそれぞれ複数のパッケージピン(電源ピン)46、47を介して半導体装置42に供給されている。
図5は図4に示す半導体装置42の周辺部の一部を拡大した図である。同図には、I/Oバッファ回路48と、そのI/Oバッファ回路48上に配線された電源配線(電源リング)56と、これらI/Oバッファ回路48や電源配線56とパッケージピンとを電気的に接続するためのボンディングパッド51およびボンディングワイヤ55とが示されている。ここで、I/Oバッファ回路48とそのボンディングパッド51をあわせた部分をI/Oパッドと呼ぶ。また、I/Oバッファ回路を構成する素子が相互接続されていないI/Oパッドを空きI/Oパッドと呼ぶ。
図5には、電源電圧1がI/Oバッファ回路48に供給される様子が示されている。尚、ここでいう電源配線とはVcc1のみならずVss1を供給する配線も含むものとするが、図5では複雑さを回避するためにVss1を供給する配線は省略してある。
I/Oバッファ回路48上に配置された電源配線56は、この電源配線56よりも下層の配線であってボンディングパッド51から引き出した電源引き込み配線54とコンタクトホール53を介して接続され、さらに、I/Oバッファ回路48の電源部で図示しないコンタクトホールを介して接続される。これにより、同図の破線で示すように、ボンディングワイヤ55、ボンディングパッド51、電源引き込み配線54、コンタクトホール53、電源配線56を介して、電源電圧1がI/Oバッファ回路48に供給される。同様にして、他の複数の電源電圧1もI/Oバッファ回路に供給される。
図6は図5と同様に図4に示す半導体装置42の周辺部の一部を拡大した図である。同図には、電源電圧2が内部回路に供給される様子が示されている。図6の破線で示すように、ボンディングワイヤ65、ボンディングパッド61、I/Oパッド62上に配線されたボンディングパッド61からの電源引き込み配線63およびこの電源引き込み配線63に接続されメッシュ状に配置された内部回路用電源配線64を介して、内部回路に電源電圧2が供給される。同様に、他の複数の電源電圧2も、各々のボンディングワイヤ、ボンディングパッド、電源引き込み配線、およびこれら電源引き込み配線に接続された内部回路用電源配線を介して、内部回路に供給される。なお、図6では、構成の複雑さを回避するために、図5に示す電源電圧1を供給する電源配線56は省略してある。
ところで、このような電源電圧を供給する電源配線は寄生抵抗を有する。従って、この電源配線を電流が流れると、この寄生抵抗成分による電源電圧の降下や接地電位の上昇、即ち、次式に従った電源電圧の変動を招くことになる。
ΔV=I×R
ここで、ΔVは電源電圧変動分、Iは電源配線を流れる電流、Rは電源配線の抵抗である。この式から明らかなように、電源配線を流れる電流Iが大きい程、また、電源配線の抵抗Rが高い程、電源電圧の変動幅ΔVは大きくなる。半導体装置内部に供給される電源電圧は、このような電源電圧供給経路の寄生抵抗成分とその経路を流れる電流による電圧変動の影響を受けるため、半導体装置内部の回路に供給される電源電圧値は、半導体装置外部から供給される電源電圧より低い電圧値、もしくは接地電位より高い電圧値となる。例えば、外部電源電圧が3.3Vに設定され、1つの電源電圧供給経路あたり100mAの電流が流れ、その経路の総寄生抵抗値が0.1Ωである場合、半導体装置内部の回路に供給される電圧値は
V=3.3V−(100mA×0.1Ω)
=3.29V
と外部の電源電圧設定値より10mV低くなる。これは、電源電圧供給経路それぞれで発生するため、正確には電源電圧側で10mVの電圧降下、接地側で10mVの電圧上昇が発生することになり、結局半導体装置内部では3.28Vの電圧の供給を受けることになる。
ここで、ΔVは電源電圧変動分、Iは電源配線を流れる電流、Rは電源配線の抵抗である。この式から明らかなように、電源配線を流れる電流Iが大きい程、また、電源配線の抵抗Rが高い程、電源電圧の変動幅ΔVは大きくなる。半導体装置内部に供給される電源電圧は、このような電源電圧供給経路の寄生抵抗成分とその経路を流れる電流による電圧変動の影響を受けるため、半導体装置内部の回路に供給される電源電圧値は、半導体装置外部から供給される電源電圧より低い電圧値、もしくは接地電位より高い電圧値となる。例えば、外部電源電圧が3.3Vに設定され、1つの電源電圧供給経路あたり100mAの電流が流れ、その経路の総寄生抵抗値が0.1Ωである場合、半導体装置内部の回路に供給される電圧値は
V=3.3V−(100mA×0.1Ω)
=3.29V
と外部の電源電圧設定値より10mV低くなる。これは、電源電圧供給経路それぞれで発生するため、正確には電源電圧側で10mVの電圧降下、接地側で10mVの電圧上昇が発生することになり、結局半導体装置内部では3.28Vの電圧の供給を受けることになる。
最近の半導体装置では、特に以下のような理由で電圧降下(以下、特にことわりのない限り、電圧降下には電圧上昇も含むものとする)の影響がより強くなってしまうという傾向がある。
(1)配線層の薄膜化による同一配線幅の配線の高抵抗化。
(2)ボンディングパッドのピッチ、I/Oバッファ回路の狭ピッチ化に伴う電源引き込み配線部分の細線化による配線の高抵抗化。
(3)プロセスの微細化、高集積化によるコア部の内部回路の規模の増大とそれに伴う消費電流の増大。
(4)同一消費電力に対し、低電圧化に伴う電流分の増大(同一の電力を消費する場合、低電圧化するとその分流れる電流が増加する)。
(5)低電圧化に伴う電圧降下の影響の増大。
(1)配線層の薄膜化による同一配線幅の配線の高抵抗化。
(2)ボンディングパッドのピッチ、I/Oバッファ回路の狭ピッチ化に伴う電源引き込み配線部分の細線化による配線の高抵抗化。
(3)プロセスの微細化、高集積化によるコア部の内部回路の規模の増大とそれに伴う消費電流の増大。
(4)同一消費電力に対し、低電圧化に伴う電流分の増大(同一の電力を消費する場合、低電圧化するとその分流れる電流が増加する)。
(5)低電圧化に伴う電圧降下の影響の増大。
このように、電源電圧供給経路の抵抗増大、消費電力の増加、相対的な影響の増大等が複合的に作用し、最近の半導体装置では設計段階での動作マージンの確保等、設計が難しくなるとともに、実デバイスにおいてもノイズや安定性が原因で動作が不具合となる危険性が増えている。
ここで、上記の問題点を解決するために、特許文献1には、電源配線の抵抗を低下させる技術が開示されている。
特開昭61−156751号公報
上述したように、図4〜6に示す電源電圧1、電源電圧2の供給経路の構成要素もそれぞれ寄生抵抗をもち、その経路を流れる電流により電圧変動が発生する。一般に、配線長(経路)が長く配線幅が細い(断面積が小さい)ほど、寄生抵抗値は高くなる。図5および図6から明らかなように、内部回路に供給する電源電圧2の経路のほうが電源電圧1の経路よりも長く総抵抗値が高くなる。ここで、流れる電流量が同じであれば、電源電圧2の経路において発生する電圧降下の変動はより大きくなる。
本願発明者が半導体装置の設計に使用するCADツールを用いて詳細な解析を行ったところ、内部回路に電源電圧を供給する経路で問題となる部分は、経路がI/Oパッド部を通過する箇所、即ち、上記構成要素のなかで電源引き込み配線部であることが明らかになった。
ところで、前述の特許文献1には、内部回路内の電源配線の抵抗を低下させる技術については開示されているものの、上述したような電源引き込み配線部における抵抗の低下については考慮されていない。
本発明の目的は、前記従来技術に基づく問題点を解消し、電源電圧供給における電圧降下の影響を軽減するためのもので、特に、内部回路用電源電圧を供給するためのI/Oパッド領域を通過する部分の配線抵抗が軽減された半導体装置を提供することにある。
上記目的を達成するために、本発明は、機能ブロックが配置された内部回路およびこの内部回路を取り囲む周辺回路から形成され、周辺回路に第1の電源電圧を供給するその周辺回路上に配置された第1の電源配線と、電源パッドから引き込まれ、上記内部回路に第2の電源電圧を供給する複数の第2の電源配線とを有する半導体装置において、上記複数の第2の電源配線のいずれか1つ以上に接続された補助電源配線と、その補助電源配線に接続され、上記第2の電源配線と並列接続となるように上記内部回路に電源電圧を供給する電源引き込み配線とを備えた半導体装置を提供するものである。
ここで、上記電源引き込み配線は、上記周辺回路を構成する複数のI/Oパッドの内、ボンディングが割り当てられないI/Oパッド内またはボンディングが割り当てられたI/Oパッド内のI/Oバッファ回路が形成されていない領域に配置されることが好ましい。
さらに、上記補助電源配線は、上記内部回路に対し上記第1の電源配線よりも外側に配置されることが好ましい。
本発明の半導体装置は、ボンディングパッド近傍で各電源パッド間を接続可能な補助電源配線を新たに設けるとともに、電源用パッケージピンを確保できない場合であっても、空きI/Oパッド領域を利用して、この補助電源配線と接続される新たな電源引き込み配線を設置するものである。これにより、電源電圧供給経路の配線抵抗を低減し、電源電圧供給における電圧降下の影響を軽減することが可能となる。
以下に、添付の図面に示す好適実施形態に基づいて、本発明の半導体装置について詳細に説明する。
図1は本発明の半導体装置の一実施形態の概略図である。同図に示す半導体装置には、ボンディングワイヤ12、ボンディングパッド13、I/Oパッド16、I/Oバッファ回路18、ボンディングパッド13からの電源引き込み配線10、この電源引き込み配線10に接続され内部回路に電源電圧2(Vcc2、Vss2)を供給するメッシュ状に配置された内部回路用電源配線17が設けられている。さらに、本発明の特徴である各ボンディングパッドの近傍にあって各電源引き込み配線10とコンタクトホール15を介して接続された補助電源配線19と、この補助電源配線19とコンタクトホール15を介して接続され内部回路用電源配線17に電源電圧を供給する新たな電源引き込み配線11が設けられている。図では構成の複雑さを回避するために、本来I/Oバッファ回路上にコア部をリング状に取り巻くように配置されている電源電圧1(Vcc1、Vss1)を供給する電源配線は省略してある。ここで、14はI/Oパッド16のうちワイヤーボンディングされていない空き状態にある空きI/Oパッドである。
本発明では、電源パッド13からの電源引き込み配線10とコンタクトホール15を介して接続される補助電源配線19を設けるとともに、ワイヤーボンディングしない、即ち、外部とは接続しない空きI/Oパッド14を利用して、この補助電源配線19と接続する新たな電源引き込み配線11を設けるものである。従って、この補助電源配線19から新たな電源引き込み配線11が内部回路のメッシュ状に配置された内部回路用電源配線17に電源引き込み配線10と並列に接続されることにより、内部回路への電源電圧供給経路の強化、即ち、経路の低抵抗化が図られる。
図7は図6に示す従来の電源配線を等価回路(抵抗のネットワーク)で示したものである。図6に示すI/Oパッド62上の2つの電源引き込み配線63に相当するのが図7に示す抵抗R1、R2であり、図6に示す内部回路上にメッシュ状に配置された内部回路用電源配線64に相当するものが図7に示すRm1〜Rm31である。メッシュ状に配置された内部回路用電源配線64は、多数の抵抗の並列接続経路を含むためその抵抗値は低く、さらに低抵抗化が必要であれば、このメッシュの密度を調整することによりその実現が比較的容易である。
しかし、電源引き込み配線63は、図7に示すとおり抵抗R1、R2の2本の経路のみでまかなわれ、しかも、この抵抗は上述したように高抵抗化する傾向にあるため、単純には低抵抗化することが難しい。解決のためには電源引き込み配線の並列本数を増やすことにより全体の抵抗値を下げることも考えられるが、その本数を単純に増やした場合、電源供給部分に電流供給源が接続されなければならない。即ち、対応するパッケージピン、ボンディングパッド、I/Oパッド部それぞれをその本数分確保する必要があり、どれが欠けても問題は解決できない。
本発明によれば、ボンディングパッド近傍に新たに電源パッド間を接続する補助電源配線19を設け、パッケージピンが確保できない場合であっても、空きI/Oパッド領域を利用してこの補助電源配線19に接続する新たな電源引き込み配線11を設けることにより、配線経路全体の抵抗値を低減することが可能となる。
なお、上記の補助電源配線19は、内部回路に対し、上記の図示を省略した電源電圧1(Vcc1、Vss1)を供給する電源配線よりも外側に配置されることが好ましい。内部回路への電源電圧供給経路の低抵抗化を図るためである。
図3は図1における本発明の電源配線の様子を抵抗のネットワークで示したものである。ここで、抵抗R1、R2は従来と同様の電源引き込み配線の抵抗であり、R11〜R14は補助電源配線の抵抗であり、R3が補助電源配線から内部回路用電源配線に接続される新たな電源引き込み配線の抵抗である。これにより、従来技術で問題となっていたI/Oパッド部分を通過する際の配線抵抗は緩和され、電源電圧降下の影響を少なくして内部回路に必要な電源電圧を供給することが可能となる。
図1ではワイヤーボンディングで接続された2つの電源パッドと新たに追加されたワイヤーボンディングしないI/Oパッドを同じ部品で構成するよう仮定している。即ち、I/Oパッドは配置されているが、ワイヤーボンディングされてはいないと仮定しているが、必要に応じて異なるレイアウトであっても構わない。また、図1では新たな電源引き込み配線を配置する部分にI/Oパッド1つを割り当てたが、これも本発明を制限するものでもなく、事情に応じてその個数を設定してもよい。
図2は本発明の半導体装置の別の実施形態の概略図である。同図に示す半導体装置には、ボンディングワイヤ22、ボンディングパッド23、I/Oパッド26、I/Oバッファ回路28、I/Oパッド26上に配置されたボンディングパッド23からの電源引き込み配線21、この電源引き込み配線21に接続され内部回路に電源電圧を供給するメッシュ状に配置された内部回路用電源配線27が設けられている。さらに、本発明の特徴である各ボンディングパッドの近傍にあって各電源引き込み配線21とコンタクトホール25を介して接続された補助電源配線29と、この補助電源配線29とコンタクトホール25を介して接続されI/Oバッファ回路間の領域を利用して内部回路用電源配線27に電源電圧を供給する新たな電源引き込み配線20が設けられている。
本発明では、従来の電源パッド23からの電源引き込み配線21とコンタクトホール25を介して接続される補助電源配線29を設けるとともに、I/Oバッファ回路28間の領域を利用して、この補助電源配線29と接続する新たな電源引き込み配線20を設けるものである。このように、この補助電源配線29から新たな電源引き込み配線20が内部回路のメッシュ状に配置された内部回路用電源配線27に電源引き込み配線21と並列に接続され、内部回路への電源電圧供給経路を強化することが可能となる。
本発明は、基本的に以上のようなものである。
以上、本発明の半導体装置について詳細に説明したが、本発明は上記実施形態に限定されず、本発明の主旨を逸脱しない範囲において、種々の改良や変更をしてもよい。
10,11,20,21,54,63 電源引き込み配線
12,22,45,55,65 ボンディングワイヤ
13,23,51,61 ボンディングパッド
14,16,26,52,62 I/Oパッド
15,25,53 コンタクトホール
17,27,64 内部回路用電源配線
18,28,48 I/Oバッファ回路
19,29 補助電源配線
56 電源配線(リング)
42 半導体装置
41 パッケージ
46,47 パッケージピン
49 コア部
12,22,45,55,65 ボンディングワイヤ
13,23,51,61 ボンディングパッド
14,16,26,52,62 I/Oパッド
15,25,53 コンタクトホール
17,27,64 内部回路用電源配線
18,28,48 I/Oバッファ回路
19,29 補助電源配線
56 電源配線(リング)
42 半導体装置
41 パッケージ
46,47 パッケージピン
49 コア部
Claims (3)
- 機能ブロックが配置された内部回路およびこの内部回路を取り囲む周辺回路から形成され、前記周辺回路に第1の電源電圧を供給する該周辺回路上に配置された第1の電源配線と、電源パッドから引き込まれ、前記内部回路に第2の電源電圧を供給する複数の第2の電源配線とを有する半導体装置において、
前記複数の第2の電源配線のいずれか1つ以上に接続された補助電源配線と、
該補助電源配線に接続され、前記第2の電源配線と並列接続となるように前記内部回路に電源電圧を供給する電源引き込み配線とを備えたことを特徴とする半導体装置。 - 前記電源引き込み配線は、前記周辺回路を構成する複数のI/Oパッドの内、ボンディングが割り当てられないI/Oパッド内またはボンディングが割り当てられたI/Oパッド内のI/Oバッファ回路が形成されていない領域に配置されることを特徴とする請求項1に記載の半導体装置。
- 前記補助電源配線は、前記内部回路に対し前記第1の電源配線よりも外側に配置されることを特徴とする請求項1又は2に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005207191A JP2007027401A (ja) | 2005-07-15 | 2005-07-15 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005207191A JP2007027401A (ja) | 2005-07-15 | 2005-07-15 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007027401A true JP2007027401A (ja) | 2007-02-01 |
Family
ID=37787782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005207191A Pending JP2007027401A (ja) | 2005-07-15 | 2005-07-15 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007027401A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096889A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置 |
JP2016510950A (ja) * | 2013-03-06 | 2016-04-11 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | コンパクトなクロック分配のための集積回路フロアプラン |
-
2005
- 2005-07-15 JP JP2005207191A patent/JP2007027401A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011096889A (ja) * | 2009-10-30 | 2011-05-12 | Elpida Memory Inc | 半導体装置 |
JP2016510950A (ja) * | 2013-03-06 | 2016-04-11 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | コンパクトなクロック分配のための集積回路フロアプラン |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4969934B2 (ja) | 半導体装置 | |
JP4929857B2 (ja) | 半導体装置 | |
JP4671739B2 (ja) | 半導体集積回路装置及びこれに備えるi/oセル | |
JP2006351633A (ja) | 半導体集積回路装置、電子部品実装基板および半導体集積回路装置のレイアウト設計方法 | |
JP4707095B2 (ja) | 半導体回路 | |
JPH05308136A (ja) | マスタスライス集積回路 | |
JP4317777B2 (ja) | 半導体集積回路 | |
JP2008159736A (ja) | 半導体装置及びその電源供給方法 | |
JP2007027401A (ja) | 半導体装置 | |
JP7140994B2 (ja) | 半導体集積回路装置 | |
JP4787592B2 (ja) | システムlsi | |
WO2010092636A1 (ja) | 半導体集積回路 | |
JP5168872B2 (ja) | 半導体集積回路 | |
JP3938917B2 (ja) | 半導体集積回路装置 | |
JP2006173492A (ja) | 半導体装置 | |
US20110025378A1 (en) | Semiconductor integrated circuit and layout method thereof | |
JP5540910B2 (ja) | 集積回路、集積回路設計装置及び集積回路設計方法 | |
KR101211683B1 (ko) | 반도체 집적회로 | |
JP2009088328A (ja) | 半導体集積回路 | |
US7701041B2 (en) | Chip-packaging with bonding options having a plurality of package substrates | |
JP5262082B2 (ja) | 半導体集積回路 | |
WO2023286506A1 (ja) | I/o回路、半導体装置、セルライブラリ、半導体装置の回路設計方法 | |
JP2007335486A (ja) | 半導体集積回路 | |
JP2012243810A (ja) | 半導体集積回路装置 | |
JP2005150338A (ja) | 半導体装置およびその設計方法 |