JP3938917B2 - 半導体集積回路装置 - Google Patents
半導体集積回路装置 Download PDFInfo
- Publication number
- JP3938917B2 JP3938917B2 JP2003382455A JP2003382455A JP3938917B2 JP 3938917 B2 JP3938917 B2 JP 3938917B2 JP 2003382455 A JP2003382455 A JP 2003382455A JP 2003382455 A JP2003382455 A JP 2003382455A JP 3938917 B2 JP3938917 B2 JP 3938917B2
- Authority
- JP
- Japan
- Prior art keywords
- ground
- power supply
- wiring
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
図1は、本実施の形態に係る半導体集積回路装置の回路構成図である。
第1の実施の形態では、半導体集積回路装置10内に電流発生部として電流源22を設けた例について説明したが、本実施の形態では、電流源22に代えて、実際に電流を消費して動作する動作回路を設けた例について説明する。なお、第1の実施の形態と同様の構成については同一の符号を付して説明を省略する。
12 電源端子
14 グランド端子
16 負電源端子
18 電源配線
20 グランド配線
22 電流源
24 クロックジェネレータ
301〜30f 回路
Claims (7)
- 一端が電源に接続される電源配線と、
前記電源配線の前記一端と同じ側の一端がグランドに接続されるグランド配線と、
前記電源配線及び前記グランド配線の間に順に並列接続された複数の回路と、を備えた半導体集積回路装置であって、
前記グランド配線の電位がグランドから離れるに従って低くなるように、前記グランド配線の他端を、負電源に接続された状態で前記グランド配線の前記一端から前記グランド配線の前記他端の方向に流れる電流を発生する電流発生部に接続した半導体集積回路装置。 - 一端が電源に接続される電源配線と、
前記電源配線の前記一端と同じ側の一端がグランドに接続されるグランド配線と、
前記電源配線及び前記グランド配線の間に順に並列接続された複数の回路と、
前記グランド配線の電位がグランドから離れるに従って低くなるように、一端が前記グランド配線の他端に接続され、かつ他端が負電源に接続された状態で前記グランド配線の前記一端から前記グランド配線の前記他端の方向に流れる電流を発生する電流発生部と、
を含む半導体集積回路装置。 - 一端が電源に接続される電源配線と、
前記電源配線の前記一端と同じ側の一端がグランドに接続されるグランド配線と、
前記電源配線及び前記グランド配線の間に順に並列接続された複数の回路と、
負電源と、
前記グランド配線の電位がグランドから離れるに従って低くなるように、一端が前記グランド配線の他端に接続されると共に前記グランド配線の前記一端から前記グランド配線の前記他端の方向に流れる電流を発生するように他端が前記負電源に接続された電流発生部と、
を含む半導体集積回路装置。 - 前記電流発生部を、前記グランド配線にグランド電位を供給する部位から最も離れた配線部分に設けた請求項1乃至請求項3のいずれか1項記載の半導体集積回路装置。
- 前記電流発生部は、電流源若しくは前記グランド配線の前記一端から前記グランド配線の前記他端の方向に流れる電流を消費して動作する動作回路のいずれか一方である請求項1乃至請求項4のいずれか1項記載の半導体集積回路装置。
- 前記動作回路は、クロック信号を出力するクロックジェネレータである請求項5記載の半導体集積回路装置。
- 前記クロックジェネレータには、前記出力したクロック信号のレベルを前記複数の回路で同期信号として使用するためのレベルに変換し前記複数の回路に供給するレベルシフタが接続されている請求項6記載の半導体集積回路装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382455A JP3938917B2 (ja) | 2003-11-12 | 2003-11-12 | 半導体集積回路装置 |
US10/785,181 US7202575B2 (en) | 2003-11-12 | 2004-02-25 | Semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003382455A JP3938917B2 (ja) | 2003-11-12 | 2003-11-12 | 半導体集積回路装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005150215A JP2005150215A (ja) | 2005-06-09 |
JP3938917B2 true JP3938917B2 (ja) | 2007-06-27 |
Family
ID=34544694
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003382455A Expired - Fee Related JP3938917B2 (ja) | 2003-11-12 | 2003-11-12 | 半導体集積回路装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7202575B2 (ja) |
JP (1) | JP3938917B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011061343A (ja) * | 2009-09-08 | 2011-03-24 | Renesas Electronics Corp | 駆動装置、及び表示装置 |
JP5978791B2 (ja) * | 2012-06-12 | 2016-08-24 | 株式会社ソシオネクスト | 半導体装置 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03283460A (ja) | 1990-03-30 | 1991-12-13 | Toshiba Corp | 半導体装置 |
JPH05315544A (ja) | 1991-01-14 | 1993-11-26 | Matsushita Electron Corp | 半導体集積回路装置 |
US6288613B1 (en) * | 2000-06-15 | 2001-09-11 | Nortel Networks Limited | Bias circuits for depletion mode field effect transistors |
JP4582962B2 (ja) | 2001-06-08 | 2010-11-17 | 富士通セミコンダクター株式会社 | 電源網解析方法、電源網解析方法を実行するコンピュータプログラム、記録媒体、及び電源網解析装置 |
JP2003124793A (ja) | 2001-10-10 | 2003-04-25 | Toshiba Microelectronics Corp | 半導体集積回路 |
DE60206150T2 (de) * | 2002-07-12 | 2006-01-26 | Alcatel | Eingangsschaltung für einen Multiplexer mit einem DLL Phasendetektor |
-
2003
- 2003-11-12 JP JP2003382455A patent/JP3938917B2/ja not_active Expired - Fee Related
-
2004
- 2004-02-25 US US10/785,181 patent/US7202575B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005150215A (ja) | 2005-06-09 |
US7202575B2 (en) | 2007-04-10 |
US20050099742A1 (en) | 2005-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5111791B2 (ja) | 低電圧検知リセット回路 | |
JP4528659B2 (ja) | クロックジッタ算出装置、クロックジッタ算出方法、およびクロックジッタ算出プログラム | |
JPWO2008120347A1 (ja) | 半導体装置およびバイアス生成回路 | |
US20170300077A1 (en) | Power management circuit and associated power management method | |
JP5301262B2 (ja) | 半導体装置、及び動作モ−ド切換方法 | |
JP4960179B2 (ja) | データ処理装置、電源電圧生成回路及びその電源電圧生成方法 | |
JP3938917B2 (ja) | 半導体集積回路装置 | |
JP2008083850A (ja) | レギュレータ回路 | |
JP4603903B2 (ja) | 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路 | |
US9075590B2 (en) | Voltage identification definition reference voltage generation circuit and boot voltage generating method thereof | |
WO2010092636A1 (ja) | 半導体集積回路 | |
JP2009159509A (ja) | 半導体集積回路装置及び半導体集積回路装置の試験方法 | |
JP2007027401A (ja) | 半導体装置 | |
JP3601423B2 (ja) | 半導体集積回路装置 | |
JP2007517298A (ja) | 電圧制御システム | |
JP4894218B2 (ja) | 半導体集積回路 | |
JP4808025B2 (ja) | フリップフロップ、集積回路、及びフリップフロップのリセット方法 | |
JP2006332897A (ja) | 半導体集積回路 | |
JP2005197478A (ja) | 信号出力回路及び半導体装置 | |
JP2008112788A (ja) | 半導体装置 | |
JP5862420B2 (ja) | クロックドライバ回路 | |
US8436645B2 (en) | Information generating apparatus and operation method thereof | |
JP2005236207A (ja) | 半導体装置 | |
JP2006084314A (ja) | 半導体集積回路 | |
JP2006093393A (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051206 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070320 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070326 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |