JP2005150215A - 半導体集積回路装置 - Google Patents

半導体集積回路装置 Download PDF

Info

Publication number
JP2005150215A
JP2005150215A JP2003382455A JP2003382455A JP2005150215A JP 2005150215 A JP2005150215 A JP 2005150215A JP 2003382455 A JP2003382455 A JP 2003382455A JP 2003382455 A JP2003382455 A JP 2003382455A JP 2005150215 A JP2005150215 A JP 2005150215A
Authority
JP
Japan
Prior art keywords
power supply
ground
wiring
semiconductor integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003382455A
Other languages
English (en)
Other versions
JP3938917B2 (ja
Inventor
Nobuyuki Endo
信之 遠藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2003382455A priority Critical patent/JP3938917B2/ja
Priority to US10/785,181 priority patent/US7202575B2/en
Publication of JP2005150215A publication Critical patent/JP2005150215A/ja
Application granted granted Critical
Publication of JP3938917B2 publication Critical patent/JP3938917B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10Regulating voltage or current
    • G05F1/46Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/577Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices for plural loads

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 半導体集積回路装置に配設された回路に発生する電源電圧降下の影響を無くし、回路の動作不具合や動作速度低下を抑制することができる半導体集積回路装置を提供する。
【解決手段】 電源端子12を介して電源(Vdd)に接続された電源配線18と、グランド端子14を介してグランド(0V)に接続されたグランド配線20と、電源配線18及びグランド配線20の間に並列接続された複数の回路301〜30fと、を備えた半導体集積回路装置10に、負電源(−Vdd)に接続された負電源端子16を設け、該負電源端子16と、グランドから最も離れた領域に配置された第f回路30fの、グランド配線20側のノードGfとの間に、電流発生部として電流源22を配置する。
【選択図】 図1

Description

本発明は、LSI等の半導体集積回路装置に関し、特に、半導体集積回路装置に配設された回路に発生する電源電圧降下による回路の性能低下を抑制する半導体集積回路装置に関するものである。
近年、LSI等の半導体集積回路装置の大規模化や多機能化が求められ、これにより半導体集積回路装置の構成が複雑化し回路面積が増大する傾向がある。これに伴い、半導体集積回路装置に配設された電源配線及びグランド配線の引き回しによる高抵抗化や、消費電力の節約や回路の高速化を目的とした低電源電圧化により、電源供給源から離れた位置に配置される回路において供給電圧の電圧降下が発生し、これにより回路の動作不具合や動作速度低下等の問題が発生している。
この問題を解決するため、電源電圧の供給箇所を増やしたり、供給箇所の工夫により供給箇所から離れた位置に配設される回路を減らしたり、メッシュ上の電源配線や太い電源配線を施し実行的な配線抵抗を低減するなどの方法が採用されている。
また、電源供給源から離れた位置に配置された一般回路における供給電圧の電圧降下を抑制する装置としては、半導体集積回路に配置された一般回路の内部電源電圧レベルおよび内部接地電圧レベルを検知し、得られた内部電源電圧検知信号および内部接地電圧検知信号によって、一般回路の電圧レベルの変化を補償するように一般回路を制御する半導体集積回路装置が知られている(例えば、特許文献1参照。)。
特開平05−315544号公報
しかしながら、上述した電源供給箇所を増やす方法では、電源供給箇所を確保するために入力パッドを増やす必要がある。また、電源配線の形状を工夫したり、電源配線を太くしたりする方法では、電源配線部分のレイアウト面積が増えてしまうという問題がある。また、この方法では、電源配線の実行的な抵抗は減少するが、全く無くなるわけではないため、更なる低電圧化や大規模化に対して十分に対応できず、実際には有効な方法とは言い難い。
また、上述した従来の電源供給源から離れた位置に配置された一般回路における供給電圧の電圧降下を抑制する半導体集積回路装置では、一般回路毎に内部電源電圧レベル及び内部接地電圧レベルを検知するための回路が必要になると共に、半導体集積回路装置上の配線が複雑化する、という問題がある。
本発明は、上述した課題を解決するために提案されたものであり、半導体集積回路装置に配設された回路に発生する電源電圧降下の影響を無くし、回路の動作不具合や動作速度低下を抑制することができる半導体集積回路装置を提供することを目的としている。
上記目的を達成するために、本発明に係る第1の半導体集積回路装置は、一端が電源に接続される電源配線と、一端がグランドに接続されるグランド配線と、前記電源配線及び前記グランド配線の間に並列接続された複数の回路と、を備えた半導体集積回路装置であって、前記グランド配線の他端を、負電源に接続された状態で所定の電流を発生する電流発生部に接続したものである。
すなわち、第1の半導体集積回路装置のグランド配線には、電流発生部が接続されている。この電流発生部は、負電源に接続された状態で所定の電流を発生する。
これにより、グランド配線に流れる電流の方向は、負電源(電流発生部)からグランドへの方向となり、複数の回路とグランド配線との接続点である各ノードにおける電位は、グランドに近いほど高くなる。一方、電源配線側でも、電源に近いノードほど電位が高くなる。従って、電源及びグランド間の電位差が確保され、各回路において十分な電圧レベルを保持することができ、回路の動作不具合や動作速度低下を抑制することができる。
本発明に係る第2の半導体集積回路装置は、一端が電源に接続される電源配線と、一端がグランドに接続されるグランド配線と、前記電源配線及び前記グランド配線の間に並列接続された複数の回路と、一端が前記グランド配線の他端に接続され、かつ他端が負電源に接続された状態で所定の電流を発生する電流発生部と、を含んで構成されている。
すなわち、第2の半導体集積回路装置では、電流発生部が半導体集積回路装置内部に配設されている。
本発明に係る第3の半導体集積回路装置は、一端が電源に接続される電源配線と、一端がグランドに接続されるグランド配線と、前記電源配線及び前記グランド配線の間に並列接続された複数の回路と、負電源と、一端がグランド配線に接続されると共に所定の電流を発生するように他端が前記負電源に接続された電流発生部と、を含んで構成されている。
すなわち、第3の半導体集積回路装置では、負電源及び電流発生部が半導体集積回路装置内部に配設されている。
第2及び3の半導体集積回路装置も、本発明の第1の半導体集積回路装置と同様に作用するため、電源及びグランド間の電位差が確保され、各回路において十分な電圧レベルを保持することができ、回路の動作不具合や動作速度低下を抑制することができる。
上述した第1乃至第3の半導体集積回路装置において、前記電流発生部を、前記グランド配線のグランド電位を供給する部位から最も離れた配線部分に設けることが好ましい。
なお、上述した第1乃至第3の半導体集積回路装置において、前記電流発生部は、電流源若しくは所定の電流を消費して動作する動作回路のいずれか一方とすることもできる。すなわち、電流発生部は、電流源であってもよいし、所定の電流を消費して動作する動作回路であってもよい。
例えば、前記所定の電流を消費して動作する動作回路は、クロック信号を出力するクロックジェネレータとすることができる。クロックジェネレータは電流を多く消費するため、これにより電源配線及びグランド配線の間に並列接続された複数の回路において十分な電圧レベルを保持することができる。また、該クロックジェネレータには、前記出力したクロック信号のレベルを変換し前記複数の回路に供給するレベルシフタを接続することが好ましい。
以上説明したように本発明によれば、半導体集積回路装置のグランド配線に電流発生部と負電源とを接続したため、半導体集積回路装置に配設された回路に発生する電源電圧降下の影響を無くし、回路の動作不具合や動作速度低下を抑制することができる、という効果を奏する。
以下、本発明の好ましい実施の形態について図面を参照しながら詳細に説明する。
[第1の実施の形態]
図1は、本実施の形態に係る半導体集積回路装置の回路構成図である。
図示されるように、半導体集積回路装置10には、電源端子12、グランド端子(グランドパッド)14、及び負電源端子16が設けられている。電源端子12には、外部の電源が接続され電源電圧(Vdd)が供給される。グランド端子14は、グランド(0V)に接続される。負電源端子16には、外部の負電源が接続され負電源電圧(−Vdd)が供給される。このように、本実施の形態では、電源及びグランド間の電圧と同じ大きさの電圧が、グランドとの間に発生するように負電源が設けられている。
また電源端子12には電源配線18が接続され、グランド端子14にはグランド配線20が接続されている。電源配線18とグランド配線20との間には、電源及びグランドに近い順に第1回路301から第f回路30fまでの複数の回路が並列接続されている。
更に、複数の回路のうち、グランドから最も離れた領域に配置された第f回路30fの、グランド配線20側のノードGfと負電源端子16との間には電流発生部として電流源22が配置されている。すなわち、電流源22は、グランド配線20にグランド電位(0V)を供給するグランド端子(グランドパッド)14から最も離れた配線部分に設けられており、グランド配線20に流れる電流の方向がグランドから負電源(電流源22)方向となるように電流を発生する。
以下、本半導体集積回路装置10の動作を説明する。
電源配線18から電流が供給されると各回路301〜30fを通りグランド配線20に電流が流れ出るが、このとき、電源配線18に設けられた各抵抗(以下、電源配線抵抗)に電流が流れることにより電圧降下が発生する。具体的には、電源から電源配線18上の第1回路301のノードVlまでの電圧降下は、電源配線抵抗Rvlに流れる電流をIvlとするとRv1×Iv1であり、ノードV1から第2回路302のノードV2までの電圧降下は、電源配線抵抗Rv2に流れる電流をIv2とするとRv2×Iv2である。従って、電源からノードV2までの電圧降下は、各電圧降下を積算したRv1×Iv1+Rv2×Iv2となる。同様に、電源から第f回路30fの電源配線18側のノードVfまでの電圧降下は、各電源配線抵抗における電圧降下を全て積算した値となる。
従って、電源配線18上の各ノードV1、V2・・・Vfにおける電位は、電源から離れるに従って低下する。
一方、グランド配線20において、負電源に接続された電流源22が配設されていない状態では、グランド配線20に設けられた各抵抗(以下、グランド配線抵抗)を流れる電流の方向はグランド配線20上の第f回路30fのノードVfからグランドに向かう方向となるが、ここでは負電源に接続された電流源22がグランド配線20に接続されているため、各グランド配線抵抗に流れる電流の方向はグランドから電流源22の方向となる。
これにより、グランド配線20側でも電圧降下が発生する。具体的には、グランド配線抵抗Rg1を流れる電流がIg1、グランド配線抵抗Rg2を流れる電流がIg2とすると、グランドからグランド配線20上の第1回路のノードG1の電圧降下はRg1×Ig1となり、ノードG1から第2回路のノードG2までの電圧降下は、Rg2×Ig2となる。従って、グランドからノードG2までの電圧降下は各電圧降下を積算したRg1×Ig1+Rg2×Ig2となる。同様に、グランドからノードGfまでの電圧降下は各グランド配線抵抗での電圧降下分を全て積算した値となる。
従って、グランド配線20上の各ノードG1、G2・・・Gfでの電位は全てグランド電位0Vより低く、かつグランドから離れるに従って低下する。
上述したように、負電源に接続された電流源22を配置しない場合には、グランド配線20を流れる電流の方向はノードGfからグランドへの方向となるため、グランド配線20上のノードの電位は、グランドから離れるに従って(G1、G2・・・Gfの順に)高くなり、ノードGfで最も高くなる。また、電源配線18上のノードの電位は、電源から離れるに従って(V1、V2・・・Vfの順に)低くなるため、各回路301〜30fにおける電源側ノードとグランド側ノード間の電位差は、回路の配置位置が電源(グランド)から離れるに従って小さくなる。特に、電源から最も離れて配置された第f回路30fにおける電圧レベルは、電源(グランド)付近に配置された第1回路301に比べ大きく低下してしまう。
これに対して本実施の形態では、負電源に接続された電流源22を配置したため、グランド配線20を流れる電流の方向はグランドからノードGfへの方向となり、グランド配線20上のノードの電位は、グランドから離れるに従って(G1、G2・・・Gfの順に)低くなり、ノードGfで最も低くなる。また、電源配線18上のノードの電位は、電源から離れるに従って(V1、V2・・・Vfの順に)低くなるため、各回路301〜30fにおける電源側ノードとグランド側ノード間で十分な電位差を確保でき、電源(グランド)から離れた位置に配置された回路であっても電圧レベルが低下せず、電源電圧降下及びグランド電圧上昇の影響を受けない、安定した回路となる。
なお、本実施の形態では、負電源を半導体集積回路装置の外部に設けた例について説明したが、負電源を半導体集積回路装置に内蔵するようにしてもよい。
また、本実施の形態では、電流源を内蔵した半導体集積回路装置を例に挙げて説明したが、電流源を半導体集積回路装置の外部に設けた構成としてもよい。
[第2の実施の形態]
第1の実施の形態では、半導体集積回路装置10内に電流発生部として電流源22を設けた例について説明したが、本実施の形態では、電流源22に代えて、実際に電流を消費して動作する動作回路を設けた例について説明する。なお、第1の実施の形態と同様の構成については同一の符号を付して説明を省略する。
図2は、本実施の形態に係る半導体集積回路装置10aの回路構成図である。
図示されるように、複数の回路のうち、グランドから最も離れた領域に配置された第f回路30fの、グランド配線20側のノードGfと負電源端子16との間には電流発生部として動作回路が配置されている。なお、電流発生部として配置される動作回路は、電流を多く消費する回路により構成することが好適であり、ここでは、クロックジェネレータ24を用いる。クロックジェネレータ24により生成された出力信号は、レベルシフタ26で信号レベルが調整された後、電源及びグランド間に配設された各回路301〜30fに出力され、各回路301〜30fで同期信号等として使用される。
本実施の形態では、負電源に接続されたクロックジェネレータ24がグランド配線20に接続されているため、各グランド配線抵抗に流れる電流の方向はグランドからクロックジェネレータ24の方向となる。従って、第1の実施の形態と同様に、グランド配線20上のノードの電位は、グランドから離れるに従って(G1、G2・・・Gfの順に)低くなり、電源配線18上のノードの電位は、電源から離れるに従って(V1、V2・・・Vfの順に)低くなるため、各回路301〜30fにおける電源側ノードとグランド側ノード間で十分な電位差を確保でき、電源(グランド)から離れた位置に配置された回路であっても電圧レベルが低下せず、電源電圧降下及びグランド電圧上昇の影響を受けない、安定した回路となる。
また、本実施の形態では、グランドから負電源方向に流れる電流もクロックジェネレータ24の回路動作のために使用するため、回路全体として電流供給量が少なくて済む。更にまた、電流発生部としてクロックジェネレータ24を配設することにより、電流源22を配設する場合に比べて、レイアウト面積を小さくすることができる。
なお、本実施の形態では、負電源を半導体集積回路装置の外部に設けた例について説明したが、負電源を半導体集積回路装置に内蔵するようにしてもよい。
また、本実施の形態では、動作回路(クロックジェネレータ)を内蔵した半導体集積回路装置を例に挙げて説明したが、該動作回路を半導体集積回路装置の外部に設けた構成としてもよい。
なお、本発明は、上述した第1及び第2の実施の実施の形態で例に挙げた半導体集積回路装置に限定されず、様々な半導体集積回路装置に適用できる。
第1の実施の形態に係る半導体集積回路装置の回路構成図である。 第2の実施の形態に係る半導体集積回路装置の回路構成図である。
符号の説明
10、10a 半導体集積回路装置
12 電源端子
14 グランド端子
16 負電源端子
18 電源配線
20 グランド配線
22 電流源
24 クロックジェネレータ
301〜30f 回路

Claims (7)

  1. 一端が電源に接続される電源配線と、
    一端がグランドに接続されるグランド配線と、
    前記電源配線及び前記グランド配線の間に並列接続された複数の回路と、を備えた半導体集積回路装置であって、
    前記グランド配線の他端を、負電源に接続された状態で所定の電流を発生する電流発生部に接続した半導体集積回路装置。
  2. 一端が電源に接続される電源配線と、
    一端がグランドに接続されるグランド配線と、
    前記電源配線及び前記グランド配線の間に並列接続された複数の回路と、
    一端が前記グランド配線の他端に接続され、かつ他端が負電源に接続された状態で所定の電流を発生する電流発生部と、
    を含む半導体集積回路装置。
  3. 一端が電源に接続される電源配線と、
    一端がグランドに接続されるグランド配線と、
    前記電源配線及び前記グランド配線の間に並列接続された複数の回路と、
    負電源と、
    一端がグランド配線に接続されると共に所定の電流を発生するように他端が前記負電源に接続された電流発生部と、
    を含む半導体集積回路装置。
  4. 前記電流発生部を、前記グランド配線にグランド電位を供給する部位から最も離れた配線部分に設けた請求項1乃至請求項3のいずれか1項記載の半導体集積回路装置。
  5. 前記電流発生部は、電流源若しくは所定の電流を消費して動作する動作回路のいずれか一方である請求項1乃至請求項4のいずれか1項記載の半導体集積回路装置。
  6. 前記所定の電流を消費して動作する動作回路は、クロック信号を出力するクロックジェネレータである請求項5記載の半導体集積回路装置。
  7. 前記クロックジェネレータには、前記出力したクロック信号のレベルを変換し前記複数の回路に供給するレベルシフタが接続されている請求項6記載の半導体集積回路装置。
JP2003382455A 2003-11-12 2003-11-12 半導体集積回路装置 Expired - Fee Related JP3938917B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2003382455A JP3938917B2 (ja) 2003-11-12 2003-11-12 半導体集積回路装置
US10/785,181 US7202575B2 (en) 2003-11-12 2004-02-25 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003382455A JP3938917B2 (ja) 2003-11-12 2003-11-12 半導体集積回路装置

Publications (2)

Publication Number Publication Date
JP2005150215A true JP2005150215A (ja) 2005-06-09
JP3938917B2 JP3938917B2 (ja) 2007-06-27

Family

ID=34544694

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003382455A Expired - Fee Related JP3938917B2 (ja) 2003-11-12 2003-11-12 半導体集積回路装置

Country Status (2)

Country Link
US (1) US7202575B2 (ja)
JP (1) JP3938917B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061343A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 駆動装置、及び表示装置
JP2013258266A (ja) * 2012-06-12 2013-12-26 Fujitsu Semiconductor Ltd 半導体装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03283460A (ja) 1990-03-30 1991-12-13 Toshiba Corp 半導体装置
JPH05315544A (ja) 1991-01-14 1993-11-26 Matsushita Electron Corp 半導体集積回路装置
US6288613B1 (en) * 2000-06-15 2001-09-11 Nortel Networks Limited Bias circuits for depletion mode field effect transistors
JP4582962B2 (ja) 2001-06-08 2010-11-17 富士通セミコンダクター株式会社 電源網解析方法、電源網解析方法を実行するコンピュータプログラム、記録媒体、及び電源網解析装置
JP2003124793A (ja) 2001-10-10 2003-04-25 Toshiba Microelectronics Corp 半導体集積回路
EP1381153B1 (en) * 2002-07-12 2005-09-14 Alcatel Multiplexer input circuit with DLL phase detector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011061343A (ja) * 2009-09-08 2011-03-24 Renesas Electronics Corp 駆動装置、及び表示装置
JP2013258266A (ja) * 2012-06-12 2013-12-26 Fujitsu Semiconductor Ltd 半導体装置

Also Published As

Publication number Publication date
US7202575B2 (en) 2007-04-10
JP3938917B2 (ja) 2007-06-27
US20050099742A1 (en) 2005-05-12

Similar Documents

Publication Publication Date Title
JP5158076B2 (ja) 半導体装置およびバイアス生成回路
JP2009534832A (ja) 多電圧チップのためのパワーokの伝達
JP2008005000A (ja) 低電圧検知リセット回路
US20170300077A1 (en) Power management circuit and associated power management method
JP2008072045A (ja) 半導体集積回路
JP5301262B2 (ja) 半導体装置、及び動作モ−ド切換方法
JP3938917B2 (ja) 半導体集積回路装置
US7369449B2 (en) Semiconductor integrated circuit and data output method
JP5018464B2 (ja) 半導体集積回路装置及び半導体集積回路装置の試験方法
JP2006229622A (ja) 負荷変動補償回路、電子デバイス、試験装置、及びタイミング発生回路
WO2010092636A1 (ja) 半導体集積回路
JP2007027401A (ja) 半導体装置
JP2009141396A (ja) ハザード対策回路、出力回路および半導体装置
JP2010003751A (ja) 集積回路の内部状態検出回路及び集積回路
JP5262082B2 (ja) 半導体集積回路
JP2006332897A (ja) 半導体集積回路
JP2006352230A (ja) 電圧固定用回路
JP2006261458A (ja) クロックツリー安定化装置、および半導体装置
JP2007335486A (ja) 半導体集積回路
JP2004304475A (ja) トレラント入力回路
JP2008305925A (ja) 半導体装置
JP2005197478A (ja) 信号出力回路及び半導体装置
JP2006339521A (ja) 半導体集積回路
JP2006084314A (ja) 半導体集積回路
JP2006093393A (ja) 半導体集積回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060125

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070320

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070326

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100406

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees