JP2008305925A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2008305925A JP2008305925A JP2007150846A JP2007150846A JP2008305925A JP 2008305925 A JP2008305925 A JP 2008305925A JP 2007150846 A JP2007150846 A JP 2007150846A JP 2007150846 A JP2007150846 A JP 2007150846A JP 2008305925 A JP2008305925 A JP 2008305925A
- Authority
- JP
- Japan
- Prior art keywords
- core unit
- circuit
- lsi core
- converter
- lsi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】クリティカルパスの性能を維持しつつ低消費電力化をはかることができる半導体装置を実現する。
【解決手段】本発明の半導体装置は、ロジック回路やメモリで構成されるLSIコア部12と、LSIコア部12へ電源を供給するDC-DCコンバータ15と、LSIコア部12におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路13と、レプリカ回路13の特性を判定し、当該判定結果に基づいて、LSIコア部12のクリティカルパスに見合うようにDC-DCコンバータ15の出力電圧値VDD-LPを制御する制御信号を生成し、DC-DCコンバータ15へ出力する判定回路14を有する。
【選択図】図1
【解決手段】本発明の半導体装置は、ロジック回路やメモリで構成されるLSIコア部12と、LSIコア部12へ電源を供給するDC-DCコンバータ15と、LSIコア部12におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路13と、レプリカ回路13の特性を判定し、当該判定結果に基づいて、LSIコア部12のクリティカルパスに見合うようにDC-DCコンバータ15の出力電圧値VDD-LPを制御する制御信号を生成し、DC-DCコンバータ15へ出力する判定回路14を有する。
【選択図】図1
Description
本発明は、低消費電力を必要とする半導体装置に係わり、特に、大規模なシステムLSIや携帯用のシステムLSI等の半導体装置に関する。
携帯用システムLSIのシステム規模は高機能化により近年拡大し、電池駆動のための低消費電力化設計が必要になっている。また、大規模でかつ高速動作のハイエンドのシステムLSI製品においてもトータルの電力が大きくなりすぎて、パッケージや信頼性対応のためにも、低消費電力化設計が必要になっている。近年の設計技術としては、(1)ゲーテッドクロックと呼ばれる必要な時以外はクロックをとめてシステムとしての動作を停止させ低消費電力をはかる技術(例えば、「特許文献1」を参照。)、(2)Block毎に電源を遮断して電力を制御する技術、(3)周波数や電圧の値を動作モードの状況に応じて制御する技術などがあり、実製品への適用が検討されている。
しかしながら、これら従来の設計技術は技術的な難易度が高く、実製品での低消費電力化は容易ではないという問題があった。また、これらの技術を駆使して低消費電力化を図っても、例えば、携帯用システムLSIなどの半導体装置では、製品によっては必ずしも十分ではないという問題があった。今後、システムLSIが大規模化の一途をたどることは明らかで、低消費電力化の技術はますます重要になっていくと考えられる。
特開2005−293372号公報
本発明は、クリティカルパスの性能を維持しつつ低消費電力化をはかることができる半導体装置を提供する。
本発明の一態様によれば、ロジック回路やメモリで構成されるLSIコア部と、前記LSIコア部へ電源を供給するDC-DCコンバータと、前記LSIコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記クリティカルパスに見合うように前記DC-DCコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記DC-DCコンバータへ出力する判定手段を有することを特徴とする半導体装置が提供される。
また、本発明の別の一態様によれば、ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるLSIコア部と、前記LSIコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記クリティカルパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置が提供される。
さらに、本発明の別の一態様によれば、ロジック回路やメモリで構成されるLSIコア部と、前記LSIコア部へ電源を供給するDC-DCコンバータと、前記LSIコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記ワーストパスに見合うように前記DC-DCコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記DC-DCコンバータへ出力する判定手段を有することを特徴とする半導体装置が提供される。
さらに、本発明の別の一態様によれば、ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるLSIコア部と、前記LSIコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記ワーストパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置が提供される。
本発明によれば、クリティカルパスの動作性能を自己判定して電源電圧にフイードバックをかけるので、クリティカルパスの性能を維持しつつ低消費電力化をはかることができる。
以下、図面を参照しながら、本発明の実施例を説明する。
図1は、本発明の実施例1に係わる半導体装置を示す回路ブロック図である。ここでは、主に、クリティカルパス回路11を有するLSIコア部12とその電源電圧制御にかかわる部分を示した。
本発明の実施例1に係わる半導体装置は、クリティカルパス回路11を有するLSIコア部12、クリティカルパス回路11のレプリカ回路13、レプリカ回路13の電気的特性を判定する判定回路14、LSIコア部12へ電源電圧VDD-LPを供給するDC-DCコンバータ15、およびチップ周辺回路部16とアナログ回路部17を備えている。
チップ周辺回路部16には周辺電源VDD-I/0およびGND-I/0が外部から供給され、アナログ回路部17にはアナログ電源VDD-AおよびGND-Aが外部から供給され、DC-DCコンバータ15には専用の電源VDDおよびGNDが外部から供給されている。
DC-DCコンバータ15の出力は内部電源VDD-LPとしてクリティカルパス回路11、LSIコア部12、レプリカ回路13、および判定回路14へ供給されている。レプリカ回路13の出力は判定回路14へ入力され、判定回路14の出力はDC-DCコンバータ15へ入力されている。
LSIコア部12は、ロジック回路やメモリで構成され、DC-DCコンバータ15によって電源電圧VDD-LPが供給されている。
クリティカルパス回路11は、製造される半導体装置の素子特性に依存して動作速度などの電気的特性がクリティカルになるLSIコア部12の回路である。
レプリカ回路13は、LSIコア部12にあるクリティカルパス回路11の電気的な特性を具現化した模擬回路であり、製造される半導体装置の素子特性に依存して、動作速度などの電気的特性がクリティカルパス回路11と同等になるよう構成されている。
判定回路14は、レプリカ回路13からの出力を受けて、所望の動作速度などが半導体装置の仕様を満たしているかどうかなどの動作特性を判定する。そして、その判定結果に基づいて、クリティカルパス回路11の動作能力を損なわない範囲でVDD-LPの電圧を低くする制御信号を生成し、DC-DCコンバータ15へ出力する。
DC-DCコンバータ15は、判定回路14の出力を受けて外部から供給されるVDDをVDD-LPに変換してLSIコア部12へ供給する。
チップ周辺回路部16は、外部インターフェースなどの回路で構成され、インターフェース用の周辺電源VDD-I/Oが供給されている。
アナログ回路部17は、アナログ動作する回路で構成され、LSIコア部12やチップ周辺回路部16などのデジタル回路との干渉を避けるためアナログ電源VDD-Aが供給されている。
このような構成でレプリカ回路13および判定回路14によりDC-DCコンバータ15を制御し、VDD-LPをLSIコア部12の動作能力に見合った電圧とすることで、半導体装置の性能を維持しつつ低消費電力化をはかっている。
すなわち、例えば、チップ内の素子が規定の寸法で製造され、回路閾値も規定の値となっており、温度も最悪の状態でなく、供給される外部からの電源電圧VDDも最悪でない場合には、クリティカルパス回路11の動作能力は充分に仕様をクリアした数値となるはずである。
したがって、判定回路14はLSIコア部12に供給される電源電圧VDD-LPをもっと低電圧にするような制御信号を出力し、それを受けてDC-DCコンバータ15がLSIコア部12への供給電圧を低下させる。
上記実施例1によれば、クリティカルパス回路11の動作性能をレプリカ回路13および判定回路14によって自己判定し、電源電圧VDD-LPにフイードバックをかけるので、クリティカルパス回路11の性能を維持しつつLSIコア部12の低消費電力化をはかることができる。
上述の実施例1では、DC-DCコンバータ15が半導体装置に内蔵されるとしたが、本発明はこれに限られるものではなく、例えば図2に示したように、外部のDC-DCコンバータ15からLSIコア部12へVDD-LPを供給するようにし、判定回路14の出力で外部のDC-DCコンバータ15を制御するように構成することもできる。
図3は、本発明の実施例2に係わる半導体装置を示す回路ブロック図である。ここでは、主に、クリティカルパス回路21aおよび21bを有するLSIコア部22とその電源電圧制御にかかわる部分を示した。
本発明の実施例2に係わる半導体装置は、クリティカルパス回路21aおよび21bを有するLSIコア部22、クリティカルパス回路21aおよび21bの合成回路23、クリティカルパス回路21aおよび21bの電気的特性を判定する判定回路24、LSIコア部22へ電源電圧VDD-LPを供給するDC-DCコンバータ25、およびチップ周辺回路部26とアナログ回路部27を備えている。
チップ周辺回路部26には周辺電源VDD-I/0およびGND-I/0が外部から供給され、アナログ回路部27にはアナログ電源VDD-AおよびGND-Aが外部から供給され、DC-DCコンバータ25には専用の電源VDDおよびGNDが外部から供給されている。
DC-DCコンバータ25の出力は内部電源VDD-LPとしてクリティカルパス回路21aおよび21b、LSIコア部22、合成回路23、および判定回路24へ供給されている。クリティカルパス回路21aの出力は合成回路23の第1の入力へ入力され、クリティカルパス回路21bの出力は合成回路23の第2の入力へ入力され、合成回路23の出力は判定回路24へ入力され、判定回路24の出力はDC-DCコンバータ25へ入力されている。
合成回路23とその判定にかかわる部分を除いて各部の構成、機能、および動作は実施例1と同様であるので、詳しい説明は省略する。
クリティカルパス回路21aおよび21bでは、LSIコア部22にあるワーストパスとなりうるクリティカルパスをメインの信号の流れとは分岐させて引き出し、合成回路23へ入力している。
合成回路23は、クリティカルパス回路21aおよび21bからの出力を取りまとめ、これらの中からこのチップのワーストパスを選択しその結果を判定回路24へ出力する。
判定回路24は、合成回路23からの出力を受けて、所望の動作速度などが半導体装置の仕様を満たしているかどうかなどの動作特性を判定する。そして、その判定結果に基づいて、クリティカルパス回路21aおよび21bの動作能力を損なわない範囲でVDD-LPの電圧を低くする制御信号を生成し、DC-DCコンバータ25へ出力する。
DC-DCコンバータ25は、判定回路24の出力を受けて外部から供給されるVDDをVDD-LPに変換してLSIコア部22へ供給する。
このような構成で合成回路23および判定回路24によりDC-DCコンバータ25を制御し、VDD-LPをLSIコア部22の動作能力に見合った電圧とすることで、半導体装置の性能を維持しつつ低消費電力化をはかっている。
上記実施例2によれば、クリティカルパス回路21aおよび21bの動作性能を合成回路23および判定回路24によって自己判定し、電源電圧VDD-LPにフイードバックをかけるので、クリティカルパス回路21aおよび21bの性能を維持しつつLSIコア部22の低消費電力化をはかることができる。
上述の実施例2では、クリティカルパス回路は2つであるとしたが、本発明はこれに限られるものではなく、LSIコア部22の動作性能を左右する可能性があるクリティカルパスであれば、原理的にはいくつでも適用可能である。
また、上述の実施例2では、DC-DCコンバータ25が半導体装置に内蔵されるとしたが、本発明はこれに限られるものではなく、例えば図4に示したように、外部のDC-DCコンバータ25からLSIコア部22へVDD-LPを供給するようにし、判定回路24の出力で外部のDC-DCコンバータ25を制御するように構成することもできる。
11、21a、21b クリティカルパス回路
12、22 LSIコア部
13 レプリカ回路
14、24 判定回路
15、25 DC-DCコンバータ
16、26 チップ周辺回路部
17、27 アナログ回路部
23 合成回路
12、22 LSIコア部
13 レプリカ回路
14、24 判定回路
15、25 DC-DCコンバータ
16、26 チップ周辺回路部
17、27 アナログ回路部
23 合成回路
Claims (4)
- ロジック回路やメモリで構成されるLSIコア部と、
前記LSIコア部へ電源を供給するDC-DCコンバータと、
前記LSIコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、
前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記クリティカルパスに見合うように前記DC-DCコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記DC-DCコンバータへ出力する判定手段を有することを特徴とする半導体装置。 - ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるLSIコア部と、
前記LSIコア部におけるクリティカルパスの電気的な特性を再現するためのレプリカ回路と、
前記レプリカ回路の前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記クリティカルパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置。 - ロジック回路やメモリで構成されるLSIコア部と、
前記LSIコア部へ電源を供給するDC-DCコンバータと、
前記LSIコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、
前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記ワーストパスに見合うように前記DC-DCコンバータの出力電圧値を制御する制御信号を生成し、前記制御信号を前記DC-DCコンバータへ出力する判定手段を有することを特徴とする半導体装置。 - ロジック回路やメモリで構成され、独立して外部から専用の電源が供給されるLSIコア部と、
前記LSIコア部における複数のクリティカルパスからの出力を受けて、前記複数のクリティカルパスの中からワーストパスを抽出し、当該ワーストパスの電気的な特性を出力する合成手段と、
前記合成手段からの前記特性を判定し、当該判定結果に基づいて、前記LSIコア部の前記ワーストパスに見合うように前記専用の電源を制御する制御信号を生成する判定手段を有することを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150846A JP2008305925A (ja) | 2007-06-06 | 2007-06-06 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007150846A JP2008305925A (ja) | 2007-06-06 | 2007-06-06 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008305925A true JP2008305925A (ja) | 2008-12-18 |
Family
ID=40234386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007150846A Withdrawn JP2008305925A (ja) | 2007-06-06 | 2007-06-06 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008305925A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8598944B2 (en) | 2012-02-10 | 2013-12-03 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit deciding a power-supply voltage based on a delay test |
-
2007
- 2007-06-06 JP JP2007150846A patent/JP2008305925A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8598944B2 (en) | 2012-02-10 | 2013-12-03 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit deciding a power-supply voltage based on a delay test |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009200739A (ja) | 半導体集積回路 | |
US7315478B2 (en) | Internal voltage generator for a semiconductor memory device | |
JP4450279B2 (ja) | 半導体集積回路装置 | |
JP2003324158A (ja) | 半導体集積回路装置 | |
KR100826649B1 (ko) | 딥 파워다운 모드 제어 회로 | |
JP2010045483A (ja) | クロックゲーティング回路 | |
KR101740223B1 (ko) | 반도체 소자에서 전류 누설 감소 방법 | |
JPWO2008114416A1 (ja) | 電源電圧調整装置、記録媒体および電源電圧調整方法 | |
JP5568573B2 (ja) | メモリデバイス内の漏洩電流の低減 | |
TW201837653A (zh) | 伴隨活躍的負載的功率多工 | |
US20070080730A1 (en) | System and method for controlling signal transitions | |
JP2019516280A (ja) | 電力効率のよい電圧レベルトランスレータ回路 | |
JP2009016776A (ja) | 半導体集積回路 | |
US7847441B2 (en) | Semiconductor integrated circuit | |
US8347030B2 (en) | Digital component power savings in a host device and method | |
JP2008507117A (ja) | 性能パラメータの2値制御のための制御方式 | |
JP4020680B2 (ja) | 半導体集積回路 | |
JP2008305925A (ja) | 半導体装置 | |
JP2006229936A (ja) | マルチパワーで動作するチップ及びそれを有するシステム | |
US20090200875A1 (en) | Apparatus for supporting design of semiconductor integrated circuit device and method for designing semiconductor integrated circuit device | |
US6646473B1 (en) | Multiple supply voltage dynamic logic | |
JP2009110568A (ja) | 半導体装置及びそのタイミング制御方法 | |
US8199600B2 (en) | Voltage generator for peripheral circuit | |
JP2008198756A (ja) | 半導体装置、その回路設計システム及びその回路設計方法 | |
JP2011155351A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100907 |