JP2009534832A - 多電圧チップのためのパワーokの伝達 - Google Patents

多電圧チップのためのパワーokの伝達 Download PDF

Info

Publication number
JP2009534832A
JP2009534832A JP2009506487A JP2009506487A JP2009534832A JP 2009534832 A JP2009534832 A JP 2009534832A JP 2009506487 A JP2009506487 A JP 2009506487A JP 2009506487 A JP2009506487 A JP 2009506487A JP 2009534832 A JP2009534832 A JP 2009534832A
Authority
JP
Japan
Prior art keywords
power
signal
domain
power domain
domains
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009506487A
Other languages
English (en)
Other versions
JP5231393B2 (ja
Inventor
サールズ ショーン
シー. ジョンソン スコット
アイ. チャン グレース
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Publication of JP2009534832A publication Critical patent/JP2009534832A/ja
Application granted granted Critical
Publication of JP5231393B2 publication Critical patent/JP5231393B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/28Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/08Three-wire systems; Systems having more than three wires
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02JCIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10Parallel operation of dc sources

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Electronic Switches (AREA)

Abstract

集積回路(IC)の電力投入のための方法および装置。ICは、それぞれが、複数の電力源の1つから電力を受け取るために接続された複数のパワードメインを有する。各パワードメインは、電力検知ユニットを有する。複数のパワードメインのうちの第1のパワードメインの電力検知ユニットは、上流パワードメインから第1の電力ok信号を受け取るために接続されており、第2のパワードメインに供給される第2の電力ok信号をアサートするように構成されている。第2のパワードメインの電力検知ユニットは、第1のパワードメインにおいて電圧の存在を検出するため、および第1の電力ok信号を受け取るために接続されている。第2のパワードメインの電力検知ユニットが、第1のパワードメインにおける電力の存在を検知し、かつ第2の電力ok信号を受け取ると、第3の電力ok信号がアサートされる。

Description

本発明は、電子システムに関し、より詳細には、これらのシステムの適切な電力投入(powering up)を保証するためのシステムに関する。
一部の集積回路は、1つの電力源から電力を受け取るが、集積回路(IC)の中には、複数の電力源から電力を受け取ることができるものもある。多くの場合、ICは、ドライバ、受信器、コア回路、フェーズロックドループ(PLL)などのさまざまなタイプの回路のために、異なる所要電圧および/または所要電流を有する。
1つの電力源のみから電力を受け取るICの電力投入は、比較的簡単な処理のことがある。しかし、複数の電力源がICに電力を供給している場合、電力投入を行うには、所定のシーケンスでさまざまな回路に電力を印加する必要がある。適切なシーケンスで電力を印加できなければ、ICのさまざまな個々の回路の破損または破壊につながることがある。
回路の破損が懸念されない場合であっても、適切なシーケンスでICに電力を印加できなければ、ICが正常に機能できなくなることもある。多くのタイプのIC(マイクロプロセッサなど)は、目的の機能を実行できる前に、リセット状態に移行し、初期化シーケンスを実行する必要がある。初期化シーケンスでは、ICのあるユニットが、異なる電力源から電力を受け取るほかのユニットと情報を交換することがある。情報交換に関わっているユニットの1つが、完全に電力投入されない場合、情報の交換が行われず、ICが正常に初期化されない。
集積回路(IC)の電力投入のための方法および装置が開示される。一実施形態では、ICは、それぞれが、複数の電力源の1つから電力を受け取るために接続された複数のパワードメインを有する。各パワードメインは、電力検知ユニットを有する。複数のパワードメインのうちの第1のパワードメインの電力検知ユニットは、上流パワードメインから第1の電力ok信号を受け取るために接続されており、第2のパワードメインに(第1のパワードメインから下流に)供給される第2の電力ok信号をアサートするように構成されている。第2のパワードメインの電力検知ユニットは、第1のパワードメインにおいて電圧の存在を検出するために接続され、第1の電力ok信号を受け取るために更に接続されている。第2のパワードメインの電力検知ユニットが、第1のパワードメインにおける電力の存在を検知し、かつ(第1のパワードメインから発信された)第2の電力ok信号を受け取った場合、第3の電力ok信号がアサートされる。この第3の電力ok信号は下流パワードメインが受け取りうる。
一実施形態では、各電力源は、ほかの電力源と異なる電圧で電力を供給する。パワードメインのそれぞれは、複数の電力源の1つに関連付けられていてもよく、他のパワードメインが受け取る電力に対して重複のない電圧で電力を受け取りうる。さまざまなパワードメインの電力検知ユニットは、デイジーチェーントポロジに相互接続されうる。電力検知ユニットのそれぞれは、(デイジーチェーントポロジによって定義されるように)上流から電力ok信号を受け取るために接続されており、更に上流パワードメインにおける電力の存在を検出するように構成されている。デイジーチェーンの第1のパワードメインの電力検知ユニットがその電力源に直接接続されてもよく、一部実施形態では、電力源から受け取る電力が、電力ok信号としても兼用されてもよい点に留意すべきである。所定のパワードメインの電力検知ユニットによって上流電力が検出されない場合には、下流電力ok信号(すなわち、下流パワードメインの電力検知ユニットに供給される電力ok信号)がアサートされない。この所定のパワードメインの電力検知ユニットが、上流パワードメインにおける電力を検出すると、下流電力ok信号の状態は、上流電力ok信号(すなわち上流パワードメインの電力検知ユニットによってアサートされる電力ok信号)の状態に従う。
各種実施形態においては、電力検知ユニットを実装するために、異なるタイプのレベルシフティング回路が使用されてもよい。レベルシフティング回路を使用することにより、所定のパワードメインの電力検知ユニットは、上流電力と、受信した上流電力ok信号がアサートされていることの検出に基づき、自身の電力を使用して下流電力ok信号をアサートできるようになる。更に、対応するドメインの電力を使用するにはそれぞれの電力検知ユニットが必要となるため、そのドメインが要求する電力を受け取らなかった場合に、電力ok信号が誤ってアサートされないことが保証される。
以下の詳細な説明を読み、添付図面を参照することにより、本発明の他の態様が明らかになるであろう。
本発明は、さまざまに変形されたり、代替形態を取り得るが、その特定の実施形態が、例として図面に図示され、かつ本明細書に詳細に記載される。しかし、図面およびその説明は、本発明を開示された特定の形態に限定するようには意図されてはおらず、逆に、本発明は、添付の特許請求の範囲によって規定される本発明の趣旨および範囲内に入るあらゆる変更、均等物、および代替物を網羅するものであることが理解されるべきである。
図1Aを参照すると、複数のパワードメインを有する集積回路(IC)の一実施形態の図面が示される。本実施形態は説明を目的として示されており、特定の集積回路のレイアウトを意味することを意図するものではない点に留意すべきである。一般に、ここに記載の方法および装置の各種実施形態は、(電気的な要件に関して)複数の異なる電力源を必要とするICの広範なレイアウトに適用することができる。
この特定の実施形態では、IC10は5つの別個のパワードメインを有し、その各々は、他のパワードメインに対して異なる電圧で電力を要求する。「パワードメイン」とは、同じ所要電力を有し、このため共通の電力源を共有している回路または回路群であると定義することができる。より詳細には、「パワードメイン」とは、同一電圧で動作する回路または回路群であると定義することができる。このため、図中の実施形態では、パワードメイン#1は3.3ボルトで電力を受け取り、パワードメイン#2は1.2ボルトで電力を受け取り、パワードメイン#3は0.9ボルトで電力を受け取り、パワードメイン#4は1.8ボルトで電力を受け取り、パワードメイン#5は2.5ボルトで電力を受け取る。パワードメインの数が増減するICの実施形態や、ここに記載するものとは異なる電圧で電力を受け取るICの実施形態も可能であり、考察される点に留意すべきである。
本実施形態に示されるパワードメインのそれぞれに、電力検知ユニット100が存在する。一般に、電力検知ユニットは、上流の電力源から電力と、上流電力ok信号を受け取るように接続されている。次に、電力検知ユニットは、所定のパワードメインで使用するためと、かつ下流の電力検知ユニットへの入力として電力ok信号を生成しうる。本開示のために、「上流パワードメイン」とは、電力検知ユニット100が電力ok信号を受け取るパワードメインであると定義することができ、「下流パワードメイン」とは、電力検知ユニットが電力ok信号を供給するパワードメインであると定義することができる。例えば、パワードメイン#2は、パワードメイン#1の電力検知ユニット100から電力ok信号を受け取るように接続されているため、パワードメイン#1は、パワードメイン#2からみて上流であると考えることができる。パワードメイン#3は、パワードメイン#2から電力ok信号を受け取るため、パワードメイン#3は、パワードメイン#2からみて下流であると考えることができる。
図の実施形態では、パワードメイン#1の電力検知ユニット100は、ICの各外部電力源が作動していることを示す電力ok信号(power_ok_ext)を受け取るように接続されている。外部電力ok信号がIC10に供給されない別の実施形態も可能であり、考察される。3.3ボルトの電力と共に、3.3ボルトの電力源から供給されうる電力ok信号を受け取ると、パワードメイン#1の電力検知ユニット100は、電力ok信号をアサートし、パワードメイン#2の電力検知ユニット100がこれを受け取る。パワードメイン#2の電力検知ユニット100は、上流から電力ok信号を受け取るほかに、パワードメイン#1における電力の存在を検出するように接続されている。パワードメイン#2の電力検知ユニット100は、上流パワードメインにおける電力を検出し、かつ電力ok信号を受け取ると、電力ok信号をアサートし、これが下流パワードメイン(パワードメイン#3)の電力検知ユニットに供給されうる。
上記のように、所定のパワードメインの各電力検知ユニット100は、電力を検出し、かつ上流パワードメインから電力ok信号を受け取るように接続されうる。最下流パワードメイン(本例ではパワードメイン#5)を除き、各電力検知ユニットは、下流パワードメインの電力検知ユニットに供給されうる電力ok信号をアサートしうる。図の実施形態では、パワードメイン5の電力検知ユニット100は、パワードメイン#4における電力を検出すると、電力okをアサートするように構成されており、自身の電力検知ユニットによって供給されうるアサートされた電力ok信号を受け取る。しかし、これよりも下流のパワードメインは存在しない。この場合、パワードメイン#5の電力検知ユニット100は、IC10の外部に伝達される電力ok(power_ok_all)信号を供給するように構成される。これは、IC10が実装されている電子システム内の他の構成要素に対して、IC10が完全に電力投入されていることを通知するのに有用となりうる。また、電力検知ユニットは(あるいは代役として)、IC10の他の部分に電力ok信号を供給し、ICの他の部分は、この電力ok信号を受け取るまでリセット状態に保持されうる。最下流パワードメインの電力検知ユニット100から電力ok信号を受け取ると、IC10は、そのリセット状態から抜け出し、必要な初期化ルーチンを開始することが可能となりうる。電力ok信号が最下流パワードメインを越えて供給されない実施形態も可能であり、考察される。
図1Bおよび1Cは、IC10の別の実施形態を示す。図1Bに示した実施形態は、power_ok_ext信号が、パワードメイン#3の電力検知ユニット100に供給され、パワードメイン#1が最下流パワードメインである点を除いて、図1Aの実施形態と同様である。一般に、特定のICの実施形態の電力供給シーケンスの要件に従って、どのパワードメインが最上流パワードメインまたは最下流パワードメインに接続されてもよい。
図1Cは、IC10の別の代替実施形態を示す。わかりやすくするために、この図面に示される電力検知ユニットは、スニファ回路(それぞれ「SN」と標記されている)と、レベルシフタ(それぞれ「LS」と標記されている)に分けられている。この特定の実施形態では、外部電力源ok信号がIC10に供給されない。これに代わり、パワードメイン#1のスニファ回路およびレベルシフタの1つが、パワードメイン#3からの電力(すなわち1.8ボルト)に接続されており、この電力が入力信号として受信される(これらの回路のための動作電力は、自身のドメイン内から受け取る)。パワードメイン#1のスニファ回路は、ドメイン内のレベルシフタの両方に「sane(正常)」信号を供給するように接続されている。これらのレベルシフタのうちの第1のレベルシフタは、第1の電力ok信号(powerok_internal_1)をアサートするように構成され、これらのレベルシフタの第2のレベルシフタは、第2の電力ok信号(qualified_powerok_1)をアサートするように構成されている。それぞれのレベルシフタが、1.8Vの電力を入力として受け取ると共に、スニファ回路からアサートされた「sane」信号を受け取ると、これらの電力ok信号のうちの第2の電力ok信号がアサートされる。パワードメイン#2のレベルシフタは、qualified_powerok_1信号を受け取るように接続されている。この信号と、パワードメイン#2のスニファ回路から「sane」信号を受け取ると、レベルシフタ#2は、別の電力ok信号(qualified_powerok_2)をアサートする。この電力ok信号は、パワードメイン#3のレベルシフタによって受信されうる。このレベルシフタは、この電力ok信号と、パワードメイン#3のスニファ回路から「sane」信号を受け取ると、powerok_internal_3信号をアサートするように構成されている。powerok_internal_3信号は、パワードメイン#1のうちのもう一方のレベルシフタによって受信され、これによって、最終的には、パワードメイン#2においてpowerok_internal_2信号がアサートされうる。powerok_internal_2信号がアサートされている場合、各パワードメインが正常に電力投入され、各ドメインにおいて電力が安定している(すなわちsane(正常)である)ことが示される。powerok_internal_2は、一部の実施形態において、IC10の1つ以上のパワードメインをリセット状態から解放するために使用されてもよい。これが使用されないには、これらのパワードメインは、各パワードメインが、電力と共に、対応する上流ドメインが電力を受け取ったことを示す確認情報(confirmation)を受け取るまで、リセット状態に保持されたままとなる。一部の実施形態では、全ての電力ok信号がアサートされるまで、IC10全体がリセット状態に保持されてもよい。
上記の各種実施形態の電力検知ユニットのそれぞれは、図1Cに示すように、少なくとも1つのレベルシフタ回路を備え、スニファ回路も備えうる。一部の実施形態は複数のレベルシフタを備えるものもあるが、場合によっては(図1Cに示すパワードメイン#3のように)、これらのレベルシフタの第2のレベルシフタは冗長であり、このため不要となりうる。電力検知ユニットに関する更に詳しい追加の詳細と、これらを実装するために使用される回路の実施形態について、以下に更に詳述する。
また、図1A〜1Cに示したものとは異なるトポロジを使用して実装される実施形態も可能であり、考察される点に留意すべきである。例えば、「分岐」型トポロジが実装される実施形態が可能であり、考察され、この場合、第1のパワードメインの第1の電力検知ユニットが、2つ以上の下流の電力検知ユニットにok信号を供給する。また、これらの下流の電力検知ユニットは、上流パワードメイン(すなわちこの例では第1のパワードメイン)における電力の存在も検知するようにも接続されうる。一般に、トポロジは、ICの所望の電力投入シーケンスを実装するための適切なトポロジであればどのようなものであってもよい。更に、ここに記載する方法および装置の各種実施形態は、どのような数のパワードメインを有するICにも拡張することができる。
次に図2を参照すると、電力検知ユニットのデイジーチェーンの一実施形態を示す図面が示される。図の実施形態では4つのパワードメインが示されている。各パワードメインは電力検知ユニット100を備え、これらの電力検知ユニットが直列に相互接続されている。ここには4つのパワードメインが示されているが、パワードメインの数は増減してもよい。更に、追加のパワードメインが、パワードメイン0の前に存在していても(すなわち、パワードメイン#0が、上流パワードメインから自身のpwrok入力で信号を受け取りうる)、パワードメイン#3の後に存在していてもよい(すなわち、pwrok出力によって供給される信号が、別のパワードメインの下流の電力検知ユニットに供給される)。また、ここに示す4つのパワードメインが、特定のIC実施形態の全パワードメインを構成していることも考察される。
上で説明したように、各パワードメインの電力検知ユニット100は、直列に相互接続されている。パワードメイン#1の電力検知ユニット100は、パワードメイン0の電力検知ユニットのpwrok出力に接続されたpwrok入力を有する。パワードメイン#2の電力検知ユニット100は、パワードメイン1の電力検知ユニットに同様に接続され、パワードメイン#3の電力検知ユニット100は、パワードメイン#2の電力検知ユニットに同様に接続されている。
また、各電力検知ユニット100は、自身の各pwr入力において、前の上流パワードメインから電力を受け取るように接続されている。更に、各電力検知ユニット100は、自身のパワードメインからも電力を受け取りうる。更に詳細に後述するように、各種実施形態では、電力検知ユニット100のそれぞれがレベルシフティング回路として実装されうる。
本実施形態に示す電力検知ユニット100のそれぞれは、pwrokと標記した入力と、pwrokと標記した出力を有する。本開示のために、電力検知ユニット100のpwrok出力にアサートされる信号を「下流電力ok信号」と呼び、電力検知ユニット100のpwrok入力で受信される信号を「上流電力ok信号」と称する。
図の実施形態では、所定のパワードメインの電力検知ユニット100が、下流電力ok信号をアサートするためには、3つの条件が満たされている必要がある。これらの第1の条件は、電力検知ユニット100が、自身のpwrok入力において、上流電力ok信号を受け取っていなければならないという点である。この条件は、最上流パワードメインの電力検知ユニットには該当せず、この条件に代わり、関連する電力源から電力を受け取るだけでよい点に留意すべきである。第2の条件は、前の上流パワードメインにおける電力が、電力検知ユニットのpwr入力で検知されていなければならないという点である。第3の条件は、電力検知ユニット100が、自身のパワードメインが要求する電力を受け取っていなければならないという点である。これらの各条件が満たされた場合、電力検知ユニット100は、下流電力ok信号をアサートし、これが、次の下流パワードメイン(存在する場合)の電力検知ユニット100と、電力検知ユニットが自身の電力を受け取っているパワードメイン全体に供給される。
一般に、任意の電力検知ユニット100が、自身のパワードメイン内で電力を受け取ると共に、上流パワードメインにおける電力の存在を検出する場合、下流電力ok信号の状態は、受信された上流電力ok信号の状態に従う。上流パワードメインにおいて電力が検出されているが、上流電力ok信号が受信されない場合、下流電力ok信号はアサートされない。上流電力が検出され、上流電力ok信号が受信される場合、電力検知ユニット100は、これらの条件の両方が満足されたことを受けて、下流電力ok信号をアサートする。電力検知ユニット100が上流電力を検出しない場合、自身のpwrok入力で受信できる信号がどのような状態にあろうと、電力検知ユニット100は、下流電力ok信号をアサートすることはない。
電力検知ユニット100が最下流パワードメインであるパワードメインに存在する場合、下流電力ok信号は、この場合もアサートされるが、パワードメインのそれぞれが含まれているICの外部の行き先に供給されうる。別法では、下流電力ok信号が、IC内の別の行き先に供給されてもよい。一部実施形態では、最下流パワードメインの下流電力ok信号がアサートされるまで、各パワードメインに含まれる回路がリセット状態に保持されうる。下流電力ok信号がアサートされると、IC内の各パワードメインが要求電力を受け取っており、このため、任意の初期化ルーチンを開始するかまたは操作を開始しても問題ないことが示されうる。
次に図3に移ると、別のパワードメインからの電力を検出するように構成された電力検知ユニットの実施形態の模式図が示される。図の実施形態では、電力検知ユニットは、レベルシフタ回路102とスニファ回路103を含む。電力検知ユニット100の本実施形態では、pwrok入力はトランジスタQ4のゲート端子であり、上流電力入力(pwr)はトランジスタQ6のゲート端子である。
下流パワードメインに電力が存在するが、上流パワードメインに電力が存在しないと仮定すると、トランジスタQ6はオフのままとなる。トランジスタQ7、Q8およびQ9は、それぞれのゲート端子がアースに固定配線されているため、オンのままである。このため、接合接続しているトランジスタQ6およびQ7は電圧Vに引き上げられる。この電圧は、ワイヤまたはヒステリシスバッファ107を介してトランジスタQ5に伝達される。トランジスタQ5は、ゲート端子の電圧が十分高いため、オンになり、このため、pwrok出力上の電圧がアースに引き下げられる。ワイヤ/ヒステリシスバッファ107は、状態変化を起こさせる前に、上流の電力が完全にオンまたはオフになっていることを確認することにより、トランジスタQ5のオン/オフ動作を遅延させる。
上流パワードメインに電力が存在する場合、トランジスタQ6がオンとなる。トランジスタQ6がオンになると、トランジスタQ6とQ7間の接合上の電圧が十分引き下げられ、この電圧が、ワイヤ/ヒステリシスバッファ107を通ってトランジスタQ5のゲート端子に伝達され、これによりトランジスタQ5がオフとなる。この時点で、pwrok出力は、pwrok入力の状態によって決まる。pwrok入力が論理0の場合、インバータ105の出力が論理1となり、上流電力に電力が存在する場合、Q3のゲート上の電圧が、Q3をオンにし、pwrokをアースに引き下げるのに十分高く、これにより、Q1がオン、Q2がオフ、Q4もオフとなる。pwrok入力が論理1の場合、インバータ105の出力は論理0であり、Q3はオフであり、上流ドメインに電力が存在する場合、Q4をオンにするのに電圧が十分高く、これによりQ2がオンとなり、pwrok出力は論理1となり、Q1がオフとなる。
図4を参照すると、電力検知回路の別の実施形態の模式図が示されており、レベルシフタ回路は、電力ok信号がデアサートされている間に、デフォルト条件をアサートするように構成されている。本実施形態は、図3を参照して説明したのと同様のレベルシフタ回路102を有するが、トランジスタQ1およびQ5のゲート端子に提供されるsane信号の入力を有する。sane信号は、ここに示した下流パワードメインを含む下流パワードメインから供給されうる。一実施形態では、sane入力は、同じ下流パワードメインの出力に、直接接続されうる。別の実施形態では、sane入力は、更に下流のパワードメインから供給されてもよい(レベルシフタを使用、これは、あるパワードメインから別のパワードメインに渡す必要がある)。また、sane信号を生成するために、sane信号が供給されるパワードメインか、またはこれが生成されうる別の下流パワードメインに追加の論理が使用されてもよい点も留意される。
上流電力が検出されており、かつ上流パワードメインからのpwrok信号がアサートされていると仮定すると、アサートされたsane信号によって、トランジスタQ5がオンとなり、トランジスタQ1がオフとなる。sane信号が論理1であれば、出力は常に入力に従うため、これにより、レベルシフタ102の出力をその入力によって制御することが可能となる。何からの理由により、受信されたsane信号がデアサートされると、トランジスタQ5がオフとなり、トランジスタQ1がオンとなる。これにより、トランジスタQ3がオフとなり、トランジスタQ7がオンとなり、この結果、出力信号がデアサートされる。上流電力が存在するが、sane信号がLow(すなわち論理0)の場合、トランジスタQ5は、Q4のプルダウンを妨害してもよく、これにより、Q1が衝突なしでオンになることができ、Q7がオンとなり、pwrokがLowに引き下げられる。
また、この特定の実施形態の電力検知ユニット100は、sane信号を生成することができるスニファ回路103も備える。上流電力(V)により、トランジスタQ16がオンとなりうる。この結果、インバータ115の入力に接続された信号がLowに引き下げられる。図の実施形態では、このノードがLowに引き下げられるのが、遅延ワイヤ/ヒステリシスバッファ107によって遅延されるが、この遅延のない実施形態も可能であり、考察される。このように、インバータ115の入力がLowに引き下げられた結果、sane信号がアサートされる。インバータ115によってアサートされたsane信号は、レベルシフタ102のsane入力、または別のパワードメインの別のレベルシフタのsane入力に供給されうる。
上で説明した実施形態におけるsane信号の使用は、レベルシフタ102の回路の不当な動作の可能性を抑制でき、特定の状況での回路の破損の可能性を抑制することもできる。例えば、上流電力が絶たれた場合、トランジスタQ4への入力とQ6への入力の両方が実質的にアースに下がる。sane信号が存在していなかった(このためQ5がオフで(no Q5)、Q1への入力が存在しなかった)場合、トランジスタQ4とQ2の接合が、下流パワードメインのpwrok出力と共に、ミッドレール電圧に低下しうる。このような状況では、sane信号を使用するように構成されていない実施形態では、大きなクローバー電流が流れることもある。この電流は、回路内のトランジスタを損傷させるおそれがある。更に、pwrok出力の値がミッドレールの場合、下流パワードメインの電力検知ユニットが、pwrokがアサートされていると解釈する可能性がある。このため、本実施形態で示すsane信号を使用することにより、pwrok信号が確実にアースに引き下げられ、このため、アサート状態であると誤って解釈されることがなく、クローバー電流による回路破損の可能性が抑制される。換言すれば、トランジスタQ5のゲートを、sane信号を受け取るように接続することにより、sane信号がデアサートされたときに、Q4に供給される入力信号(pwrok)が、回路の出力を制御することのないように阻止される。このように、pwrok信号によって提供される論理制御は、最初にアサートされるsane信号によって決まる。
上記の回路は、電力検知ユニットによって必要とされる各種機能を実装するために使用できる回路の例である。レベルシフティング機能および/または電力検知を実現する別の回路(すなわち「スニファ」回路)も可能であり、考察される。一般に、電力検知ユニットを実装するために使用される回路は、これらが使用される特定の実装のほか、通電シーケンス階層におけるその位置に合わせて構成されうる。
図5を参照すると、複数のパワードメインを有するプロセッサを備えたコンピュータシステムの一実施形態のブロック図が示される。図の実施形態では、コンピュータシステム200はプロセッサ202を備え、プロセッサ202はプロセッサバス203を介してバスブリッジ204に接続されている。バスブリッジ204は、それぞれ、バス205、207および209を介して、周辺機器206、208および210に接続されている。コンピュータシステム200は、この図に各種の電圧符号(すなわちVDDA、VDDB、VDDio、およびVTT)によって示されているように、複数の電力源を有する。追加の電力源を有する実施形態や、電力源の数が本例よりも少ない実施形態も可能であり、考察される。
この特定の実施形態のプロセッサ202は、複数のパワードメインを有し、このため、複数の電源電圧を受け取るように接続されている。プロセッサ202は、各パワードメインに電力検知ユニットを備えうる。さまざまなパワードメインの電力検知ユニットは、図1A〜1Cおよび図2に示したものと同様に相互接続されており、各電力検知ユニットは、上流パワードメインにおける電力の存在を検出すると共に、上流パワードメインから電力ok信号を受け取る必要がありうる。コンピュータシステム200の起動時に、個々のパワードメインの各電力検知ユニットが電力ok信号をアサートするまで、プロセッサ202はリセット状態に保持されうる。
このシステムは例示である点に留意すべきである。別の電子システムが、上で説明したのと同じ電力投入(power-up)方式を有する多電圧集積回路を使用してもよい。このような電子システム内の多電圧集積回路には、プロセッサまたは別のタイプの集積回路などが含まれうる。更に、このような電子システムの別の実施形態が、ここで説明した電力投入方式を有する多電圧集積回路を複数備えてもよい。
本発明を特定の実施形態を参照して記載したが、この実施形態は例示であり、本発明の範囲はこれに制限されないことが理解されよう。記載した各種実施形態のどのような変形、変更、追加および改良も可能である。このような変形、変更、追加および改良は、添付の特許請求の範囲に詳述する発明の範囲に含まれうる。
複数のパワードメインを有する集積回路(IC)の一実施形態の図面。 複数のパワードメインを有するICの別の実施形態の図面。 複数のパワードメインを有するICの別の実施形態の図面。 電力検知ユニットのデイジーチェーンの一実施形態を示す図面。 pwrokのための電力検知ユニットおよびレベルシフタの模式図。 pwrokではない場合の、デフォルト条件を有するレベルシフタを備えた電力検知ユニットの別の実施形態の模式図。 複数のパワードメインを有するプロセッサを備えたコンピュータシステムの一実施形態のブロック図。

Claims (10)

  1. 複数のパワードメインを有し、前記複数のパワードメインのそれぞれは、複数の電力源の1つから電力を受け取るために接続されており、前記パワードメインのそれぞれは電力検知ユニットを有し、
    前記複数のパワードメインのうちの第1のパワードメインの電力検知ユニット(100)は、第1の電力ok信号を受け取り、第2の電力ok信号をアサートするために接続されており、
    前記複数のパワードメインのうちの第2のパワードメインの電力検知ユニット(100)は、前記第1のパワードメインにおける電力の存在を検出するために接続されており、前記第2の電力ok信号を受け取るために更に接続されており、前記第1のパワードメインにおける電力の前記存在を検出し、かつ前記第2の電力ok信号を受け取ると、第3の電力ok信号をアサートするように構成されている集積回路(10)。
  2. 前記複数のパワードメインのうちの第3のパワードメインを更に有し、前記第3のパワードメインの電力検知ユニットは、前記第2のパワードメインにおける電力の存在を検知するために接続されており、前記第3の電力ok信号を受け取るために更に接続されており、前記第3のパワードメインの前記電力検知ユニットは、前記第2のパワードメインにおける電力の前記存在を検知し、かつ前記第3の電力ok信号を受け取ると、第4の電力ok信号をアサートするように構成されている請求項1に記載の集積回路。
  3. 第1のパワードメイン、第2のパワードメインおよび第3のパワードメインの前記電力検知ユニットは直列接続されており、前記第1のパワードメインは前記第2のパワードメインに対して上流であり、前記第3のパワードメインは前記第2のパワードメインに対して下流である請求項2に記載の集積回路。
  4. 前記複数のパワードメインのうちの第4のパワードメインを更に有し、前記第4のパワードメインの電力検知ユニットは、前記第3のパワードメインにおける電力の存在を検知するために接続されており、前記第4の電力ok信号を受け取るために更に接続されており、前記第4のパワードメインの前記電力検知ユニットは、前記第3のパワードメインにおける電力の前記存在を検知し、かつ前記第4の電力ok信号を受け取ると、第5の電力ok信号をアサートするように構成されている請求項3に記載の集積回路。
  5. 前記複数のパワードメインの各々の電力検知ユニットによって電力ok信号がアサートされるまで、前記集積回路はリセット状態に保持される請求項2に記載の集積回路。
  6. 前記複数のパワードメインの各々の前記電力検知ユニットはレベルシフティング回路(102)を有し、前記レベルシフティング回路は、下流電力ok信号をアサートするように構成されている請求項2に記載の集積回路。
  7. 前記第1のパワードメインは、第1の電圧で動作するように構成されており、前記第2のパワードメインは、前記第1の電圧と異なる第2の電圧で動作するように構成されており、前記レベルシフティング回路は、実質的に前記第1の電圧で前記第2の電力ok信号を受け取り、実質的に前記第2の電圧で前記第3の電力ok信号を生成するように構成されている請求項6に記載の集積回路。
  8. 前記複数のパワードメインの各々の前記電力検知ユニットはsane信号を受け取るために更に接続されており、前記sane信号がアサートされている場合、その下流電力ok信号はアサートに保持される請求項6に記載の集積回路。
  9. 前記複数のパワードメインの各々の前記電力検知ユニットは、前記sane信号がデアサートされている場合に、前記下流電力ok信号をデアサートするように構成されている請求項8に記載の集積回路。
  10. 集積回路(10)を電力投入するための方法であって、
    前記集積回路(10)の複数のパワードメインの各々に電力を供給するステップと、
    前記複数のパワードメインのうちの第1のパワードメインが、第1の電力ok信号を受け取り、前記第1の電力ok信号を受け取ったことを受けて第2の電力ok信号をアサートするステップと、
    第2のパワードメインの電力検知ユニット(100)が、前記第1のパワードメインにおける電力の存在を検出するステップと、
    前記電力検知ユニットが、前記第2の電力ok信号を受け取るステップと、
    前記電力検知ユニットが、前記第1のパワードメインにおける電力の前記存在を検出し、かつ前記第2の電力ok信号を受け取ったことを受けて第3の電力ok信号をアサートするステップと、を有する方法。
JP2009506487A 2006-04-20 2007-02-20 多電圧チップのためのパワーokの伝達 Active JP5231393B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US11/408,226 2006-04-20
US11/408,226 US7770037B2 (en) 2006-04-20 2006-04-20 Power ok distribution for multi-voltage chips
PCT/US2007/004369 WO2007126487A2 (en) 2006-04-20 2007-02-20 Power ok distribution for multi-voltage chips

Publications (2)

Publication Number Publication Date
JP2009534832A true JP2009534832A (ja) 2009-09-24
JP5231393B2 JP5231393B2 (ja) 2013-07-10

Family

ID=38566936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009506487A Active JP5231393B2 (ja) 2006-04-20 2007-02-20 多電圧チップのためのパワーokの伝達

Country Status (8)

Country Link
US (2) US7770037B2 (ja)
JP (1) JP5231393B2 (ja)
KR (1) KR101377277B1 (ja)
CN (1) CN101427196B (ja)
DE (1) DE112007000954B4 (ja)
GB (1) GB2450067B (ja)
TW (1) TWI498715B (ja)
WO (1) WO2007126487A2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100121595A (ko) * 2007-12-28 2010-11-18 쌘디스크 코포레이션 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8823209B2 (en) * 2008-06-20 2014-09-02 Fujitsu Semiconductor Limited Control of semiconductor devices to selectively supply power to power domains in a hierarchical structure
US8171323B2 (en) * 2008-07-01 2012-05-01 Broadcom Corporation Integrated circuit with modular dynamic power optimization architecture
DE102008053900A1 (de) 2008-10-30 2010-05-06 Atmel Automotive Gmbh Schaltung, Verfahren zum Betrieb einer Schaltung und Verwendung
CN101825916B (zh) * 2009-03-02 2013-11-20 鸿富锦精密工业(深圳)有限公司 电脑系统
GB2472050B (en) * 2009-07-22 2013-06-19 Wolfson Microelectronics Plc Power management apparatus and methods
KR101634377B1 (ko) * 2009-10-26 2016-06-28 삼성전자주식회사 내부 전압 생성 회로, 그 방법, 및 이를 이용하는 반도체 장치
US8543745B2 (en) 2010-01-06 2013-09-24 Apple Inc. Accessory for a portable computing device
CN102117121B (zh) * 2010-01-06 2014-05-07 苹果公司 用于便携式计算设备的附件以及用于使附件工作的方法
US8219843B2 (en) 2010-02-17 2012-07-10 Taiwan Semiconductor Manufacturing Company, Ltd. Power management mechanism
CN102270843B (zh) * 2010-06-07 2013-08-07 英业达股份有限公司 电源控制系统
CN102468650B (zh) * 2010-11-18 2015-07-08 英业达股份有限公司 多电源供电装置
US9374089B2 (en) * 2011-12-05 2016-06-21 Mediatek Inc. Isolation cell
US20150089250A1 (en) * 2013-09-25 2015-03-26 Apple Inc. Contention Prevention for Sequenced Power Up of Electronic Systems
US9148056B2 (en) 2014-01-08 2015-09-29 Freescale Semiconductor, Inc. Voltage regulation system for integrated circuit
US9323272B2 (en) 2014-06-30 2016-04-26 Freescale Semiconductor, Inc. Integrated circuit with internal and external voltage regulators
US9348346B2 (en) 2014-08-12 2016-05-24 Freescale Semiconductor, Inc. Voltage regulation subsystem
US20160093377A1 (en) * 2014-09-26 2016-03-31 Intel Corporation Nonvolatile memory module
US9983652B2 (en) 2015-12-04 2018-05-29 Advanced Micro Devices, Inc. Balancing computation and communication power in power constrained clusters
US10601217B2 (en) 2017-04-27 2020-03-24 Qualcomm Incorporated Methods for detecting an imminent power failure in time to protect local design state
EP3451338B1 (en) 2017-08-30 2020-10-07 Nxp B.V. Power supply ready indicator circuit
US10855261B2 (en) * 2018-10-30 2020-12-01 Semiconductor Components Industries, Llc Level shifter with deterministic output during power-up sequence
US20210294410A1 (en) * 2019-03-06 2021-09-23 Nvidia Corp. Circuit Solution for Managing Power Sequencing
US11960339B2 (en) * 2021-07-09 2024-04-16 Advanced Micro Devices, Inc. Multi-die stacked power delivery
US11983025B2 (en) 2021-11-29 2024-05-14 Stmicroelectronics International N.V. Reset and safe state logic generation in dual power flow devices
US11513544B1 (en) * 2021-11-29 2022-11-29 Stmicroelectronics International N.V. Reset and safe state logic generation in dual power flow devices

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184142A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 電源装置及び電源システム
JP2003318271A (ja) * 2002-04-24 2003-11-07 Mitsubishi Electric Corp 半導体集積回路
JP2004356779A (ja) * 2003-05-28 2004-12-16 Seiko Epson Corp 半導体集積回路

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5664089A (en) * 1994-04-26 1997-09-02 Unisys Corporation Multiple power domain power loss detection and interface disable
JPH09321603A (ja) * 1996-05-28 1997-12-12 Oki Electric Ind Co Ltd 多電源半導体集積回路
JP2002042459A (ja) 2000-07-26 2002-02-08 Mitsubishi Electric Corp 半導体集積回路装置
US6549032B1 (en) * 2000-08-22 2003-04-15 Altera Corporation Integrated circuit devices with power supply detection circuitry
JP2002074811A (ja) * 2000-08-30 2002-03-15 Nec Corp 電源供給制御システム及び電源供給制御方法
US6735706B2 (en) * 2000-12-06 2004-05-11 Lattice Semiconductor Corporation Programmable power management system and method
US6792553B2 (en) * 2000-12-29 2004-09-14 Hewlett-Packard Development Company, L.P. CPU power sequence for large multiprocessor systems
JP3808716B2 (ja) * 2001-03-26 2006-08-16 株式会社リコー 電源装置
US7329968B2 (en) * 2003-05-08 2008-02-12 The Trustees Of Columbia University In The City Of New York Charge-recycling voltage domains for energy-efficient low-voltage operation of digital CMOS circuits
US7279927B2 (en) * 2004-02-06 2007-10-09 Agere Systems Inc. Integrated circuit with multiple power domains
US7030678B1 (en) * 2004-02-11 2006-04-18 National Semiconductor Corporation Level shifter that provides high-speed operation between power domains that have a large voltage difference
US7049865B2 (en) 2004-03-05 2006-05-23 Intel Corporation Power-on detect circuit for use with multiple voltage domains
US7376847B2 (en) * 2005-06-22 2008-05-20 Fortemedia, Inc. Power distribution control circuit for multi-power domain electronic circuits
US7219244B2 (en) * 2005-08-25 2007-05-15 International Business Machines Corporation Control circuitry for power gating virtual power supply rails at differing voltage potentials
US7245172B2 (en) * 2005-11-08 2007-07-17 International Business Machines Corporation Level shifter apparatus and method for minimizing duty cycle distortion
US7475268B2 (en) * 2006-01-05 2009-01-06 International Business Machines Corporation Method for managing voltage supply in multiple linked systems

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001184142A (ja) * 1999-12-27 2001-07-06 Hitachi Ltd 電源装置及び電源システム
JP2003318271A (ja) * 2002-04-24 2003-11-07 Mitsubishi Electric Corp 半導体集積回路
JP2004356779A (ja) * 2003-05-28 2004-12-16 Seiko Epson Corp 半導体集積回路

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100121595A (ko) * 2007-12-28 2010-11-18 쌘디스크 코포레이션 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로
JP2011508566A (ja) * 2007-12-28 2011-03-10 サンディスク コーポレイション 有効電力のマルチレンジおよび局所的検出を備えたシステムおよび回路
KR101659094B1 (ko) 2007-12-28 2016-09-22 샌디스크 테크놀로지스 엘엘씨 유효 전력의 국부 감지와 다중 범위를 갖는 시스템과 회로

Also Published As

Publication number Publication date
GB0819228D0 (en) 2008-11-26
GB2450067A (en) 2008-12-10
KR20090009884A (ko) 2009-01-23
US20070250721A1 (en) 2007-10-25
GB2450067B (en) 2011-06-08
US8719598B2 (en) 2014-05-06
WO2007126487A3 (en) 2008-01-31
CN101427196B (zh) 2012-08-15
KR101377277B1 (ko) 2014-03-21
TW200823631A (en) 2008-06-01
WO2007126487A2 (en) 2007-11-08
US20100275051A1 (en) 2010-10-28
DE112007000954T5 (de) 2009-02-26
CN101427196A (zh) 2009-05-06
TWI498715B (zh) 2015-09-01
US7770037B2 (en) 2010-08-03
JP5231393B2 (ja) 2013-07-10
DE112007000954B4 (de) 2023-07-06

Similar Documents

Publication Publication Date Title
JP5231393B2 (ja) 多電圧チップのためのパワーokの伝達
JP2018055545A (ja) レギュレータ用半導体集積回路
US7514816B2 (en) Output current threshold adjustment for a power supply
JP2015219692A (ja) スレーブ通信装置及びバス通信システム
US20090219654A1 (en) Two Level Current Limiting Power Supply System
JP5215622B2 (ja) 半導体集積回路、および、半導体集積回路の制御方法
KR100806453B1 (ko) 전류 정보에 기초하여 전압 조절기를 구성하는 방법 및 장치
TWI533113B (zh) 用於電子系統之接續供電之競爭防止
US6747474B2 (en) Integrated circuit stubs in a point-to-point system
EP0915566A2 (en) Reset circuit for flipflop
US6291976B1 (en) Phase control for a computer system multi-phase power supply
JP2011146549A (ja) 電子回路
JP2008158612A (ja) 電源装置および電源システム
JP2004356779A (ja) 半導体集積回路
US7893716B1 (en) Hotsocket detection circuitry
JP7385154B2 (ja) システムコンポーネント、電子デバイス及び制御信号を提供する方法
JP2006279403A (ja) 双方向バス制御回路
US10994718B2 (en) Multi-master system, power controller and operating method of the multi-master system
JP2004180117A (ja) レベルシフト回路
JP2015176349A (ja) 情報処理装置、故障検出方法及びプログラム
JPH11186888A (ja) 漏電防止装置
JPH0962616A (ja) 半導体回路及び半導体装置
JP5695538B2 (ja) 半導体装置
JP5509187B2 (ja) 出力バッファ回路およびファンアウトバッファ
JP2004192242A (ja) インタフェース回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100219

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100308

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120926

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20121226

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130220

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5231393

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250