JP2003318271A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 想定されている順番通りに電源が投入されな
い場合でも、回路の誤動作やラッチアップ現象の防止が
行える機構を備えた半導体集積回路を得る。 【解決手段】 異なる電圧値の電源でそれぞれ動作する
複数の内部回路の中に、機能的に接続された５Ｖ内部回
路１と８Ｖ内部回路２とを含む半導体集積回路におい
て、５Ｖの電源で動作する５Ｖ内部回路１の電源電圧を
検出する電源検出回路４と、８Ｖの電源で動作する８Ｖ
内部回路２の接地ラインに挿入され、電源検出回路４の
出力信号に基づき電源電圧の検出以前では接地ラインを
開路し、電源電圧の検出時に接地ラインを閉路するスイ
ッチ５とを備えている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、電圧値が異なる
複数の電源を使用する半導体集積回路に関するものであ
る。

【０００２】

【従来の技術】近年の半導体集積回路は、ＣＭＯＳ回路
で構成される場合が多いが、複数の異なる電圧値の電源
を使用する半導体集積回路も作られている。この種の半
導体集積回路としては、例えば、図５に示すものが知ら
れている。図５は、従来の電圧値が異なる複数の電源を
使用する半導体集積回路の構成例を示すブロック図であ
る。

【０００３】図５では、５Ｖと８Ｖの２種類の電源を使
用する半導体集積回路が示されている。５Ｖの電源ライ
ンと接地（ＧＮＤ）ラインとの間には、５Ｖ内部回路５
１が接続されている。８Ｖの電源ラインと接地（ＧＮ
Ｄ）ラインとの間には、８Ｖ内部回路５２，５３がそれ
ぞれ接続されている。そのうち、８Ｖ内部回路５３は、
別個独立した回路であるが、８Ｖ内部回路５２は、５Ｖ
内部回路５１と機能的に接続され、５Ｖ内部回路５１か
らバイアス電圧およびバイアス電流の供給を受けるよう
になっている。

【０００４】したがって、８Ｖ内部回路５２と５Ｖ内部
回路５１のように、機能的に接続された内部回路が存在
する半導体集積回路では、電源の投入順序として、先に
５Ｖの電源を投入し、その後に８Ｖの電源を投入するこ
とが予定されていると言える。

【０００５】

【発明が解決しようとする課題】ところが、複数の異な
る電圧値の電源を使用する半導体集積回路では、それぞ
れの電源の投入順序は、その半導体集積回路を使用する
装置の都合によって区々としている。したがって、図６
は、図５に示す半導体集積回路の電源投入時の動作を説
明する図であるが、図６に示すように、先の時刻ｔ１で
８Ｖの電源が投入され、次の時刻ｔ２で５Ｖの電源が投
入されることが起こる。

【０００６】この場合、５Ｖ内部回路５１では、時刻ｔ
２後の時刻ｔ３にてバイアスの供給を開始する。したが
って、８Ｖ内部回路５２では、時刻ｔ３までの期間６１
内、バイアスが供給されない状態となるので、電位が定
まらない素子が多数存在し、正常動作が行えない。最悪
の場合、寄生素子によってラッチアップ現象が発生し、
その後に５Ｖ電源が供給されても、正常動作に復帰しな
いという問題がある。

【０００７】この発明は、上記に鑑みてなされたもの
で、想定されている順番通りに電源が投入されない場合
でも、回路の誤動作やラッチアップ現象の防止が行える
機構を備えた半導体集積回路を得ることを目的とする。

【０００８】

【課題を解決するための手段】上記目的を達成するため
に、この発明にかかる半導体集積回路は、異なる電圧値
の電源でそれぞれ動作する複数の内部回路の中に、機能
的に接続された第１内部回路と第２内部回路とを含む半
導体集積回路において、低い電圧値の電源で動作する前
記第１内部回路の電源電圧を検出する電源検出手段と、
前記低い電圧値の電源よりも高い電圧値の電源で動作す
る前記第２内部回路の接地ラインに挿入され、前記電源
検出手段の出力信号に基づき電源電圧の検出以前では前
記接地ラインを開路し、電源電圧の検出時に前記接地ラ
インを閉路するスイッチとを備えたことを特徴とする。

【０００９】この発明によれば、異なる電圧値の電源で
それぞれ動作する複数の内部回路の中に、機能的に接続
された第１内部回路と第２内部回路とを含む半導体集積
回路において、電源検出手段にて、低い電圧値の電源で
動作する前記第１内部回路の電源電圧が検出される以前
では、前記低い電圧値の電源よりも高い電圧値の電源で
動作する前記第２内部回路の接地ラインに挿入されたス
イッチにて、前記接地ラインが開路され、電源検出手段
にて、前記第１内部回路の電源電圧が検出されたとき
に、スイッチにて、前記接地ラインが閉路され、第２内
部回路への電源供給が開始される。したがって、機能的
に接続された第１内部回路と第２内部回路との間では、
第１内部回路の電源が先に投入されることが予定されて
いるが、逆に第２内部回路の電源が先に投入されても、
第２内部回路への電源供給は、予定通りに第１内部回路
への電源供給が行われた後とすることができる。

【００１０】つぎの発明にかかる半導体集積回路は、上
記の発明において、前記電源検出手段は、前記低い電圧
値の電源と接地との間に接続された抵抗分圧回路と、基
準電圧を発生する基準電圧源と、前記抵抗分圧回路の分
圧値と前記基準電圧との大小比較を行うコンパレータと
を備えたことを特徴とする。

【００１１】この発明によれば、上記の発明において、
前記電源検出手段では、前記低い電圧値の電源と接地と
の間に接続された抵抗分圧回路の分圧値と基準電圧源の
基準電圧との大小比較をコンパレータにて行うことによ
り、前記低い電圧値の電源の投入有無が検出される。こ
の電源検出方式は、多くの半導体集積回路が仕様として
内蔵する電源検出機構のそれと同じである。つまり、半
導体集積回路が電源検出機構を内蔵する場合は、それを
利用することができる。

【００１２】つぎの発明にかかる半導体集積回路は、上
記の発明において、前記電源検出手段は、前記低い電圧
値の電源と接地との間に接続された抵抗分圧回路と、前
記抵抗分圧回路の分圧値と閾値との大小比較を行うイン
バータと、前記インバータの出力端と接地との間に接続
される抵抗素子とを備えたことを特徴とする。

【００１３】この発明によれば、上記の発明において、
前記電源検出手段では、前記低い電圧値の電源と接地と
の間に接続された抵抗分圧回路の分圧値がインバータに
て閾値と比較され、前記インバータの出力端と接地との
間に接続される抵抗素子によって、インバータの出力端
に前記低い電圧値の電源の投入有無を示すレベル信号が
出力される。このように簡単な構成で電源検出が行え
る。

【００１４】つぎの発明にかかる半導体集積回路は、上
記の発明において、前記電源検出手段が検出する電圧値
は、前記低い電圧値の電源で動作する前記第１内部回路
が所定の動作を開始する電圧値よりも高い電圧値である
ことを特徴とする。

【００１５】この発明によれば、上記の発明において、
前記電源検出手段が検出する電圧値は、前記低い電圧値
の電源で動作する前記第１内部回路が所定の動作を開始
する電圧値よりも高い電圧値とすることができる。

【００１６】

【発明が実施の形態】以下に添付図面を参照して、この
発明にかかる半導体集積回路の好適な実施の形態を詳細
に説明する。

【００１７】実施の形態１．図１は、この発明の実施の
形態１である半導体集積回路の構成を示すブロック図で
ある。図１では、５Ｖと８Ｖの２種類の電源を使用する
半導体集積回路が示されている。５Ｖの電源ラインと接
地（ＧＮＤ）ラインとの間には、５Ｖ内部回路１が接続
されている。８Ｖの電源ラインと接地（ＧＮＤ）ライン
との間には、８Ｖ内部回路２，３がそれぞれ接続されて
いる。そのうち、８Ｖ内部回路３は、別個独立した回路
であるが、８Ｖ内部回路２は、５Ｖ内部回路１と機能的
に接続され、５Ｖ内部回路１からバイアス電圧およびバ
イアス電流の供給を受けるようになっている。

【００１８】このような半導体集積回路において、５Ｖ
の電源ラインと接地（ＧＮＤ）ラインとの間に、電源検
出回路４が設けられ、また、８Ｖ内部回路２の接地端と
接地（ＧＮＤ）ラインとの間に、スイッチ５が設けられ
ている。電源検出回路４の出力端は、スイッチ５の切換
制御入力端に接続されている。

【００１９】電源検出回路４は、５Ｖ内部回路１が所定
の動作（８Ｖ内部回路２へのバイアス供給動作）を開始
する電圧値よりも高い電圧値を検出したとき、電源検出
を示す信号を出力するようになっている。

【００２０】スイッチ５は、電源検出回路４の出力信号
に基づき、電源電圧の検出以前では８Ｖ内部回路２の接
地端と接地（ＧＮＤ）ラインとの間を切り離し（開路
し）、電源電圧の検出以後に８Ｖ内部回路２の接地端と
接地（ＧＮＤ）ラインとの間を接続する（閉路する）よ
うになっている。

【００２１】次に、図１と図２を参照して、実施の形態
１による半導体集積回路の動作について説明する。な
お、図２は、図１に示す半導体集積回路の電源投入時の
動作を説明する図である。

【００２２】図２に示すように、先の時刻ｔ１で８Ｖの
電源が投入され、次の時刻ｔ２で５Ｖの電源が投入され
た場合、５Ｖ内部回路１では、時刻ｔ２後の時刻ｔ３に
てバイアスの供給を開始する。そして、電源検出回路４
は、５Ｖ内部回路１が８Ｖ内部回路２へのバイアス供給
動作を開始する電圧値よりも高い電圧値を検出する時刻
ｔ４にて、電源検出信号をスイッチ５に出力する。

【００２３】つまり、スイッチ５は、時刻ｔ４までは、
８Ｖ内部回路２の接地端と接地（ＧＮＤ）ラインとの間
を開路する動作をし、時刻ｔ４にて、８Ｖ内部回路２の
接地端と接地（ＧＮＤ）ラインとの間を接続（閉路）す
る動作をする。

【００２４】したがって、８Ｖ内部回路２は、時刻ｔ４
までは、先行した時刻ｔ１にて行われた８Ｖの電源投入
によっては、８Ｖ電源が印加されたとは言えず、動作し
ない状態のままである。時刻ｔ４にて、８Ｖ電源が印加
され、動作を開始する。

【００２５】このとき、動作を開始する前の時刻ｔ３に
て、５Ｖ内部回路１からバイアス電圧およびバイアス電
流の供給を受けるので、８Ｖ内部回路２では、時刻ｔ４
までには各素子の電位が定まった状態になっている。

【００２６】したがって、動作を開始する時刻ｔ４で
は、先に５Ｖの電源が投入され、その後に８Ｖの電源が
投入される予定通りの投入手順で電源投入が行われたの
と同じ状態で動作を開始することができ、予定されない
投入手順で電源投入が行われても誤動作やラッチアップ
現象などが生ずることはない。

【００２７】実施の形態２．図３は、この発明の実施の
形態２である電源検出回路の構成を示す回路図である。
図３において、実施の形態２による電源検出回路は、２
つの抵抗素子Ｒ１，Ｒ２の直列回路からなる抵抗分圧回
路３１と、基準電圧を発生する基準電圧源３２と、コン
パレータ３３とを備えている。

【００２８】抵抗分圧回路３１は、５Ｖの電源ラインと
接地（ＧＮＤ）ラインとの間に接続され、２つの抵抗素
子Ｒ１，Ｒ２の接続端がコンパレータ３３の一方の入力
端に接続されている。基準電圧源３２は、コンパレータ
３３の他方の入力端に接続されている。基準電圧は、前
記したように、５Ｖ内部回路１がバイアス供給を開始す
る電圧値よりも高い電圧値である。

【００２９】コンパレータ３３は、抵抗分圧回路３１の
分圧値と基準電圧源３２の基準電圧との大小比較を行
い、基準電圧＞分圧値のときは、出力を例えば低レベル
にして電圧不検出を前記スイッチ５に伝え、基準電圧≦
分圧値のときは、出力を高レベルにして電圧検出を前記
スイッチ５に伝える。

【００３０】ここで、図３に示す構成の電源検出回路
は、単一電源を使用するものを含め多くの半導体集積回
路において仕様として内蔵されている回路である。その
内蔵する目的は、電源電圧の低下を検出してエラー警告
を行うことにある。

【００３１】したがって、この電源検出回路を本来的に
内蔵する多電源の半導体集積回路では、単に、８Ｖ内部
回路２の接地端と接地（ＧＮＤ）ラインとの間にスイッ
チ５を設け、電源低下時のエラー警告用とスイッチ５の
切換制御用とに兼用させることで、この発明を構成する
ことができ、素子数の増加を極力抑えることができる。

【００３２】実施の形態３．図４は、この発明の実施の
形態３である電源検出回路の構成を示す回路図である。
図４において、実施の形態３による電源検出回路は、２
つの抵抗素子Ｒ１，Ｒ２の直列回路からなる抵抗分圧回
路３１と、インバータ４１と、抵抗素子４２とを備えて
いる。

【００３３】抵抗分圧回路３１は、５Ｖの電源ラインと
接地（ＧＮＤ）ラインとの間に接続され、２つの抵抗素
子Ｒ１，Ｒ２の接続端にインバータ４１の入力端が接続
されている。インバータ４１の出力端と接地（ＧＮＤ）
ラインとの間に抵抗素子４２が接続されている。抵抗素
子４２は、インバータ４１の出力端が所定の電圧レベル
となるようにするために設けてある。

【００３４】インバータ４１は、抵抗分圧回路３１の分
圧値が閾値以下のときは、出力を例えば低レベルにして
電圧不検出を前記スイッチ５に伝え、分圧値が閾値に到
達すると、出力を高レベルにして電圧検出を前記スイッ
チ５に伝える。

【００３５】このように簡単な構成で電源検出が行え
る。したがって、半導体集積回路の仕様として電源検出
回路を内蔵していない場合でも、簡単にこの発明を構成
することができる。

【００３６】

【発明の効果】以上説明したように、この発明によれ
ば、異なる電圧値の電源でそれぞれ動作する複数の内部
回路の中に、機能的に接続された第１内部回路と第２内
部回路とを含む半導体集積回路において、電源検出手段
にて、低い電圧値の電源で動作する前記第１内部回路の
電源電圧が検出される以前では、前記低い電圧値の電源
よりも高い電圧値の電源で動作する前記第２内部回路の
接地ラインに挿入されたスイッチにて、前記接地ライン
が開路され、電源検出手段にて、前記第１内部回路の電
源電圧が検出されたときに、スイッチにて、前記接地ラ
インが閉路され、第２内部回路への電源供給が開始され
る。したがって、機能的に接続された第１内部回路と第
２内部回路との間では、第１内部回路の電源が先に投入
されることが予定されているが、逆に第２内部回路の電
源が先に投入されても、第２内部回路への電源供給は、
予定通りに第１内部回路への電源供給が行われた後とす
ることができるので、電源投入が予定通りに行われなく
とも、誤動作やラッチアップ現象が生ずることはない。

【００３７】つぎの発明によれば、上記の発明におい
て、前記電源検出手段では、前記低い電圧値の電源と接
地との間に接続された抵抗分圧回路の分圧値と基準電圧
源の基準電圧との大小比較をコンパレータにて行うこと
により、前記低い電圧値の電源の投入有無が検出され
る。この電源検出方式は、多くの半導体集積回路が仕様
として内蔵する電源検出機構と同じである。つまり、半
導体集積回路が電源検出機構を内蔵する場合は、それを
利用することができる。したがって、この発明の適用に
際して必要となる素子数を極力少なくすることができ
る。

【００３８】つぎの発明によれば、上記の発明におい
て、前記電源検出手段では、前記低い電圧値の電源と接
地との間に接続された抵抗分圧回路の分圧値がインバー
タにて閾値と比較され、前記インバータの出力端と接地
との間に接続される抵抗素子によって、インバータの出
力端に前記低い電圧値の電源の投入有無を示すレベル信
号が出力される。このように簡単な構成で電源検出が行
える。したがって、仕様として電源検出機構を内蔵して
いない場合でも簡単に追加することができる。

【００３９】つぎの発明によれば、上記の発明におい
て、前記電源検出手段が検出する電圧値は、前記低い電
圧値の電源で動作する前記第１内部回路が所定の動作を
開始する電圧値よりも高い電圧値とすることができる。
したがって、機能的に接続された第１内部回路と第２内
部回路との間で、第２内部回路が予め第１内部回路から
動作条件の供給を受けるようになっている場合に、第２
内部回路は、その動作条件が確立した後に動作を開始す
ることになるので、安定的に動作を開始することができ
る。

【図面の簡単な説明】

【図１】 この発明の実施の形態１である半導体集積回
路の構成を示すブロック図である。

【図２】 図１に示す半導体集積回路の電源投入時の動
作を説明する図である。

【図３】 この発明の実施の形態２である電源検出回路
の構成を示す回路図である。

【図４】 この発明の実施の形態３である電源検出回路
の構成を示す回路図である。

【図５】 従来の電圧値が異なる複数の電源を使用する
半導体集積回路の構成例を示すブロック図である。

【図６】 図５に示す半導体集積回路の電源投入時の動
作を説明する図である。

【符号の説明】

１ ５Ｖ内部回路、２，３ ８Ｖ内部回路、４ 電源検
出回路、５ スイッチ、３１ 抵抗分圧回路、３２ 基
準電源、３３ コンパレータ、４１ インバータ、４２
抵抗素子。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 異なる電圧値の電源でそれぞれ動作する
   複数の内部回路の中に、機能的に接続された第１内部回
   路と第２内部回路とを含む半導体集積回路において、 低い電圧値の電源で動作する前記第１内部回路の電源電
   圧を検出する電源検出手段と、 前記低い電圧値の電源よりも高い電圧値の電源で動作す
   る前記第２内部回路の接地ラインに挿入され、前記電源
   検出手段の出力信号に基づき電源電圧の検出以前では前
   記接地ラインを開路し、電源電圧の検出時に前記接地ラ
   インを閉路するスイッチと、 を備えたことを特徴とする半導体集積回路。
2. 【請求項２】 前記電源検出手段は、 前記低い電圧値の電源と接地との間に接続された抵抗分
   圧回路と、 基準電圧を発生する基準電圧源と、 前記抵抗分圧回路の分圧値と前記基準電圧との大小比較
   を行うコンパレータと、 を備えたことを特徴とする請求項１に記載の半導体集積
   回路。
3. 【請求項３】 前記電源検出手段は、 前記低い電圧値の電源と接地との間に接続された抵抗分
   圧回路と、 前記抵抗分圧回路の分圧値と閾値との大小比較を行うイ
   ンバータと、 前記インバータの出力端と接地との間に接続される抵抗
   素子と、 を備えたことを特徴とする請求項１に記載の半導体集積
   回路。
4. 【請求項４】 前記電源検出手段が検出する電圧値は、
   前記低い電圧値の電源で動作する前記第１内部回路が所
   定の動作を開始する電圧値よりも高い電圧値であること
   を特徴とする請求項１〜３のいずれか一つに記載の半導
   体集積回路。