TWI533113B

TWI533113B - 用於電子系統之接續供電之競爭防止

Info

Publication number: TWI533113B
Application number: TW103127676A
Authority: TW
Inventors: 葛雷格Ｍ赫斯
Original assignee: 蘋果公司
Priority date: 2013-09-25
Filing date: 2014-08-12
Publication date: 2016-05-11
Also published as: CN105594125A; DE112014004440T5; KR20160048165A; US20150089250A1; TW201525662A; WO2015047529A1

Description

用於電子系統之接續供電之競爭防止

本發明係關於積體電路，且更特定而言係關於在具有多個電力域之電子系統的接續供電期間控制邏輯信號。

現代電子系統(例如，電腦系統、無線裝置等)及實施於其中的積體電路常常利用多個電源將電力提供至不同電力域。詳言之，某些類型之電路可具有不同於其他電路的電壓及/或電流要求。舉例而言，輸入/輸出(I/O)電路可要求第一操作電壓，記憶體子系統可要求第二操作電壓，而處理器核心中的電路系統可能要求第三操作電壓。第一、第二及第三操作電壓中的每一者可彼此不同。

在具有多個電力域之系統及/或積體電路中，對應電源供應器可以預定序列通電。使用以上實例，I/O電路可首先通電，繼而一或多個處理器核心中的電路通電，且最終繼而記憶體子系統通電。在所有子系統已被供電之後，子系統之間的通信可開始。

揭示一種用於在一電子系統之接續供電期間防止由交叉域信號引起之競爭的方法及設備。在一項實施例中，一種設備包括經耦接以接收來自一第一電源之電力的一第一電力域，及經耦接以接收來自一第二電源之電力的一第二電力域。在一供電序列期間，該第一電源經組態以在該第二電源之前提供電力。一電力偵測電路經組態以偵測來自該第一電源及該第二電源兩者之電力的存在。若尚未偵測到來自該第二電源的電力，則該電力偵測電路可確證至一箝位電路(諸如一箝位位準移位器)的一指示信號。該箝位電路可經組態以接收來自該第二電力域之一控制信號，且將一經位準移位之控制信號提供至該第一電力域中的一電力開關。當該電力偵測電路確證該指示信號時，該位準移位器可禁止該控制信號被提供至該電力開關。

本文中所描述之設備可包括耦接於該第一電源與一第一虛擬電壓節點之間的一第一電力開關，及耦接於該第二電力域與一第二虛擬電壓節點之間的一第二電力開關。此外，該第二電力域中之電路系統可經組態以將信號輸送至該第一電力域中之電路系統。自該第二電力域輸送至該第一電力域中的該等信號中有提供至該位準移位器的一控制信號，該位準移位器將該控制信號之一經位準移位版本輸出至該第一電力開關。當控制信號在作用中時，其可啟動該第一電力開關，藉此將該第一虛擬電壓節點電耦接至該第一電源。然而，當該第二電源尚未將電力提供至該第二電力域(在供電序列期間，當電力已提供至該第一電力域時)，該控制信號可處於一不確定狀態中。接收該控制信號之該位準移位器可係包括一額外輸入的一箝位位準移位器，該額外輸入經耦接以接收來自該電力偵測電路的該指示信號。當該指示信號經確證時，該位準移位器可將其輸出驅動至一預定位準，該預定位準又禁止該第一電力開關被啟動。反過來，經耦接以經由該第一虛擬電壓節點接收電力的該第一電力域中之電路系統可保持斷電，至少直至該第二電力域正提供電力。因此，防止自該第一電力域輸送至該第二電力域的不確定信號引起諸如消弧電流或競爭問題的問題。

一旦電力由該第二電源提供，該電力偵測電路便可撤銷確證該指示信號。該位準移位器可接著在對應於該控制信號自該第一電力域接收所處之狀態的狀態中將該控制信號提供至該第一電力開關。當該控制信號被確證為一作用中狀態時，該第一電力開關可被啟動。當電力係自該第二電源提供時，該第二電力開關亦可被啟動，藉此允許電力被提供至該第二電力域中的電路系統，其經耦接以經由該第二虛擬電壓節點接收電力。其後，在該等電力域之間傳送的信號可在確定性狀態中傳送。

5‧‧‧電源#1

6‧‧‧電源#2

10‧‧‧積體電路(IC)

12‧‧‧電力偵測電路

13‧‧‧位準移位器

13A‧‧‧位準移位器

14‧‧‧位準移位器

15‧‧‧虛擬VDD_SRAM電力域

17‧‧‧虛擬VDD CPU電力域

21‧‧‧靜態隨機存取記憶體(SRAM)

25‧‧‧CPU(中央處理單元)

150‧‧‧系統

154‧‧‧周邊裝置

156‧‧‧電源供應器

158‧‧‧外部記憶體

ControlS_‧‧‧控制信號/輸出節點/輸入信號/輸入節點

I1‧‧‧反相器

ISO‧‧‧隔離信號

N1‧‧‧電晶體

N2‧‧‧電晶體

N3‧‧‧電晶體

Off_L‧‧‧隔離信號/指示信號

P1‧‧‧電晶體

P2‧‧‧電晶體

P3‧‧‧電晶體

P4‧‧‧電晶體

P5‧‧‧電晶體

P6‧‧‧電晶體

S1‧‧‧第一電力開關

S2‧‧‧第二電力開關

VDD_CPU‧‧‧第二電力域/全域電壓節點/虛擬電壓節點

VDD_SRAM‧‧‧第一電力域/全域電壓節點

本發明之其他態樣將在研讀以下詳細描述之後且在參看現描述如下的隨附圖式之後隨即變得顯而易見。

圖1為具有多個電力域之積體電路(IC)的一項實施例之方塊圖。

圖2為箝位位準移位器電路之一項實施例的示意圖。

圖3為用於在多個電力域之接續供電期間防止競爭的方法之一項實施例的流程圖。

圖4為例示性系統之一項實施例的方塊圖。

雖然本文中所揭示之標的容易具有各種修改及替代性形式，但其特定實施例在圖式中以實例方式展示，且將在本文中加以詳細描述。然而，應理解，圖式及對圖式的描述不欲限於所揭示之特定形式，而相反，意欲涵蓋屬於如由附加申請專利範圍界定的本發明之精神及範疇的所有修改、等效物及替代例。本文中所使用之標題僅為達成組織性目的，且不意謂用來限制描述之範疇。如貫穿本申請案所使用，詞語「可」係在允許意義(亦即，意謂有可能)而非強制意義(亦即，意謂必須)上使用。類似地，詞語「包括」意謂包括但不限於。

可將各種單元、電路或其他組件描述為「經組態以」執行一或多個任務。在此等情況下，「經組態以」係對結構之廣泛敍述，從而大體上意謂「具有在操作期間執行該任務或該等任務之電路系統」。因此，單元/電路/組件可經組態以甚至在該單元/電路/組件當前未接通時仍執行該任務。一般而言，形成對應於「經組態以」之結構的電路系統可包括硬體電路。類似地，為便於描述，可將各種單元/電路/組件描述為執行一或多個任務。此等描述應解釋為包括片語「經組態以」。敍述經組態以執行一或多個任務之單元/電路/組件明確地不欲援引35 U.S.C.§ 112第六段對於該單元/電路/組件之解釋。

現轉至圖1，展示積體電路(IC)之一項實施例的方塊圖。在所展示實施例中，IC 10經組態以自此處所展示之至少兩個不同電源接收電力。請注意，展示於圖1中之系統在一些實施例中可使用至少一些離散組件來實施而非實施於一IC上。舉例而言，電腦系統係可能且預期的，其在不同IC或其他電路上實施展示於圖1中之不同組件中的若干者。

在所展示實施例中，電力可經由電源#1及電源#2提供至IC 10中的各種電路。在此特定實施例中，電源#1可將電力提供至第一電力域VDD_SRAM，而電源#2可將電力提供至第二電力域VDD_CPU。

如本文中所定義，術語「電源」可為用以將電力遞送至其他電路的任何類型之電源供應器或電力電路系統。舉例而言，所展示實施例中的電源#1及#2可實施為電壓調節器，該等電壓調節器經耦接以自諸如電池、另一電源供應器、壁式插座等之一或多個外部源接收電力。請注意，電源#1及#2在一些實施例中可在晶片外實施。一般而言，如本文中所使用之術語電源可定義為將電力提供至如本文中所論述之系統或積體電路之電力域的任何設備。

在所展示實施例中，VDD_SRAM及VDD_CPU係全域電壓節點。第一電力開關S1耦接於VDD_SRAM(全域)與虛擬電壓節點VDD_SRAM(虛擬)之間。第二電力開關S2耦接於VDD_CPU(全域)與VDD_CPU(虛擬)之間。請注意，對於兩個全域電壓節點，可實施額外虛擬電壓節點，其中對應電力開關耦接於其間。

如本文中所使用，術語「全域電壓節點」可定義為用以將電力散佈至數個不同電路且亦可經由電力開關將電力散佈至一或多個虛擬電壓節點的電壓節點。一般而言，全域電壓節點在實施全域電壓節點之系統在作用中的任何時間可保持通電，即使可經由全域電壓節點接收電力的一些電路可係閒置的。如本文中所定義之虛擬電壓節點可係如此電壓節點：與全域電壓節點相關聯且在耦接於兩者之間的一或多個電力開關在作用中時可自全域電壓節點接收電力。耦接至虛擬電壓節點的電路系統在閒置時可經電力閘控(亦即，關斷)。儘管圖1中未展示，但IC 10(或等效系統)可包括經組態以判定耦接至虛擬電壓節點之電路系統閒置之時間的電力管理單元。當做出此判定時，耦接於虛擬電壓節點與其對應全域電壓節點之間的電力開關可斷開，藉此自虛擬電壓節點及耦接至其的電路系統移除電力。此情形可用以節省IC 10(或等效系統)中的電力，同時亦提供節省電力之能力的較大粒度。

所展示實施例中之虛擬電壓節點VDD_SRAM(虛擬)經耦接以將電力提供至虛擬VDD_SRAM電力域15(其中SRAM為靜態隨機存取記憶體)。虛擬VDD_SRAM電力域15為包括經組態以儲存資料之SRAM 21的電力域。虛擬VDD_SRAM電力域15亦包括位準移位器14，將在下文連同位準移位器13一起更詳細地論述該位準移位器14。

所展示實施例中之虛擬電壓節點VDD_CPU(虛擬)經耦接以將電力提供至虛擬VDD CPU電力域17。虛擬VDD CPU電力域17係在此特定實施例中包括CPU(中央處理單元)25之兩個例項的電力域。儘管未展示，但虛擬VDD CPU電力域17可包括其他電路系統，包括用以促進CPU 25之兩個例項之間的通信的電路系統。

所展示實施例中的虛擬VDD CPU電力域17中之電路系統經耦接以將信號發送至虛擬VDD SRAM電力域15中之電路系統。此等信號中可存在自CPU 25中之任一者輸送至SRAM 21的控制信號。由於兩個電力域之操作電壓不同，所以位準移位器13實施於邊界處。此處展示位準移位器13的三個例示性例項，儘管準確數目可在實施例間變化。自虛擬VDD CPU域17傳送之信號可經位準移位至適當位準以供虛擬VDD SRAM域15中之電路系統接收。

所展示實施例中的位準移位器13係箝位位準移位器。除具有用於接收待位準移位之信號的輸入端外，每一位準移位器13亦包括隔離輸入端。經由隔離輸入端提供之信號可用以使位準移位器13之例項在其對應輸入信號不確定時(例如，在輸入信號所接收自之電力域的供電期間)提供確定性輸出信號。在此實例中，位準移位器13中之各種位準移位器經耦接以在VDD_SRAM電力域中自位準移位器14接收隔離信號「ISO」(位準移位器14在全域電壓域中接收對應ISO信號)。請注意，在此特定實施例中，位準移位器14經實施為標準位準移位器，且因此不包括隔離輸入端。

儘管此處未顯式地展示，但虛擬VDD SRAM電力域15中之電路系統(例如，SRAM 21)亦經組態以將信號輸送至虛擬VDD CPU電力域17中之電路系統(例如，CPU 25)。因此，額外位準移位器可經實施以促進自虛擬VDD SRAM電力域15輸送至虛擬VDD CPU電力域17的信號。此等額外位準移位器可按需要實施為箝位或標準位準移位器。

可藉由可自位準移位器13A接收的控制信號ControlS_啟動電力開關S1，該位準移位器13A係位準移位器13的另一例項且可因此類似地(或等同地)組態。用於位準移位器13之此例項的此信號之輸入版本係接收自VDD_CPU全域電力域中之電路系統，而輸出信號係在VDD_SRAM全域電力域中提供至S1。在「I」輸入端上接收的隔離信號「Off_L」係藉由位準移位器13自電力偵測電路12接收。

所展示實施例中的電力偵測電路12經耦接以接收並偵測來自兩個電源#1及電源#2的電力。在用於展示於圖1中之IC 10之實施例的供電序列期間，電源#1可在電源#2之前供電。所展示實施例中的電力偵測電路12經組態以在來自電源#2之電力尚未被偵測到時確證「Off_L」。由於ControlS_之輸入版本係接收自CPU全域電力域，因此此信號在電源#2尚未經完全通電時可係不確定的。類似地，自虛擬VDD_CPU電力域發送至虛擬VDD_SRAM電力域的信號亦可係不確定的。此等不確定信號可引起非所要操作，諸如消弧電流及/或競爭問題。因此，可能需要防止不確定信號自一個電力域交叉至另一電力域。在本文中所展示之IC 10的實施例中，防止來自虛擬VDD_CPU電力域之不確定信號影響虛擬VDD_SRAM電力域中之電路系統之操作可藉由使用位準移位器13A來防止。

當關斷信號經確證時，VDD_SRAM全域電力域中之ControlS_信號可驅動為高，藉此使S1保持於非作用中狀態中(亦即，關斷)。當S1關斷時，虛擬VDD_SRAM電力域不接收任何電力。因此，SRAM 21及位準移位器14可皆斷電。當自電源#2偵測到電力時，電力偵測電路12可撤銷確證關斷信號。其後，位準移位器13A之輸出可跟隨ControlS_的輸入版本。當ControlS_之輸出版本經確證(在此實施例中為低)時，電力開關S1可經啟動，藉此將電力提供至虛擬VDD_SRAM電力域中之電路系統，其包括位準移位器14、位準移位器13的輸出側及SRAM 21。若ISO信號在電源#2之通電後被撤銷確證，則信號可經由位準移位器13自虛擬VDD_CPU電力域傳送至虛擬VDD_SRAM電力域。否則，彼等位準移位器13的輸出保持為預定狀態而不管該等位準移位器分別所接收輸入信號的狀態。

因此，位準移位器13A之使用且更特定而言將Off_L信號提供至位準移位器13A可在電源#1在電源#2之前供電的供電序列期間防止先前提及的非所要操作。當耦接至虛擬電壓節點之電路系統在經電力閘控之後再次通電(亦即，將處於睡眠模式中)時，非所要操作亦可被防止。

IC 10之替代性實施例係可能且預期的，其中在無位準移位器13A存在時，關斷信號可被投送至位準移位器13的隔離輸入端。然而，在所展示實施例中，Off_L信號僅需投送至單一位準移位器(位準移位器13A)，此情況可能更容易。

現轉至圖2，展示來位準移位器13之一項實施例的示意圖。展示於圖2中之實施例可應用於展示於圖1中之位準移位器13中的任一者，以及具體而言應用於位準移位器13A。本文中之論述內容將集中於如配置於圖1之IC 10中的位準移位器13A之操作，儘管類似操作可針對展示於圖1中之位準移位器13的其他例項以及一般而言針對可實施於IC 10中之其他箝位位準移位器而描述。

請注意，此處用「P」(例如，P1、P2等)指示的電晶體係PMOS(p通道金氧半導體)電晶體。此處用「N」(例如，N1、N2等)指示的電晶體係NMOS(n通道金氧半導體)電晶體。所展示實施例中的電晶體P1、P2、P3及P4各自包括耦接至VDD_SRAM的汲極端子，且因此位準移位器13之輸出節點ControlS_被參考。輸入節點Control_S被參考至VDD_CPU電力域。在圖1及圖2之實施例中，VDD_SRAM電力域(且因此與其相關聯的全域及虛擬節點)之操作電壓大於VDD_CPU電力域的操作電壓。

在所說明實例中，可在電晶體P5、P6、N1及N2之各別閘極端子上(自VDD_CPU電力域)接收輸入信號ControlS_。電路亦包括以交叉耦接組態配置的電晶體P2及P3，及電晶體P1及P4。可在電晶體P1及P4之輸入端上以及藉由電晶體N3接收隔離信號Off_L。隔離信號Off_L在此實施例中係作用中低信號。當Off_L信號被確證為低時，電晶體P1及P4被啟動。當P4被啟動時，至VDD_SRAM電力域之輸出節點ControlS_，其固持為高。另外，電晶體P2在P4在作用中時固持於關斷狀態中。P3在P1在作用中時固持於關斷狀態中。此外，當Off_L信號被確證為低時，N3保持關斷，藉此消除ControlS_輸出節點與接地之間的任何下拉路徑。

當Off_L信號被撤銷確證(亦即，在此實施例中為高)時，電晶體P1及P4關斷，而電晶體N3接通。因此，輸出節點ControlS_之狀態跟隨對應輸入節點Control_S的狀態。當輸入節點ControlS_為高時，電晶體N1被啟動，同時電晶體P5固持於非作用中。經耦接至反相器I1之輸出端的電晶體P6亦回應於輸入ControlS_上的高而被啟動。當電晶體N1連同N3一起在作用中時，耦接至P3之閘極端子的節點被拉低。因此，P3亦被啟動。在P3及P6兩者在作用中的情況下，輸出節點ControlS_被拉高。回看圖1，當輸出節點ControlS_為高時，電力開關S1保持關斷。

當輸入節點ControlS_為低時，電晶體P5被啟動，而電晶體N1被停用。提供自反相器I1之輸出節點的ControlS_輸入節點之補碼引起電晶體N2之啟動，同時電晶體P6固持於非作用中。當N2與N3同時在作用中時，輸出節點ControlS_被拉低。此外，當ControlS_輸出節點為低時，P2被啟動，此係由於P2之閘極端子耦接至該輸出節點。由於在此點處P5在作用中且P2在作用中，因此耦接至P3之閘極端子的節點為高，且因此P3關斷。再次回看圖1，當ControlS_輸出為低時，電力開關S1可被啟動，且因此電力可自VDD_SRAM全域電壓節點提供至VDD_SRAM虛擬電壓節點。

圖3為說明用於在多個電力域之接續供電期間防止競爭的方法之一項實施例的流程圖。方法300可藉由本文中所論述之各種設備實施例來執行，包括未具體提及的設備實施例之變化。此外，有可能且預期到的是，方法300可藉由本文中未論述的其他設備實施例來執行。

方法300以在第二電源之供電之前進行第一電源之供電(區塊305)開始。在圖1之設備實施例中，此情形可使在使電源#2供電之前使電源#1供電成為必需。若來自第二電源(例如，電源#2)之電力尚未被偵測到(區塊310，否)，則將指示信號(例如，「Off_L」)提供至位準移位器(區塊315)。經確證指示使位準移位器輸出預定狀態而不管輸入信號之狀態(其可係不確定的)。該方法接著重複區塊310與315之間的循環，直至偵測到來自第二電源的電力。當偵測到來自第二源的電力(區塊310，是)時，電力偵測電路撤銷確證指示信號(區塊320)。在指示信號之撤銷確證之後，位準移位器可根據其輸入信號而輸出一信號。在指示信號之撤銷確證之後，第一及第二電力開關(例如，圖1之S1及S2)兩者可被啟動，藉此將電力提供至虛擬電壓域兩者。

接著轉至圖4，展示了系統150之一項實施例的方塊圖。在所說明實施例中，系統150包括耦接至外部記憶體158之積體電路10的至少一個例項。積體電路10耦接至一或多個周邊裝置154及外部記憶體158。亦提供電源供應器156，其將供電電壓供應至積體電路10以及將一或多個供電電壓供應至記憶體158及/或周邊裝置154。在一些實施例中，可包括積體電路10之一個以上例項(且亦可包括一個以上外部記憶體158)。

視系統150之類型而定，周邊裝置154可包括任何所要電路系統。舉例而言，在一項實施例中，系統150可為行動裝置(例如，個人數位助理(PDA)、智慧型電話等)，且周邊裝置154可包括用於各種類型之無線通信(諸如，WiFi、藍芽、蜂巢式、全球定位系統等)的裝置。周邊裝置154亦可包括額外儲存器，包括RAM儲存器、固態儲存器，或磁碟儲存器。周邊裝置154可包括使用者介面裝置，諸如包括觸控式顯示幕或多點觸控顯示幕之顯示幕、鍵盤或其他輸入裝置、麥克風、揚聲器等。在其他實施例中，系統150可係任何類型之運算系統(例如，桌上型個人電腦、膝上型電腦、工作站、平板電腦等)。

外部記憶體158可包括任何類型之記憶體。舉例而言，外部記憶體158可為SRAM、動態RAM(DRAM)，諸如同步DRAM(SDRAM)、雙資料速率(DDR、DDR2、DDR3、LPDDR1、LPDDR2等)SDRAM、RAMBUS DRAM等。外部記憶體158可包括記憶體裝置安裝至的一或多個記憶體模組，諸如單列式記憶體模組(SIMM)、雙列式記憶體模組(DIMM)等。

對於熟習此項技術者而言，一旦已完全瞭解上述揭示內容，許多變化及修改便將變得顯而易見。希望將以下申請專利範圍解釋為涵蓋所有此等變化及修改。