JP2015219692A - スレーブ通信装置及びバス通信システム - Google Patents

スレーブ通信装置及びバス通信システム Download PDF

Info

Publication number
JP2015219692A
JP2015219692A JP2014102308A JP2014102308A JP2015219692A JP 2015219692 A JP2015219692 A JP 2015219692A JP 2014102308 A JP2014102308 A JP 2014102308A JP 2014102308 A JP2014102308 A JP 2014102308A JP 2015219692 A JP2015219692 A JP 2015219692A
Authority
JP
Japan
Prior art keywords
communication device
circuit
bus
current
slave communication
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014102308A
Other languages
English (en)
Other versions
JP6201890B2 (ja
Inventor
岩▲崎▼ 寿明
Hisaaki Iwasaki
寿明 岩▲崎▼
前 鶴田
Susumu Tsuruta
前 鶴田
耕一 前田
Koichi Maeda
耕一 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2014102308A priority Critical patent/JP6201890B2/ja
Priority to US14/711,825 priority patent/US9852099B2/en
Publication of JP2015219692A publication Critical patent/JP2015219692A/ja
Application granted granted Critical
Publication of JP6201890B2 publication Critical patent/JP6201890B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/40Bus structure
    • G06F13/4063Device-to-bus coupling
    • G06F13/4068Electrical coupling
    • G06F13/4072Drivers or receivers
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Dc Digital Transmission (AREA)
  • Information Transfer Systems (AREA)

Abstract

【課題】マスタ通信装置から同期信号が送信されている期間でバス上の信号に重なってしまうノイズを低減させる。
【解決手段】スレーブ通信装置3は、マスタ通信装置から同期信号が送信されている期間を特定する同期回路12bと、同期回路12bからの同期タイミングの入力によりイネーブル信号のオンオフを切替えるタイミング生成回路12eと、イネーブル信号のオフからオンへの切替により抵抗値を増加させる抵抗増加回路18とを有する。マスタ通信装置2から同期信号が送信されている期間でイネーブル信号をオフからオンに切替え、電源電圧からの電流をバス接続線15に流れ難くすることで、スレーブ通信装置3からバス4に流れ込む電流を抑制する。
【選択図】図1

Description

本発明は、マスタ通信装置と単一のバスを介して接続されているスレーブ通信装置、スレーブ通信装置とマスタ通信装置とが単一のバスを介して接続されているバス通信システムに関する。
従来より、マスタ通信装置とスレーブ通信装置とが単一のバス(データ伝送路)を介して接続されているバス通信システムが供されている(例えば特許文献1参照)。
特開昭60−117843号公報
この種のバス通信システムにおいて、マスタ通信装置から送信される同期信号に重ねてスレーブ通信装置がデータ信号を送信する構成では、マスタ通信装置から同期信号が送信されている期間でスレーブ通信装置からバスに電流が流れ込む。この場合、バスに流れ込む電流が大きくなると、バス上の信号の電流変化が大きくなり、その結果、バス上の信号にノイズが重なってしまうという問題があった。
本発明は、上記した事情に鑑みてなされたものであり、その目的は、マスタ通信装置から同期信号が送信されている期間でバス上の信号に重なってしまうノイズを低減させることができるスレーブ通信装置及びバス通信システムを提供することにある。
請求項1に記載した発明によれば、スレーブ通信装置は、マスタ通信装置と単一のバスを介して接続され、マスタ通信装置から送信される同期信号に重ねてデータ信号を送信する。電流低減手段は、少なくともマスタ通信装置から同期信号が送信されている期間で自装置(スレーブ通信装置)からバスに流れ込む電流を低減させる。本発明の課題であるバス上の信号にノイズが重なってしまう現象は、スレーブ通信装置からバスに流れ込む電流が大きくなり、バス上の信号の電流変化が大きくなることで発生する。このような課題に対し、本発明では、スレーブ通信装置に電流低減手段を設け、少なくともマスタ通信装置から同期信号が送信されている期間でスレーブ通信装置からバスに流れ込む電流を抑制する。これにより、バス上の信号の電流変化を抑制することができ、バス上の信号に重なってしまうノイズを低減させることができる。
本発明の第1の実施形態を示す機能ブロック図 抵抗増加回路を示す図(その1) 抵抗増加回路を示す図(その2) 抵抗増加回路を示す図(その3) 抵抗増加回路を示す図(その4) タイミングチャート(その1) 比較対象の機能ブロック図 タイミングチャート(その2) 本発明の第2の実施形態を示す機能ブロック図 電流引抜回路を示す図(その1) 電流引抜回路を示す図(その2) 電流引抜回路を示す図(その3) 本発明の第3の実施形態を示す機能ブロック図 電流消費回路を示す図 本発明の第4の実施形態を示す機能ブロック図 本発明の第5の実施形態を示すタイミングチャート
(第1の実施形態)
以下、本発明の第1の実施形態について図1から図8を参照して説明する。バス通信システム1は、マスタ通信装置2と複数のスレーブ通信装置3とが単一のバス4(データ伝送路)を介して接続されて構成されている。電源電圧(Vdd)とバス4との間にはダイオード5及びプルアップ抵抗器6が直列接続されている。即ち、バス4がプルアップ抵抗器6により電源電圧側にプルアップ接続されていることで、ハイレベル又はロウレベルの電圧がマスタ通信装置2及びスレーブ通信装置3に印加されている。ハイレベルとロウレベルの中間の電圧がマスタ通信装置2又はスレーブ通信装置3に印加されると、内部状態が不安定になったり誤動作したりする可能性がある。又、ロウレベルよりも低い電圧やハイレベルよりも高い電圧がマスタ通信装置2又はスレーブ通信装置3に印加されると、設計外の電流が流れて回路の破壊等を誘発する可能性がある。本構成では、バス4がプルアップ抵抗器6により電源電圧側にプルアップ接続されていることで、このような想定され得る不具合の発生を未然に回避し、システム全体の動作を安定させている。尚、マスタ通信装置2及び複数のスレーブ通信装置3は、例えば集積回路(IC:Integrated Circuit)である。
マスタ通信装置2は、ロジック回路7と、ドライバ回路8と、レシーバ回路9とを有する。ドライバ回路8及びレシーバ回路9は、マスタ通信装置2の内部でバス接続線10を介してバス接続端子11に接続されている。バス接続線10とバス4とがバス接続端子11を介して接続されていることで、マスタ通信装置2とバス4との間で信号を送受信可能(バス4を駆動可能)となっている。
ロジック回路7は、データ送信回路7aと、データ受信回路7bと、データ比較回路7cと、データ送信制御回路7dとを有する。データ送信回路7aは、送信データ(ビット列)を生成し、その生成した送信データをデータ比較回路7c及びデータ送信制御回路7dに出力する。尚、データ送信回路7aは、外部から入力した送信データをそのままデータ比較回路7c及びデータ送信制御回路7dに出力しても良い。データ受信回路7bは、レシーバ回路9から入力する信号(バス4上の信号)により受信データを入力すると(A2)、その入力した受信データをデータ比較回路7cに出力する。データ比較回路7cは、データ送信回路7aから送信データを入力し、データ受信回路7bから受信データを入力すると、それら入力した送信データと受信データとを比較し、その比較した結果に応じた制御指令をデータ送信制御回路7dに出力する。データ送信制御回路7dは、データ送信回路7aから入力した送信データのドライバ回路8への出力(A1)を、データ比較回路7cから入力する制御指令に基づいて制御する(許可又は禁止する)。
ドライバ回路8は、ドレイン端子又はコレクタ端子がバス4に接続されており、オープンドレイン又はオープンコレクタの出力回路である。尚、マスタ通信装置2において、ロジック回路7自体をマイクロコンピュータ等で代用しても良い。
スレーブ通信装置3は、ロジック回路12と、レシーバ回路13と、ドライバ回路14とを有する。レシーバ回路13及びドライバ回路14は、スレーブ通信装置3の内部でバス接続線15を介してバス接続端子16に接続されている。バス接続線15とバス4とがバス接続端子16を介して接続されていることで、スレーブ通信装置3とバス4との間で信号を送受信可能(バス4を駆動可能)となっている。又、電源電圧とバス接続線15との間にはダイオード17及び抵抗増加回路18が直列接続されている。抵抗増加回路18には、スレーブ通信装置3の動作を安定させるために後述するプルアップ抵抗器18a、18bが含まれている(図2参照)。
ロジック回路12は、立下りエッジ検知回路12aと、同期回路12bと、データ送信回路12cと、データ送信制御回路12d、タイミング生成回路12eとを有する。立下りエッジ検知回路12aは、レシーバ回路13から入力する信号(バス4上の信号)の立下りエッジを検知すると(B2、X2)、立下りエッジの検知を同期回路12bに出力する。同期回路12bは、立下りエッジ検知回路12aから立下りエッジの検知を入力すると、その立下りエッジのタイミングで同期を確立し、同期タイミングを生成してデータ送信制御回路12d及びタイミング生成回路12eに出力する。データ送信回路12cは、送信データ(ビット列)を生成し、その生成した送信データをデータ送信制御回路12dに出力する。尚、データ送信回路12も、マスタ通信装置2のデータ送信回路7aと同様に、外部から入力した送信データをそのままデータ送信制御回路12dに出力しても良い。データ送信制御回路12dは、データ送信回路12cから入力した送信データのドライバ回路14への出力(B1、X1)を、同期回路12bから入力する同期タイミングに基づいて制御する。タイミング生成回路12eは、同期回路12bから同期タイミングを入力すると、抵抗増加回路18に出力しているイネーブル信号をオフ(0)からオン(1)に切替え、所定期間が経過した(所定クロック数をカウントした)後にイネーブル信号をオンからオフに切替える(復帰させる)。
ドライバ回路14は、ドレイン端子又はコレクタ端子がバス4に接続されており、オープンドレイン又はオープンコレクタの出力回路である。尚、スレーブ通信装置3においても、ロジック回路12自体をマイクロコンピュータ等で代用しても良い。
抵抗増加回路18は、図2に示すように、上記したプルアップ抵抗器18a、18bが直列接続されていると共に、スイッチ回路18cがプルアップ抵抗器18bに対して並列接続されて構成されている。スイッチ回路18cは、タイミング生成回路12eから入力しているイネーブル信号がオフのときにオン(閉状態、接続状態)となり、イネーブル信号がオンのときにオフ(開状態、非接続状態)となる。即ち、抵抗増加回路18は、イネーブル信号がオンのときには、イネーブル信号がオフのときよりも自身の抵抗値が増加し、電源電圧からの電流をバス接続線15に流れ難くする特性を有する。タイミング生成回路12e及び抵抗増加回路18により電流低減手段19が構成されている。
抵抗増加回路18は、図2に示した回路構成に限らず、イネーブル信号がオンのときにオフのときよりも電源電圧からの電流をバス接続線15に流れ難くする特性を有する回路構成であれば、どのような回路構成としても良い。即ち、図3に示すように、図2に示した回路構成に加えてダイオード18dを有する回路構成としても良い。この回路構成では、ダイオード18dを設けることで、プルアップ抵抗器18a、18bの両端の電位差が、図2に示した回路構成でのプルアップ抵抗器18a、18bの両端の電位差よりも小さくなる。又、図4に示すように、プルアップ抵抗器18a及びスイッチ回路18cのみの回路構成としても良い。この回路構成では、イネーブル信号がオンのときには電源電圧からバス接続線15に電流が流れなくなる。又、図5に示すように、図2に示した回路構成に加えてコイル18eを有する回路構成としても良い。
次に、上記した構成の作用について図6を参照して説明する。
マスタ通信装置2は、同期信号を所定の送信周期で間欠的にドライバ回路8から送信する。マスタ通信装置2が同期信号の送信を開始すると、バス4上の信号がハイレベルからロウレベルに切替わる(図6中t1、t3、t5、t7)。スレーブ通信装置3は、バス4上の信号のハイレベルからロウレベルへの切替わりを検知し、マスタ通信装置2から送信された同期信号をレシーバ回路13により受信する。スレーブ通信装置3は、同期信号をレシーバ回路13により受信すると、その受信した同期信号の立下りエッジを立下りエッジ検知回路12aにより検知し、その立下りエッジのタイミングで同期回路12bにより同期を確立し、同期タイミングを生成する。スレーブ通信装置3は、同期タイミングを生成すると、その時点でマスタ通信装置2に送信すべきデータ信号があれば、その生成した同期タイミングに追従し、データ信号を同期信号に重ねてドライバ回路14から送信する。
マスタ通信装置2が同期信号の送信を停止すると、スレーブ通信装置3がデータ信号を送信していなければ、同期信号の送信停止のタイミングでバス4上の信号がロウレベルからハイレベルに切替わる(図6中t2、t4、t6)。一方、スレーブ通信装置3がデータ信号を同期信号に重ねて送信していれば(図6中t8)、データ信号の送信停止のタイミングでバス4上の信号がロウレベルからハイレベルに切替わる(図6中t10)。
ここで、マスタ通信装置2から同期信号が送信されており且つスレーブ通信装置3からデータ信号が送信されていない期間(図6中t1〜t2、t3〜t4、t5〜t6、t7〜t8)では、バス4上の信号がロウレベルに切替わっていることで、スレーブ通信装置3からバス4に電流が流れ込む。このとき、スレーブ通信装置3からバス4に流れ込む電流が大きくなると、バス4上の信号の電流変化が大きくなり、その結果、バス4上の信号にノイズが重なってしまう。この点を考慮し、本発明では、スレーブ通信装置3が以下の動作を行う。スレーブ通信装置3は、同期タイミングを生成すると、タイミング制御回路12eから出力しているイネーブル信号をオフからオンに切替え、抵抗増加回路18の抵抗値を増加させる。スレーブ通信装置3は、このようにして抵抗増加回路18の抵抗値を増加させることで、電源電圧からバス接続線15に流れ込む電流を抑制し、スレーブ通信装置3からバス4に流れ込む電流を抑制する。
本発明の比較対象として、図7及び図8に示すように、電源電圧とバス接続線15との間に単純にダイオード17及びプルアップ抵抗器18aが直列接続されており、タイミング生成回路12eが存在しない構成を想定して対比する。本発明では、タイミング生成回路12eを設け、抵抗増加回路18の動作をイネーブル信号により切替えることで、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からの電流がバス接続線15に流れ難くするようにした。その結果、比較対象の構成よりも電源電圧からバス接続線15に流れ込む電流を抑制することができ、スレーブ通信装置3からバス4に流れ込む電流を抑制することができる(I<I)。
尚、スレーブ通信装置3は、データ信号を同期信号に重ねてドライバ回路14から送信するときには、イネーブル信号をオフからオンに切替えたタイミングから所定期間が経過する前でもイネーブル信号をオンからオフに切替えることで、抵抗増加回路18の抵抗値を復帰させる(戻す)。
以上に説明したように第1の実施形態によれば、スレーブ通信装置3において、タイミング生成回路12e及び抵抗増加回路18を設け、抵抗増加回路18の動作をイネーブル信号により切替え、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からの電流をバス接続線15に流れ難くするようにした。これにより、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からバス接続線15に流れ込む電流を抑制することができ、スレーブ通信装置3からバス4に流れ込む電流を抑制することができる。その結果、バス4上の信号に重なってしまうノイズを低減させることができる。
又、第1の実施形態では、同期信号が送信されている期間を、データ信号の送信タイミングを制御するための同期回路12bにより特定するようにした。これにより、同期回路12bを有効に活用することで、同期信号が送信されている期間を特定するための回路を別途設ける必要がなく、装置全体の回路規模の増大を抑制することができる。
(第2の実施形態)
次に、本発明の第2の実施形態について、図9から図12を参照して説明する。尚、上記した第1の実施形態と同一部分については説明を省略し、異なる部分について説明する。第2の実施形態では、バス通信システム21は、マスタ通信装置2と複数のスレーブ通信装置22とが単一のバス4を介して接続されて構成されている。スレーブ通信装置22において、電源電圧とバス接続線15との間にはダイオード17及びプルアップ抵抗器18aが直列接続されている。又、バス接続線15においてプルアップ抵抗器18aの接続点15aと接続端子16との間の区間は電流引抜回路23を介してグランドに接地されている。
電流引抜回路23は、図10に示すように、定電流回路23aを有する。定電流回路23aは、タイミング生成回路12eから入力しているイネーブル信号がオンのときに起動し、イネーブル信号がオフのときに停止する。即ち、電流引抜回路23は、イネーブル信号がオンのときには、イネーブル信号がオフのときよりも電源電圧からバス接続線15に流れ込んだ電流をグランドに引き抜く(流れ易くする)特性を有する。タイミング生成回路12e及び電流引抜回路23により電流低減手段24が構成されている。
尚、電流引抜回路23も、図10に示した回路構成に限らず、イネーブル信号がオンのときにオフのときよりも電源電圧からバス接続線15に流れ込んだ電流をグランドに引き抜く特性を有する回路構成であれば、どのような回路構成としても良い。即ち、図11に示すように、プルダウン抵抗器23b及びスイッチ回路23cが直列接続されている回路構成としても良い。スイッチ回路23cは、タイミング生成回路12eから入力しているイネーブル信号がオフのときにオフ(開状態、非接続状態)となり、イネーブル信号がオンのときにオン(閉状態、接続状態)となる。又、図12に示すように、スイッチ回路23c及びコンデンサ23dが直列接続され、スイッチ回路23cとコンデンサ23dとの中間接続点がスイッチ回路23e及び抵抗器23fを介してグランドに接地され、イネーブル信号が否定論理回路23gを介してスイッチ回路23eに入力される回路構成としても良い。スイッチ回路23eは、タイミング生成回路12eから入力しているイネーブル信号がオフのときにオン(閉状態、接続状態)となり、イネーブル信号がオンのときにオフ(開状態、非接続状態)となる。
以上に説明したように第2の実施形態によれば、スレーブ通信装置22において、タイミング生成回路12e及び電流引抜回路23を設け、電流引抜回路23の動作をイネーブル信号により切替え、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からバス接続線15に流れ込んだ電流をグランドに引き抜くようにした。これにより、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からバス接続線15に流れ込んだ電流をグランドに引き抜くことができる。その結果、第1の実施形態と同様に、スレーブ通信装置3からバス4に流れ込む電流を抑制することができ、バス4上の信号に重なってしまうノイズを低減させることができる。
又、第2の実施形態では、プルアップ抵抗器18aの周辺の回路構成を改良する第1の実施形態とは異なり、プルアップ抵抗器18aの周辺の回路構成を改良することがないので、例えばICの規格等によりプルアップ抵抗器18a自体や周辺の回路構成に制約がある場合でも対応することができる。又、電流引抜回路23をプルダウン抵抗器23bやコンデンサ23dを含めて構成した場合にはイネーブル信号がオンした直後に急激な電流変化が発生する虞があるが、定電流回路23aを用いる構成では急激な電流変化の発生を未然に防止することができる。
(第3の実施形態)
次に、本発明の第3の実施形態について、図13及び図14を参照して説明する。尚、上記した第1の実施形態と同一部分については説明を省略し、異なる部分について説明する。第3の実施形態では、バス通信システム31は、マスタ通信装置2と複数のスレーブ通信装置32とが単一のバス4を介して接続されて構成されている。スレーブ通信装置32において、バス接続線15においてプルアップ抵抗器18aの接続点15aと接続端子16との間の区間には電流消費回路33が接続されている。
電流消費回路33は、図14に示すように、スイッチ回路33aが抵抗器33bに対して並列接続されて構成されている。スイッチ回路33aは、タイミング生成回路12eから入力しているイネーブル信号がオンのときにオフ(開状態、非接続状態)となり、イネーブル信号がオフのときにオン(閉状態、接続状態)となる。即ち、電流消費回路33は、イネーブル信号がオンのときには、イネーブル信号がオフのときよりも自身の抵抗値が増加することで、電源電圧からバス接続線15に流れ込んだ電流を消費する特性を有する。タイミング生成回路12e及び電流消費回路33により電流低減手段34が構成されている。尚、電流消費回路33も、図14に示した回路構成に限らず、イネーブル信号がオンのときにオフのときよりも電源電圧からバス接続線15に流れ込んだ電流を消費する特性を有する回路構成であれば、どのような回路構成としても良い。即ち、コイル等を有する回路構成としても良い。
以上に説明したように第3の実施形態によれば、スレーブ通信装置32において、タイミング生成回路12e及び電流消費回路33を設け、電流消費回路33の動作をイネーブル信号により切替え、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からバス接続線15に流れ込んだ電流をバス接続線15で消費するようにした。これにより、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からバス接続線15に流れ込んだ電流をバス接続線15で消費することができる。その結果、第1の実施形態と同様に、スレーブ通信装置3からバス4に流れ込む電流を抑制することができ、バス4上の信号に重なってしまうノイズを低減させることができる。
(第4の実施形態)
次に、本発明の第4の実施形態について、図15を参照して説明する。尚、上記した第1の実施形態と同一部分については説明を省略し、異なる部分について説明する。第4の実施形態では、バス通信システム41は、マスタ通信装置2と複数のスレーブ通信装置42とが単一のバス4を介して接続されて構成されている。スレーブ通信装置42は、第1から第3の実施形態で説明したタイミング生成回路12eに代えて電圧監視回路43を有する。
電圧監視回路43は、バス4上の信号の電圧を監視し(読取り)、監視している電圧をコンパレータにより基準値と比較し、監視している電圧が基準値を超えている場合にオン信号を論理積回路44の一方の入力端子に出力する。又、ロジック回路12のデータ送信制御回路12dは、データ送信回路12cから入力した送信データをドライバ回路14に出力すると共に、論理積回路44の他方の反転入力の入力端子にも出力する。論理積回路44は、バス4上の信号の電圧が基準値を超え、且つデータ送信制御回路12dから送信データが出力されていない期間でイネーブル信号をオンとする。即ち、第4の実施形態では、マスタ通信装置2から同期信号が送信されており且つスレーブ通信装置3からデータ信号が送信されていない期間を電圧監視回路43により特定する。電圧監視回路43、論理積回路44及び抵抗増加回路18により電流低減手段45が構成されている。
以上に説明したように第4の実施形態によれば、スレーブ通信装置42において、電圧監視回路43、論理積回路44及び抵抗増加回路18を設け、抵抗増加回路18の動作をイネーブル信号により切替え、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からの電流をバス接続線15に流れ難くするようにした。これにより、第1の実施形態と同様に、同期信号が送信されており且つデータ信号が送信されていない期間で電源電圧からバス接続線15に流れ込む電流を抑制することができ、スレーブ通信装置3からバス4に流れ込む電流を抑制することができる。
(第5の実施形態)
次に、本発明の第5の実施形態について、図16を参照して説明する。尚、上記した第1の実施形態と同一部分については説明を省略し、異なる部分について説明する。第5の実施形態では、スレーブ通信装置3は、データ信号を同期信号に重ねてドライバ回路14から送信するときには、データ信号を送信しないときと同様に、イネーブル信号をオフからオンに切替えたタイミングから所定期間が経過した後にイネーブル信号をオンからオフに切替える。
第5の実施形態によれば、マスタ装置2からの同期信号の送信とスレーブ通信装置3からのデータ信号の送信とが重ねる期間で電源電圧からバス接続線15に流れ込む電流を抑制することができ、スレーブ通信装置3からバス4に流れ込む電流を抑制することができる。即ち、マスタ装置2からの同期信号の送信とスレーブ通信装置3からのデータ信号の送信とが重ねる期間では、スレーブ通信装置3からバス4に電流が流れ込むか否かが不定であるが、仮にスレーブ通信装置3からバス4に電流が流れ込む場合であっても、そのスレーブ通信装置3からバス4に流れ込む電流を抑制することができる。
(その他の実施形態)
本発明は、上記した実施形態にのみ限定されるものではなく、以下のように変形又は拡張することができる。
第1から第3の実施形態を複数組み合わせた構成としても良い。即ち、例えば抵抗増加回路18と電流引抜回路23とを併用した構成としても良いし、抵抗増加回路18と電流引抜回路23と電流消費回路33とを併用した構成としても良い。
第2及び第3の実施形態において、それぞれタイミング生成回路12eに代えて第4の実施形態で説明した電圧監視回路43を有する構成としても良いし、イネーブル信号の切替を第5の実施形態で説明したタイミングで制御しても良い。
第1から第3の実施形態で説明したタイミング生成回路12eと、第4の実施形態で説明した電圧監視回路43とを併用し、例えばタイミング生成回路12eの出力と電圧監視回路43の出力との論理積又は論理和をイネーブル信号としても良い。
図面中、1、21、31、41はバス通信システム、2はマスタ通信装置、3、22、32、42はスレーブ通信装置、4はバス、12bは同期回路、13はレシーバ回路、14はドライバ回路、15はバス接続線、18a、18bはプルアップ抵抗器、18は抵抗増加回路、19、24、34、45は電流低減手段、23は電流引抜回路、23aは定電流回路、33は電流消費回路、43は電圧監視回路である。

Claims (10)

  1. マスタ通信装置(2)と単一のバス(4)を介して接続され、前記マスタ通信装置から送信される同期信号に重ねてデータ信号を送信するスレーブ通信装置(3、22、32、42)において、
    少なくとも前記マスタ通信装置から前記同期信号が送信されている期間で自装置から前記バスに流れ込む電流を低減させる電流低減手段(19、24、34、45)を備えたことを特徴とするスレーブ通信装置。
  2. 請求項1に記載したスレーブ通信装置において、
    前記電流低減手段は、前記マスタ通信装置から前記同期信号が送信されており、且つ自装置から前記データ信号が送信されていない期間で自装置から前記バスに流れ込む電流を低減させることを特徴とするスレーブ通信装置。
  3. 請求項1又は2に記載したスレーブ通信装置において、
    前記マスタ通信装置から所定の送信周期で間欠的に送信される同期信号を受信するレシーバ回路(13)と、前記同期信号から同期タイミングを生成する同期回路(12b)と、データ信号を前記同期タイミングに追従して前記同期信号に重ねて送信するドライバ回路(14)と、を備え、前記バスと前記ドライバ回路及び前記レシーバ回路とを接続するバス接続線(15)がプルアップ抵抗器(18a、18b)により電源電圧側にプルアップ接続されており、
    前記電流低減手段は、前記バス接続線から前記バスに流れ込む電流を低減させることで、自装置から前記バスに流れ込む電流を低減させることを特徴とするスレーブ通信装置。
  4. 請求項3に記載したスレーブ通信装置において、
    前記電流低減手段(19)は、前記電源電圧と前記バス接続線との間の抵抗値を増加させる抵抗増加回路(18)を有し、前記電源電圧と前記バス接続線との間の抵抗値を前記抵抗増加回路により増加させることで、前記電源電圧から前記バス接続線に流れ込む電流を低減させ、前記バス接続線から前記バスに流れ込む電流を低減させることを特徴とするスレーブ通信装置(3)。
  5. 請求項3に記載したスレーブ通信装置において、
    前記電流低減手段(24)は、前記電源電圧から前記バス接続線に流れ込んだ電流をグランドに誘導する電流引抜回路(23)を有し、前記電源電圧から前記バス接続線に流れ込んだ電流を前記電流引抜回路によりグランドに誘導することで、前記バス接続線から前記バスに流れ込む電流を低減させることを特徴とするスレーブ通信装置(22)。
  6. 請求項5に記載したスレーブ通信装置において、
    前記電流引抜回路は、定電流回路(23a)であることを特徴とするスレーブ通信装置。
  7. 請求項3に記載したスレーブ通信装置において、
    前記電流低減手段(34)は、前記電源電圧から前記バス接続線に流れ込んだ電流を当該バス接続線で消費する電流消費回路(33)を有し、前記電源電圧から前記バス接続線に流れ込んだ電流を前記電流消費回路により消費することで、前記バス接続線から前記バスに流れ込む電流を低減させることを特徴とするスレーブ通信装置(32)。
  8. 請求項2から7の何れか一項に記載したスレーブ通信装置において、
    前記電流低減手段(19、24、34)は、前記同期タイミングに基づいて、少なくとも前記マスタ通信装置から前記同期信号が送信されている期間を特定することを特徴とするスレーブ通信装置(3、22、32)。
  9. 請求項2から7の何れか一項に記載したスレーブ通信装置において、
    前記バス上の信号の電圧を監視する電圧監視回路(43)を備え、
    前記電流低減手段(45)は、前記電圧監視回路により監視されている前記バス上の信号の電圧に基づいて、少なくとも前記マスタ通信装置から前記同期信号が送信されている期間を特定することを特徴とするスレーブ通信装置(42)。
  10. 請求項1から9の何れか一項に記載したスレーブ通信装置と、
    前記マスタ通信装置と、を備えたことを特徴とするバス通信システム(1、21、31、41)。
JP2014102308A 2014-05-16 2014-05-16 スレーブ通信装置及びバス通信システム Expired - Fee Related JP6201890B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014102308A JP6201890B2 (ja) 2014-05-16 2014-05-16 スレーブ通信装置及びバス通信システム
US14/711,825 US9852099B2 (en) 2014-05-16 2015-05-14 Slave communication device and bus communication system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014102308A JP6201890B2 (ja) 2014-05-16 2014-05-16 スレーブ通信装置及びバス通信システム

Publications (2)

Publication Number Publication Date
JP2015219692A true JP2015219692A (ja) 2015-12-07
JP6201890B2 JP6201890B2 (ja) 2017-09-27

Family

ID=54538633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014102308A Expired - Fee Related JP6201890B2 (ja) 2014-05-16 2014-05-16 スレーブ通信装置及びバス通信システム

Country Status (2)

Country Link
US (1) US9852099B2 (ja)
JP (1) JP6201890B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107180002B (zh) * 2016-03-10 2021-08-13 北京纳衡仪器仪表有限公司 一种使用两线同时传输信息和电源的电路
CN107256199B (zh) * 2017-06-05 2021-02-19 上海爱信诺航芯电子科技有限公司 一种低功耗的单总线电路
JP7257260B2 (ja) * 2019-06-04 2023-04-13 株式会社マキタ バッテリ接続システム、バッテリパック、電動作業機および充電器
US20200266967A1 (en) * 2020-02-05 2020-08-20 Intel Corporation Bi-directional buffer with circuit protection time synchronization
CN112542037A (zh) * 2020-12-23 2021-03-23 深圳市骏普科技开发有限公司 数字抄表通讯系统
CN116636183A (zh) * 2021-05-31 2023-08-22 华为技术有限公司 计算机系统及总线流量控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746104A (ja) * 1994-02-04 1995-02-14 Kawasaki Steel Corp プログラマブル入力回路
JP2014030125A (ja) * 2012-07-31 2014-02-13 Denso Corp トランシーバ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117843A (ja) 1983-11-29 1985-06-25 Sharp Corp デ−タ伝送システムの信号出力方式
JPH08265859A (ja) 1995-03-23 1996-10-11 Kansei Corp スイッチ入力判断回路
US6693678B1 (en) 1997-12-18 2004-02-17 Thomson Licensing S.A. Data bus driver having first and second operating modes for coupling data to the bus at first and second rates
EP1128271A1 (en) * 2000-02-22 2001-08-29 THOMSON multimedia S.A. Method for the serial transfer of data between two electronic bus stations and bus station for use in said method
US20030201789A1 (en) * 2002-04-25 2003-10-30 Tillema John Edward Bus termination system and method
US8307227B2 (en) * 2006-11-08 2012-11-06 Freescale Semiconductor, Inc. Data communication system and method
US8892922B2 (en) * 2010-11-30 2014-11-18 Apple Inc. Voltage detection
JP6191530B2 (ja) 2014-04-11 2017-09-06 株式会社デンソー バス通信システム及びマスタ通信装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0746104A (ja) * 1994-02-04 1995-02-14 Kawasaki Steel Corp プログラマブル入力回路
JP2014030125A (ja) * 2012-07-31 2014-02-13 Denso Corp トランシーバ

Also Published As

Publication number Publication date
JP6201890B2 (ja) 2017-09-27
US9852099B2 (en) 2017-12-26
US20150331819A1 (en) 2015-11-19

Similar Documents

Publication Publication Date Title
JP6201890B2 (ja) スレーブ通信装置及びバス通信システム
US7668995B2 (en) IIC bus communication system capable of suppressing freeze of IIC bus communication and method for controlling IIC bus communication
JP5231393B2 (ja) 多電圧チップのためのパワーokの伝達
US10666320B2 (en) Ringing suppression circuit
US9735820B2 (en) Multi-current harmonized paths for low power local interconnect network (LIN) receiver
JP7006876B2 (ja) 半導体装置、電池監視システム、および半導体装置の起動方法
US20150277527A1 (en) USB hub, control module of USB hub and method of controlling USB hub
JP2011077814A (ja) 半導体装置及び半導体装置の電源制御方法
US9270505B2 (en) Communication system
US9819518B2 (en) Semiconductor device, semiconductor system including the same, and control method of semiconductor device
US10355692B2 (en) Power source monitoring circuit, power on reset circuit, and semiconductor device
US9612636B2 (en) Token-based power-switch control circuits
JP6191530B2 (ja) バス通信システム及びマスタ通信装置
CN110475324B (zh) 用于低功率模式的低功率心跳
CN111338460B (zh) 电子装置以及供电方法
KR20150043634A (ko) 반도체 장치
JP2016058949A (ja) 単一バス通信システム、マスタ通信装置及びスレーブ通信装置
JP6020076B2 (ja) インタフェース回路及び半導体装置
JP7385154B2 (ja) システムコンポーネント、電子デバイス及び制御信号を提供する方法
JP7062886B2 (ja) 通信装置
JP5678843B2 (ja) 集積回路装置
CN107025921B (zh) 存储器装置和用于驱动存储器装置的方法
JP5509187B2 (ja) 出力バッファ回路およびファンアウトバッファ
JP2023110503A (ja) 通信装置
US8971001B2 (en) Overvoltage protection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170801

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170814

R151 Written notification of patent or utility model registration

Ref document number: 6201890

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees