JP6020076B2 - インタフェース回路及び半導体装置 - Google Patents

インタフェース回路及び半導体装置 Download PDF

Info

Publication number
JP6020076B2
JP6020076B2 JP2012252273A JP2012252273A JP6020076B2 JP 6020076 B2 JP6020076 B2 JP 6020076B2 JP 2012252273 A JP2012252273 A JP 2012252273A JP 2012252273 A JP2012252273 A JP 2012252273A JP 6020076 B2 JP6020076 B2 JP 6020076B2
Authority
JP
Japan
Prior art keywords
signal
circuit
voltage
level
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012252273A
Other languages
English (en)
Other versions
JP2014103447A (ja
Inventor
友彦 古藤
友彦 古藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Socionext Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Socionext Inc filed Critical Socionext Inc
Priority to JP2012252273A priority Critical patent/JP6020076B2/ja
Publication of JP2014103447A publication Critical patent/JP2014103447A/ja
Application granted granted Critical
Publication of JP6020076B2 publication Critical patent/JP6020076B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)

Description

インタフェース回路及び半導体装置に関する。
従来、電子機器は、互いに接続された複数の半導体装置(半導体チップ)を有している。各半導体装置は、接続された半導体装置と通信を行うためのインタフェース回路を含む(例えば、特許文献1,2参照)。
国際公開第2002/45268号 特開2011−41109号公報
電子機器は、消費電力の低減が求められている。このため、電子機器に含まれる半導体装置のインタフェース回路は、同様に消費電力の低減が求められている。
本発明の一観点によれば、外部端子に外部装置が接続され、前記外部装置と信号の授受を行うためのインタフェース回路であって、前記外部端子の電圧レベルに応じた第1の受信信号を出力する入力バッファと、前記外部端子の電圧レベルに応じた第2の受信信号を出力するシュミット回路とを含む入力回路と、前記入力回路の動作状態を制御する制御信号に応じて、前記入力回路と前記外部装置へ第1の電圧値、又は前記第2の電圧値より低い第2の電圧値の駆動電圧を出力する電圧生成回路と、前記制御信号に応じて、前記第1の受信信号、又は前記第2の受信信号を選択して出力する選択回路と、を有する。
本発明の一観点によれば、消費電力の低減を図ることができる。
システムの概略図である。 第1の実施形態のインタフェース回路の回路図である。 インタフェース回路の動作を示す波形図である。 インタフェース回路の動作を示す波形図である。 第2の実施形態のインタフェース回路の回路図である。 インタフェース回路の動作を示す波形図である。 第3の実施形態のインタフェース回路の回路図である。 インタフェース回路の動作を示す波形図である。 第4の実施形態のインタフェース回路の回路図である。 インタフェース回路の動作を示す波形図である。 第5の実施形態のインタフェース回路の回路図である。 インタフェース回路の動作を示す波形図である。 第6の実施形態のインタフェース回路の回路図である。 インタフェース回路の動作を示す波形図である。 第7の実施形態のインタフェース回路の回路図である。 インタフェース回路の動作を示す波形図である。
(第1の実施形態)
以下、第1の実施形態を説明する。
図1に示すように、このシステムは、システム装置10と、このシステム装置10と接続された外部装置20を有している。システム装置10及び外部装置20は、例えば半導体装置(デバイス)である。システム装置10は、外部端子P10〜P13を有している。外部装置20は外部端子P21〜P23を有している。システム装置10の外部端子P10は外部電源電圧VDEを供給するための電源配線に接続されている。システム装置10の外部端子P11,P12,P13は、外部装置20の外部端子P21,P22,P23にそれぞれ接続されている。外部端子P13,P23は接地されている。
システム装置10は、内部回路11とインタフェース回路(「I/F」と表記)12を有している。外部装置20は、内部回路21とインタフェース回路(「I/F」と表記)22を有している。内部回路11は、インタフェース回路12に対して制御信号と送信データを出力する。また、内部回路11は、インタフェース回路12から出力される受信データを入力する。
インタフェース回路12は、外部端子P10を介してシステム装置10の外部から供給される外部電源電圧VDEに基づいて駆動電圧を生成する。そして、インタフェース回路12は、制御信号に応答して駆動電圧の電圧値を制御する。インタフェース回路12に含まれる入出力回路は、その駆動電圧に従って動作する。また、インタフェース回路12は、生成した駆動電圧VD1を、外部端子P11を介してシステム装置10の外部に出力する。駆動電圧VD1は、外部端子P11に接続された外部装置20の外部端子P21を介してインタフェース回路22に供給される。インタフェース回路22に含まれる入出力回路は、その駆動電圧VD1に従って動作する。
インタフェース回路12は、内部回路11から供給される送信データに応じた送信信号を出力する。その送信信号は、システム装置10の外部端子P12と外部装置20の外部端子P22を介して外部装置20のインタフェース回路22に供給される。インタフェース回路22は、受信した信号に応じた受信データを出力する。同様に、外部装置20のインタフェース回路22は、内部回路21から供給される送信データに応じた送信信号を出力する。その送信信号は、外部装置20の外部端子P22,システム装置10の外部端子P12を介してシステム装置10のインタフェース回路12に供給される。インタフェース回路12は、受信した信号に応じた受信データを出力する。
なお、システム装置10の内部回路11は、図示しない電源端子を介してシステム装置10の外部から供給される電源電圧、またはその電源電圧に基づいて生成した駆動電圧により動作する。同様に、外部装置20の内部回路21は、図示しない電源端子を介して外部装置20の外部から供給される電源電圧、またはその電源電圧に基づいて生成した駆動電圧により動作する。
図2に示すように、システム装置10は、インタフェース回路12と選択回路13を有している。インタフェース回路12は、入出力回路31と電圧生成回路32を有している。
入出力回路31は、出力バッファ41と入力バッファ42,43を有している。出力バッファ41の高電位側電源端子は、後述する電圧生成回路32により生成される駆動電圧VD1を伝達する配線(以下、電源配線VD1とする)に接続され、出力バッファ41の低電位側電源端子は外部端子P13に接続されている。この外部端子P13は接地されている。従って、出力バッファ41の低電位側電源端子は、接地レベル(0ボルト(V))となる。同様に、入力バッファ42,43の高電位側電源端子は電源配線VD1に接続され、低電位側電源端子は外部端子P13に接続されている。
出力バッファ41の入力端子には、図1に示す内部回路11から送信データTD1供給され、出力バッファ41の出力端子は外部端子P12に接続されている。出力バッファ41は、送信データTD1に応じた信号を出力する。入力バッファ42の入力端子は外部端子P12に接続されている。入力バッファ42の出力端子は選択回路13に接続されている。入力バッファ42は、外部端子P12のレベルに応じた信号R1aを出力する。同様に、入力バッファ43の入力端子は外部端子P12に接続されている。入力バッファ43の出力端子は選択回路13に接続されている。入力バッファ43は、外部端子P12のレベルに応じた信号R1bを出力する。
入力バッファ43は、シュミット特性を持つバッファ回路である。以下、入力バッファ43を、シュミット回路43と呼ぶ場合がある。一方、入力バッファ42は、シュミット特性を持たないバッファ回路である。例えば、入力バッファ42は、高電位側電源端子の電圧レベルと低電位側電源端子の電圧レベルの中間レベルをしきい値電圧とする。つまり入力バッファ42は、1つのしきい値電圧に応じた入力特性を持つ。この入力バッファ42は、シュミット回路43と比べて速い応答特性を持つ。シュミット回路43は、入力バッファ42と比べ、入力信号に混入するノイズに対する耐性が高い。
電圧生成回路32には、パワーダウン信号PDNとスタンバイ信号STBYが図1に示す内部回路11から供給される。電圧生成回路32は、外部電源電圧VDEに基づいて駆動電圧VD1を生成する。そして、電圧生成回路32は、パワーダウン信号PDN及びスタンバイ信号STBYに基づいて、駆動電圧VD1の電圧値を制御する。
例えば、電圧生成回路32は、Lレベル(低電位電源電圧)のパワーダウン信号PDN及びスタンバイ信号STBYに応答して、電圧値V2の駆動電圧VD1を生成する。電圧値V2は、入出力回路31に含まれる出力バッファ41及び入力バッファ42,42の標準的な(Typical)動作電圧値に設定され、例えば3.3ボルト[V]である。電圧値V2の駆動電圧VD1は動作電圧の一例である。
また、電圧生成回路32は、Hレベル(高電位電源電圧)のスタンバイ信号STBYとLレベルのパワーダウン信号PDNに応答して、電圧値V1の駆動電圧VD1を生成する。電圧値V1は、インタフェース回路12に含まれる出力バッファ41及び入力バッファ42,43とインタフェース回路22に含まれる出力バッファ61及び入力バッファ62の共通な動作電圧範囲のうち、最低(Minimum)電圧に応じて設定され、例えば1ボルト[V]である。電圧値V1の駆動電圧VD1は待機電圧の一例である。
そして、電圧生成回路32は、Hレベルのパワーダウン信号PDNに応答して、電圧値V0の駆動電圧VD1を生成する。電圧値V0は、入出力回路31の動作を停止させるように低電位側電源端子の電圧レベルと等しく設定され、例えば0ボルト[V]である。電圧値V0の駆動電圧VD1は停止電圧の一例である。
例えば、電圧生成回路32は、電圧値V2の電圧を生成する第1の電圧生成部と、電圧値V1の電圧を生成する第2の電圧生成部を有する。そして、スタンバイ信号STBYとパワーダウン信号PDNに基づいて、第1の電圧生成部と第2の電圧生成部を活性化又は非活性化することにより、電圧値V2又は電圧値V1の駆動電圧VD1を生成する。そして、スタンバイ信号STBYとパワーダウン信号PDNに基づいて出力端子を、例えば接地電位となる電源配線に接続することで、電圧値V0の駆動電圧VD1を生成する。
選択回路13には、入力バッファ42の出力信号R1aと、入力バッファ43の出力信号R1bが供給される。また、選択回路13には、スタンバイ信号STBYが供給される。選択回路13は、スタンバイ信号STBYに応じて出力信号R1a,R1bのうちの何れか一方を選択し、選択した信号に応じた(例えば選択した信号のレベルと等しい)受信データRD1を出力する。例えば、選択回路13は、Lレベルのスタンバイ信号STBYに応答して入力バッファ42の出力信号R1aを選択し、選択した信号R1aに応じた受信データRD1を出力する。一方、選択回路13は、Hレベルのスタンバイ信号STBYに応答して入力バッファ43の出力信号R1bを選択し、選択した信号R1bに応じた受信データRD1を出力する。スタンバイ信号STBYは制御信号の一例である。
上記したように、電圧生成回路32は、スタンバイ信号STBYがLレベルのとき、動作電圧を出力し、スタンバイ信号STBYがHレベルのとき、待機電圧を出力する。従って、選択回路13は、入出力回路31が動作電圧にて動作するとき、入力バッファ42の出力信号R1aに応じた受信データRD1を出力する。そして、選択回路13は、入出力回路31が待機電圧にて動作するとき、入力バッファ43(シュミット回路42)の出力信号R1bに応じた受信データRD1を出力する。
外部装置20のインタフェース回路22は入出力回路51を有し、入出力回路51は出力バッファ61と入力バッファ62を含む。入力バッファ62は、システム装置10のインタフェース回路12に含まれる入力バッファ42と同様に、シュミット特性を持たないバッファ回路である。
出力バッファ61の高電位側電源端子と入力バッファ62の高電位側電源端子は、外部装置20の外部端子P21に接続されている。この外部端子P21は、システム装置10の外部端子P11に接続されている。従って、出力バッファ61と入力バッファ62の高電位側電源端子には、電圧生成回路32により生成された駆動電圧VD1が供給される。出力バッファ61の低電位側電源端子と入力バッファ62の低電位側電源端子は外部端子P23に接続され、この外部端子P23は接地されている。出力バッファ61及び入力バッファ62は、システム装置10のインタフェース回路12から供給される駆動電圧VD1により動作する。
出力バッファ61の入力端子には、図1に示す内部回路21から送信データTD2が供給され、出力バッファ61の出力端子は外部端子P22に接続されている。出力バッファ61は、送信データTD2に応じた信号を出力する。入力バッファ62の入力端子は外部端子P22に接続されている。入力バッファ62は、外部端子P22のレベルに応じた受信データRD2を出力する。受信データRD2は、図1に示す内部回路21に供給される。
次に、作用を説明する。
図3に示すように、スタンバイ信号STBYがLレベルのとき、駆動電圧VD1は電圧値V2である。
そして、図2に示す選択回路13は、Lレベルのスタンバイ信号STBYに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。従って、図2に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。さらに、入出力回路31は、電圧値V2の駆動電圧VD1に基づいて、標準的な速度(入力信号に対する応答速度)にて動作する。これにより、システム装置10と外部装置20の間において、高速なデータ転送を可能とする。
スタンバイ信号STBYがLレベルからHレベルの立ち上がる(時刻T1)と、駆動電圧VD1の電圧値は、電圧値V2から電圧値V1へと変化する。図2に示す選択回路13は、Hレベルのスタンバイ信号STBYに応答して、入力バッファ43の出力信号R1bを選択し、その信号R1bに応じた受信データRD1を出力する。従って、図2に示す入出力回路31及び選択回路13は、シュミット機能が有る回路として動作する。
電圧値V1は、動作電圧である電圧値V2より低い値である。従って、入出力回路31における消費電流は、電圧値V2の駆動電圧VD1のときと比べ低減される。同様に、外部装置20の入出力回路51における消費電流が低減される。
半導体装置において、高集積化のため、インタフェース回路12,22に含まれるMOS型トランジスタの微細化が進められている。トランジスタの微細化に従って、そのトランジスタにおけるオフリーク電流が増加する傾向にある。従って、信号の授受を行っていないときのインタフェース回路における消費電流は、インタフェース回路に含まれるトランジスタの微細化に従って増加する。
これに対し、本実施形態では、待機状態において、インタフェース回路12,22の駆動電圧VD1を、動作電圧である電圧値V2より低い電圧値V1に変更する。従って、インタフェース回路12,22に含まれるトランジスタのオフリーク電流は、電圧値V2の駆動電圧VD1をインタフェース回路12,22に供給する場合と比べ少なくなる。そして、入出力回路31,51に供給される駆動電圧VD1は、通常動作のために供給される電圧値V2よりも低い電圧値V1である。このため、駆動電圧VD1の電圧値と電源配線間つまり出力バッファ41と入力バッファ42,43の電源端子間に流れる電流の積による入出力回路31の消費電力が低減する。同様に、駆動電圧VD1の電圧値と電源配線間つまり出力バッファ61と入力バッファ62の電源端子間に流れる電流の積による入出力回路51の消費電力が低減する。
待機電圧である電圧値V1は、インタフェース回路12に含まれる出力バッファ41及び入力バッファ42,43と、インタフェース回路22に含まれる出力バッファ61及び入力バッファ62の共通な動作電圧範囲の最低値に応じて設定されている。従って、図1に示す内部回路11は、インタフェース回路12,22を介して内部回路21と、低速な通信を行うことが可能となる。このため、例えば、内部回路11,21の動作モードを変更することや、状態遷移(ステート遷移)の情報の授受を行うことができる。
そして、図2に示す入出力回路31及び選択回路13は、シュミット機能を有する回路として動作している。従って、シュミット機能を有していない場合と比べ、入出力回路31は、外部ノイズに対して高い耐性を有する。つまり、外部ノイズを内部回路11(図1参照)に伝播することを低減し、内部回路11の誤動作を低減することができる。
次に、スタンバイ信号STBYがHレベルからLレベルの立ち下がる(時刻T2)と、駆動電圧VD1の電圧値は、電圧値V1から電圧値V2へと上昇する。図2に示す選択回路13は、Lレベルのスタンバイ信号STBYに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。従って、図2に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。
図4の上段に示すように、駆動電圧VD1が電圧値V2(動作電圧)になる(時刻T3)と、図2に示すインタフェース回路12,22は、電圧値V2の駆動電圧VD1に基づく通信(高速通信)が可能となる。
図4の下段に比較例の波形を示す。このように、駆動電圧VD1を電圧値V0(0ボルト)まで低下させると、その駆動電圧VD1は、時刻T4において電圧値V2となる。この時刻T4は、電圧値V1の駆動電圧VD1を上昇させて電圧値V2となる時刻T3(図4の上段に示す)より遅い。そして、駆動電圧VD1を電圧値V0(0ボルト)まで低下させた場合、駆動電圧VD1が電圧値V2まで上昇した後にデバイスの初期化シーケンスを行う必要がある。デバイスの初期化シーケンスは、駆動電圧VD1の低下によって保持されない信号レベルの設定を含む。例えば、フリップフロップ回路は、駆動電圧VD1の供給後、出力信号レベルが不定(Hレベル又はLレベル)である。このため、フリップフロップ回路のセット端子やリセット端子に信号を供給して出力信号レベルを所望のレベル(Hレベル又はLレベル)にセットする必要がある。このような初期化シーケンスを行った後、通信を開始する(例えば、時刻T5)。
これに対し、本実施形態の場合、電圧値V1の駆動電圧VD1がインタフェース回路12,22に供給されている。って、例えば、フリップフロップ回路は、電圧値V1の駆動電圧VD1により出力信号レベルを保持している。このため、デバイスの初期化シーケンスは不要である。従って、駆動電圧VD1が電圧値V2になった時刻T3において、通信が可能である。これにより、スタンバイ信号STBYによって待機状態を解除してから短時間で高速通信が可能となる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(1−1)電圧生成回路32は、パワーダウン信号PDN及びスタンバイ信号STBYに基づいて、入出力回路31に供給する駆動電圧VD1の電圧値を制御する。駆動電圧VD1は、外部端子P11を介して外部装置20に供給される。外部装置20の入出力回路51は、駆動電圧VD1に基づいて動作する。駆動電圧VD1の電圧値V1は、動作電圧である電圧値V2より低い値である。従って、待機状態の入出力回路31における消費電流を、電圧値V2の駆動電圧VD1のときと比べ、低減することができる。同様に、待機状態の外部装置20の入出力回路51における消費電流を低減することができる。
(1−2)選択回路13は、Hレベルのスタンバイ信号STBYに応答して、入力バッファ43の出力信号R1bを選択し、その信号R1bに応じた受信データRD1を出力する。従って、入出力回路31及び選択回路13は、シュミット機能が有る回路として動作する。待機電圧である電圧値V1は、インタフェース回路12に含まれる出力バッファ41及び入力バッファ42,43と、インタフェース回路22に含まれる出力バッファ61及び入力バッファ62の共通な動作電圧範囲の最低値に応じて設定されている。従って、内部回路11は、インタフェース回路12,22を介して内部回路21と、低速な通信を行うことが可能となる。このため、例えば、内部回路11,21の動作モードを変更することや、状態遷移(ステート遷移)の情報の授受を行うことができる。
(1−3)入出力回路31及び選択回路13は、シュミット機能を有する回路として動作している。従って、シュミット機能を有していない場合と比べ、入出力回路31は、外部ノイズに対して高い耐性を有する。つまり、外部ノイズを内部回路11に伝播することを低減し、内部回路11の誤動作を低減することができる。
(1−4)待機状態において、電圧値V1の駆動電圧VD1がインタフェース回路12,22に供給されている。従って、例えばフリップフロップ回路のレベルが保持されているため、デバイスの初期化シーケンスは不要である。従って、駆動電圧VD1が電圧値V2になった時刻T3において、通信が可能である。これにより、スタンバイ信号STBYによって待機状態を解除してから通信可能となるまでの時間(復帰に要する時間)を、停止状態とする場合と比べ短縮することができる。
(第2の実施形態)
次に、第2の実施形態を説明する。
なお、上記の実施形態と同じ部材については同じ符号を付し、その説明の全てまたは一部を省略する。
図5に示すように、このシステムは、互いに接続されたシステム装置10aと外部装置20を有している。システム装置10aは、インタフェース回路12aと選択回路13を有している。インタフェース回路12aは、入出力回路31、電圧生成回路32aを有している。なお、図5では省略しているが、システム装置10aは内部回路11(図1参照)を有し、外部装置20は内部回路21(図1参照)を有している。なお、内部回路11,21については、後述する他の実施形態においても同様である。
電圧生成回路32aは、駆動電圧VD1が動作電圧(電圧値V2)において安定しているときに第1のレベル(例えばHレベル)の安定信号Ssを出力する。また、電圧生成回路32aは、駆動電圧VD1が安定していないとき、または駆動電圧VD1の電圧値と動作電圧(電圧値V2)の差の値が所定値以上のときに第1のレベルと異なる第2のレベル(例えばLレベル)の安定信号Ssを出力する。
選択回路13は、電圧生成回路32aから出力される安定信号Ssに応答して、入力バッファ42の出力信号R1aと入力バッファ43の出力信号R1bのうちの何れか一方を選択し、選択した信号と等しいレベルの受信データRD1を出力する。例えば、選択回路13は、Hレベルの安定信号Ssに応答して入力バッファ42の出力信号R1aを選択し、選択した信号R1aに応じた受信データRD1を出力する。一方、選択回路13は、Lレベルの安定信号Ssに応答して入力バッファ43の出力信号R1bを選択し、選択した信号R1bに応じた受信データRD1を出力する。
次に、作用を説明する。
図6に示すように、スタンバイ信号STBYがLレベルのとき、駆動電圧VD1は電圧値V2であり、安定信号SsはHレベルである。従って、図5に示す選択回路13は、Hレベルの安定信号Ssに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。このため、図5に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。
スタンバイ信号STBYがLレベルからHレベルに立ち上がる(時刻T1)と、駆動電圧VD1の電圧値は、電圧値V2から電圧値V1へと変化し、Lレベルの安定信号Ssが出力される。図5に示す選択回路13は、Lレベルの安定信号Ssに応答して、入力バッファ43の出力信号R1bを選択し、その信号R1bに応じた受信データRD1を出力する。従って、図5に示す入出力回路31及び選択回路13は、シュミット機能が有る回路として動作する。
次に、スタンバイ信号STBYがHレベルからLレベルへ立ち下がる(時刻T2)と、駆動電圧VD1の電圧値は、電圧値V1から電圧値V2へと上昇する。そして、駆動電圧VD1が電圧値V2にて安定になる(時刻T3)と、Hレベルの安定信号Ssが出力される。図5に示す選択回路13は、Hレベルの安定信号Ssに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。従って、図5に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。
駆動電圧VD1が変化する割合(単位時間における変化量)は、図5に示す電圧生成回路32aの供給能力と、負荷の大きさ(駆動電圧VD1を供給する電源配線の寄生抵抗や寄生容量の大きさ、駆動電圧VD1を供給する素子の数、等)の影響を受ける。つまり、駆動電圧VD1が変化する期間(図6において時刻T2から時刻T3までの期間)の長さは、電圧生成回路32aの供給能力と負荷の大きさに応じて変化する。
図5に示す入力バッファ42のしきい値は、例えば、駆動電圧VD1の1/2(2分の1、ただし、低電位側電源端子の電圧が0ボルトのとき)である。従って、駆動電圧VD1の電圧値が低い(電圧値V1に近い)場合、入力信号に混入するノイズに応答して出力信号のレベルが変化することがある。このような信号レベルの変化は、内部回路11(図1参照)における誤動作の要因となる。
これに対し、本実施形態では、駆動電圧VD1が電圧値V2にて安定したこと(Hレベルの安定信号Ss)に基づいて、シュミット機能を持つ入力バッファ43からシュミット機能を持たない入力バッファ42に切り替える。つまり、シュミット機能の無い入力バッファ42が安定して動作ようになった後、入出力回路31において、シュミット機能を「有り」から「無し」に変更する。これにより、駆動電圧VD1の電圧値を電圧値V1から電圧値V2へと変更する期間(図6における時刻T2から時刻T3までの期間)におけるノイズ耐性を高め、内部回路11の誤動作を抑制する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(2−1)電圧生成回路32aは、駆動電圧VD1が動作電圧(電圧値V2)において安定しているときに第1のレベル(Hレベル)の安定信号Ssを出力し、駆動電圧VD1が安定していないとき、または駆動電圧VD1の電圧値と動作電圧(電圧値V2)の差の値が所定値以上のときに第2のレベル(Lレベル)の安定信号Ssを出力する。選択回路13は、電圧生成回路32aから出力される安定信号Ssに応答して、入力バッファ42の出力信号R1aと入力バッファ43の出力信号R1bのうちの何れか一方を選択し、選択した信号と等しいレベルの受信データRD1を出力する。従って、入出力回路31及び選択回路13は、駆動電圧VD1が安定していないときにシュミット機能が有る回路として動作する。従って、駆動電圧VD1が安定していないときにおける誤動作を抑制することができる。
(2−2)電圧値V1の駆動電圧VD1が電圧値V2まで上昇して安定するまでに要する時間は、電圧生成回路32aの供給能力と負荷の大きさに応じて変化する。従って、供給能力や負荷の大きさに応じて、駆動電圧VD1が安定した後に、入出力回路31及び選択回路13をシュミット機能が無い回路として動作させることができる。
(第3の実施形態)
次に、第3の実施形態を説明する。
なお、上記の実施形態と同じ部材については同じ符号を付し、その説明の全てまたは一部を省略する。
図7に示すように、このシステムは、互いに接続されたシステム装置10bと外部装置20を有している。システム装置10bは、インタフェース回路12,選択回路13,信号遷移検出回路(TD:TransientDetector)14を有している。インタフェース回路12は、入出力回路31、電圧生成回路32を有している。
スタンバイ信号STBYは、信号遷移検出回路14に供給される。また、入力バッファ43の出力信号R1bは信号遷移検出回路14に供給される。信号遷移検出回路14は、スタンバイ信号STBYと入力バッファ43の出力信号R1bに基づいて検出信号Skを生成する。例えば、信号遷移検出回路14は、Hレベルのスタンバイ信号STBYに応答して検出信号Skをリセットする(例えばLレベルにする)。そして、信号遷移検出回路14は、スタンバイ信号STBYがLレベルのとき、入力バッファ43の出力信号R1bのレベル遷移を検出すると検出信号Skをセット、つまりHレベルの検出信号Skを出力する。
選択回路13は、信号遷移検出回路14から出力される検出信号Skに応答して、入力バッファ42の出力信号R1aと入力バッファ43の出力信号R1bのうちの何れか一方を選択し、選択した信号と等しいレベルの受信データRD1を出力する。例えば、選択回路13は、Hレベルの検出信号Skに応答して入力バッファ42の出力信号R1aを選択し、選択した信号R1aに応じた受信データRD1を出力する。一方、選択回路13は、Lレベルの検出信号Skに応答して入力バッファ43の出力信号R1bを選択し、選択した信号R1bに応じた受信データRD1を出力する。
次に、作用を説明する。
図8に示すように、スタンバイ信号STBYがLレベルからHレベルに立ち上がる(時刻T1)と、駆動電圧VD1の電圧値は、電圧値V2から電圧値V1へと変化する。また、Hレベルのスタンバイ信号STBYにより検出信号SkがLレベルにリセットされる。
次に、スタンバイ信号STBYがHレベルからLレベルの立ち下がる(時刻T2)と、駆動電圧VD1の電圧値は、電圧値V1から電圧値V2へと上昇する。そして、駆動電圧VD1が電圧値V2にて安定になる。
そして、外部端子P12のレベルが変化する(時刻T3)と、図7に示す入力バッファ43の出力信号R1bのレベルが変化する。この出力信号R1bのレベル変化が信号遷移検出回路14により検出されてHレベルの検出信号Skが出力される。図7に示す選択回路13は、Hレベルの検出信号Skに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。従って、図7に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。
上記の外部端子P12におけるレベル変化は、例えば、外部装置20から出力される信号により生じる。外部装置20の内部回路21(図1参照)は、システム装置10bに対する信号、例えば所定の処理を要求するリクエスト信号を外部端子P22から出力する。このように外部装置20から出力される信号をトリガとして、システム装置10bと外部装置20の間のデータ通信が開始されるシステムにおいて、外部ノイズに対する耐性を向上させることが可能となる。
なお、外部端子P12におけるレベル変化は、システム装置10bから外部装置20に対して送信される信号によっても生じる。例えば、システム装置10bは、外部装置20に対して、通信開始を示す信号を出力した後、高速なデータを送信する。通信開始を示す信号に基づいて外部端子P12のレベルが変化し、このレベル変化に応じてシュミット機能が切り替えられる。従って、通信開始を示す信号により入出力回路31の状態を変更する(シュミット有りからシュミット無し)ことで、容易に高速通信を開始することが可能となる。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(3−1)信号遷移検出回路14は、入力バッファ43から出力される受信信号R1bの遷移を検出して検出信号Skをセットする。選択回路13は、検出信号Skに応じて、入力バッファ42の出力信号R1aと入力バッファ43の出力信号R1bのうちの何れか一方を選択し、選択した信号と等しいレベルの受信データRD1を出力する。
受信信号R1bのレベル変化は、外部端子P12におけるレベル変化、例えば、外部装置20から出力される信号により生じる。従って、外部装置20から出力される信号をトリガとして、システム装置10bと外部装置20の間のデータ通信が開始されるシステムにおいて、外部ノイズに対する耐性を向上させることが可能となる。
(第4の実施形態)
次に、第4の実施形態を説明する。
なお、上記の実施形態と同じ部材については同じ符号を付し、その説明の全てまたは一部を省略する。
図9に示すように、このシステムは、互いに接続されたシステム装置10cと外部装置20を有している。システム装置10cは、インタフェース回路12c、選択回路13、信号遷移検出回路14を有している。インタフェース回路12cは、入出力回路31、電圧生成回路32cを有している。
信号遷移検出回路14は、スタンバイ信号STBYと入力バッファ43の出力信号R1bに基づいて検出信号Skを生成する。信号遷移検出回路14は、Hレベルのスタンバイ信号STBYに応答して検出信号Skをリセットする(例えばLレベルにする)。そして、信号遷移検出回路14は、スタンバイ信号STBYがLレベルのとき、入力バッファ43の出力信号R1bのレベル遷移を検出し、Hレベルの検出信号Skを出力する。
電圧生成回路32cは、パワーダウン信号PDNと検出信号Skに応答して、駆動電圧VD1の電圧値を制御する。例えば、電圧生成回路32cは、Hレベルの検出信号SkとLレベルのパワーダウン信号PDNに応答して、電圧値V2の駆動電圧VD1を生成する。また、電圧生成回路32cは、Lレベルの検出信号SkとLレベルのパワーダウン信号PDNに応答して、電圧値V1の駆動電圧VD1を生成する。そして、電圧生成回路32cは、Hレベルのパワーダウン信号PDNに応答して、電圧値V0の駆動電圧VD1を生成する。
次に、作用を説明する。
図10に示すように、スタンバイ信号STBYがLレベルからHレベルに立ち上がる(時刻T1)と、検出信号SkがLレベルにリセットされる。このLレベルの検出信号Skにより、駆動電圧VD1の電圧値は、電圧値V2から電圧値V1へと変化する。
図9に示す電圧生成回路32cは、Lレベルの検出信号Sk(Lレベルのパワーダウン信号PDN)に応答して電圧値V1の駆動電圧VD1を生成する。従って、図10に示すように、パルス状のスタンバイ信号STBYにより、駆動電圧VD1の電圧値を変更することができる。
次に、外部端子P12のレベルが変化する(時刻T2)と、図9に示す入力バッファ43の出力信号R1bのレベルが変化する。この出力信号R1bのレベル変化が信号遷移検出回路14により検出されてHレベルの検出信号Skが出力される。図9に示す選択回路13は、Hレベルの検出信号Skに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。従って、図9に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(4−1)信号遷移検出回路14は、Hレベルのスタンバイ信号STBYに応答して検出信号Skをリセットし、入力バッファ43の出力信号R1bのレベル遷移を検出して検出信号Skをセットする。電圧生成回路32cは、パワーダウン信号PDNと検出信号Skに応答して、駆動電圧VD1の電圧値を制御する。従って、パルス状のスタンバイ信号STBYにより、駆動電圧VD1の電圧値を変更することができる。そして、Hレベルのスタンバイ信号STBYを維持する必要がないため、入出力回路31の待機状態を解除するタイミングを計る必要が無く、内部回路11の処理を軽減することができる。
(第5の実施形態)
次に、第5の実施形態を説明する。
なお、上記の実施形態と同じ部材については同じ符号を付し、その説明の全てまたは一部を省略する。
図11に示すように、このシステムは、互いに接続されたシステム装置10と外部装置20aを有している。外部装置20aは、インタフェース回路22aと選択回路23を有している。インタフェース回路22aは、入出力回路51aと電圧監視回路52を有している。そして、入出力回路51aは、出力バッファ61、入力バッファ62,63を有している。
入力バッファ62の入力端子は外部端子P22に接続されている。入力バッファ62の出力端子は選択回路23に接続されている。入力バッファ62は、外部端子P22のレベルに応じた信号R2aを出力する。同様に、入力バッファ63の入力端子は外部端子P22に接続されている。入力バッファ63の出力端子は選択回路23に接続されている。入力バッファ63は、外部端子P22のレベルに応じた信号R2bを出力する。
入力バッファ63は、システム装置10のインタフェース回路12に含まれる入力バッファ43と同様に、シュミット特性を持つバッファ回路である。そして、入力バッファ62は、入力バッファ42と同様に、シュミット特性を持たないバッファ回路である。例えば、入力バッファ62は、高電位側電源端子の電圧レベルと低電位側電源端子の電圧レベルの中間レベルをしきい値電圧とする。つまり入力バッファ62は、1つのしきい値電圧に応じた入力特性を持つ。この入力バッファ62は、シュミット回路63と比べて速い応答特性を持つ。シュミット回路63は、入力バッファ62と比べ、入力信号に混入するノイズに対する耐性が高い。
電圧監視回路52には、入出力回路51aに含まれる出力バッファ61及び入力バッファ62,63の動作電圧である駆動電圧VD1が供給される。電圧監視回路52は、駆動電圧VD1の電圧値を監視し、監視結果に応じた制御信号ST2を出力する。例えば、電圧監視回路52は、駆動電圧VD1の電圧値と所定のしきい値Vt2とを比較する。しきい値Vt2は、電圧値V1と電圧値V2の間の値に設定される。そして、電圧監視回路52は、駆動電圧VD1の電圧値がしきい値Vt2以上のときにLレベルの制御信号ST2を出力し、駆動電圧VD1の電圧値がしきい値Vt2より低いときにHレベルの制御信号ST2を出力する。この制御信号ST2は、選択回路23に供給される。
選択回路23は、制御信号ST2に応じて、入力バッファ62の出力信号R2aと入力バッファ63の出力信号R2bのうちの何れか一方を選択し、選択した信号に応じた(例えば選択した信号のレベルと等しい)受信データRD2を出力する。例えば、選択回路23は、Lレベルの制御信号ST2に応答して入力バッファ62の出力信号R2aを選択し、選択した信号R2aに応じた受信データRD2を出力する。一方、選択回路23は、Hレベルの制御信号ST2に応答して入力バッファ63の出力信号R2bを選択し、選択した信号R2bに応じた受信データRD2を出力する。
次に、作用を説明する。
図12に示すように、スタンバイ信号STBYがLレベルのとき、駆動電圧VD1は電圧値V2である。従って、Lレベルのスタンバイ信号STBYに応じて、図11に示す入力バッファ42の出力信号R1aが選択される。これにより、図11に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。一方、図11に示すインタフェース回路22aにおいて、駆動電圧VD1の電圧値がしきい値Vt2より高いため、Lレベルの制御信号ST2が出力される。従って、Lレベルの制御信号ST2に応じて、図11に示す入力バッファ62の出力信号R2aが選択される。このため、図11に示す入出力回路51a及び選択回路23は、シュミット機能が無い回路として動作する。
次に、スタンバイ信号STBYがLレベルからHレベルの立ち上がる(時刻T1)と、駆動電圧VD1の電圧値は、電圧値V2から電圧値V1へと変化する。そして、Hレベルのスタンバイ信号STBYに応じて、図11に示す入力バッファ43の出力信号R1bが選択される。このため、図11に示す入出力回路31及び選択回路13は、シュミット機能が有る回路として動作する。
そして、駆動電圧VD1の電圧値がしきい値Vt2より低下すると、Hレベルの制御信号ST2が出力される。従って、Hレベルの制御信号ST2に応じて、図11に示す入力バッファ63の出力信号R2bが選択される。このため、図11に示す入出力回路51a及び選択回路23は、シュミット機能が有る回路として動作する。
次いで、スタンバイ信号STBYがHレベルからLレベルの立ち下がる(時刻T2)と、Lレベルのスタンバイ信号STBYに応じて、図11に示す入力バッファ42の出力信号R1aが選択される。従って、図11に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。一方、図11に示すインタフェース回路22aにおいて、駆動電圧VD1の電圧値がしきい値Vt2より高くなると、Lレベルの制御信号ST2が出力される。従って、Lレベルの制御信号ST2に応じて、図11に示す入力バッファ62の出力信号R2aが選択される。このため、図11に示す入出力回路51a及び選択回路23は、シュミット機能が無い回路として動作する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(5−1)外部装置20aのインタフェース回路22aに含まれる電圧監視回路52は、駆動電圧VD1の電圧値を監視し、監視結果に応じた制御信号ST2を出力する。選択回路23は、制御信号ST2に応じて、入力バッファ62の出力信号R2aと入力バッファ63の出力信号R2bのうちの何れか一方を選択し、選択した信号に応じた(例えば選択した信号のレベルと等しい)受信データRD2を出力する。
従って、入出力回路51aは、システム装置10の電圧生成回路32から供給される駆動電圧VD1の電圧値に応じて、シュミット機能の有無を変更する。このように、外部装置20aの動作状態(待機状態)とシュミット特性の有無がシステム装置10によって制御される。そして、システム装置10と外部装置20aにおいて、外部端子P12,P22における信号に混入するノイズに対する耐性を向上することができる。
(5−2)電圧監視回路52は、駆動電圧VD1の電圧値が、しきい値Vt2より高くなるとLレベルの制御信号ST2を出力する。つまり、制御信号ST2は、駆動電圧VD1の電圧値がしきい値Vt2より高くなるまでHレベルに維持される。このように、駆動電圧VD1がしきい値Vt2より高くなった後にシュミット機能を解除することで、駆動電圧VD1が低いときにおける誤動作を抑制することができる。
(第6の実施形態)
次に、第6の実施形態を説明する。
なお、上記の実施形態と同じ部材については同じ符号を付し、その説明の全てまたは一部を省略する。
図13に示すように、このシステムは、互いに接続されたシステム装置10bと外部装置20bを有している。外部装置20bは、インタフェース回路22a,選択回路23,信号遷移検出回路24を有している。インタフェース回路22aは、入出力回路51aと電圧監視回路52を有している。
電圧監視回路52から出力される制御信号ST2は、信号遷移検出回路24に供給される。この信号遷移検出回路24には、入力バッファ63の出力信号R2bが供給される。信号遷移検出回路24は、制御信号ST2と出力信号R2bに基づいて検出信号Sk2を生成する。例えば、信号遷移検出回路24は、Hレベルの制御信号ST2に応答して検出信号Sk2をリセットする。そして、信号遷移検出回路24は、制御信号ST2がLレベルのとき、入力バッファ63の出力信号R2bのレベル遷移を検出すると検出信号Sk2をセット、即ちHレベルの検出信号Sk2を出力する。
選択回路23は、信号遷移検出回路24から出力される検出信号Sk2に応答して、入力バッファ62の出力信号R2aと入力バッファ63の出力信号R2bのうちの何れか一方を選択し、選択した信号と等しいレベルの受信データRD2を出力する。例えば、選択回路23は、Hレベルの検出信号Sk2に応答して入力バッファ62の出力信号R2aを選択し、選択した信号R2aに応じた受信データRD2を出力する。一方、選択回路23は、Lレベルの検出信号Sk2に応答して入力バッファ63の出力信号R2bを選択し、選択した信号R2bに応じた受信データRD2を出力する。
次に、作用を説明する。
図14に示すように、スタンバイ信号STBYがLレベルのとき、駆動電圧VD1は電圧値V2である。従って、Lレベルのスタンバイ信号STBYに応じて、図13に示す入力バッファ42の出力信号R1aが選択され。このため、図13に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。一方、図13に示すインタフェース回路22aにおいて、駆動電圧VD1の電圧値がしきい値Vt2より高いため、Lレベルの制御信号ST2が出力される。従って、Lレベルの制御信号ST2に応じて、図13に示す入力バッファ62の出力信号R2aが選択される。このため、図13に示す入出力回路51a及び選択回路23は、シュミット機能が無い回路として動作する。
次に、スタンバイ信号STBYがLレベルからHレベルの立ち上がる(時刻T1)と、Hレベルのスタンバイ信号STBYに応じて、図13に示す入力バッファ43の出力信号R1bが選択される。このため、図13に示す入出力回路31及び選択回路13は、シュミット機能が有る回路として動作する。
そして、駆動電圧VD1の電圧値がしきい値Vt2より低下すると、制御信号ST2がHレベルになる。従って、Hレベルの制御信号ST2に応じて、図13に示す入力バッファ63の出力信号R2bが選択される。このため、図13に示す入出力回路51a及び選択回路23は、シュミット機能が有る回路として動作する。
次いで、スタンバイ信号STBYがHレベルからLレベルの立ち下がる(時刻T2)と、駆動電圧VD1の電圧値は、電圧値V1から電圧値V2へと上昇する。そして、駆動電圧VD1の電圧値がしきい値Vt2以上になると、制御信号ST2がLレベルになる。やがて、駆動電圧VD1は、電圧値V2にて安定する。
次に、システム装置10bにおいて、システム装置10bから外部装置20bへの送信、又は外部装置20bからシステム装置10bへの送信により外部端子P12のレベルが変化する(時刻T3)と、図13に示す入力バッファ43の出力信号R1bのレベルが変化する。この出力信号R1bのレベル変化が信号遷移検出回路14により検出されてHレベルの検出信号Skが出力される。図13に示す選択回路13は、Hレベルの検出信号Skに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。従って、図13に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。
同様に、外部装置20bにおいて、外部端子P22のレベルが変化すると、図13に示す入力バッファ63の出力信号R2bのレベルが変化する。この出力信号R2bのレベル変化が信号遷移検出回路24により検出されてHレベルの検出信号Sk2が出力される。図13に示す選択回路23は、Hレベルの検出信号Sk2に応答して、入力バッファ62の出力信号R2aを選択し、その信号R2aに応じた受信データRD2を出力する。従って、図13に示す入出力回路51a及び選択回路23は、シュミット機能が無い回路として動作する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(6−1)外部装置20bのインタフェース回路22aに含まれる電圧監視回路52は、駆動電圧VD1の電圧値を監視し、監視結果に応じた制御信号ST2を出力する。信号遷移検出回路24は、Hレベルの制御信号ST2に応答して検出信号Sk2をリセットする。そして、信号遷移検出回路24は、制御信号ST2がLレベルのとき、入力バッファ63の出力信号R2bのレベル遷移を検出すると検出信号Sk2をセットする。選択回路23は、セットされた検出信号Sk2に応答して入力バッファ62の出力信号R2aを選択し、リセットされた検出信号Sk2に応答して入力バッファ63の出力信号R2bを選択する。
従って、入出力回路51aは、システム装置10bの電圧生成回路32から供給される駆動電圧VD1が電圧値V1に変化すると、シュミット機能を有りにする。そして、入出力回路51aは、外部端子P22の信号レベルの変化に基づく受信信号R2bの変化に応じて、シュミット機能を無しにする。外部端子P22の信号レベルは、外部装置20bからシステム装置10bに対する信号の送信、例えばリクエスト信号により変化する。このように、外部装置20bからシステム装置10bに対する信号により、シュミット機能を無しにする、つまりシュミット機能を解除することができる。
(6−2)電圧監視回路52は、駆動電圧VD1の電圧値が、しきい値Vt2より高くなるとLレベルの制御信号ST2を出力する。つまり、制御信号ST2は、駆動電圧VD1の電圧値がしきい値Vt2より高くなるまでHレベルに維持される。信号遷移検出回路24は、制御信号ST2がLレベルのときに、受信信号R2bの遷移に応じた検出信号Sk2を出力する。
従って、駆動電圧VD1の電圧値がしきい値Vt2より高くなった後において、受信信号R2bの遷移に応じてシュミット機能を無しに制御される、つまりシュミット機能が解除される。このように、駆動電圧VD1がしきい値Vt2より高くなった後にシュミット機能を解除することで、駆動電圧VD1が低いときにおける誤動作を抑制することができる。
(第7の実施形態)
次に、第7の実施形態を説明する。
なお、上記の実施形態と同じ部材については同じ符号を付し、その説明の全てまたは一部を省略する。
図15に示すように、このシステムは、互いに接続されたシステム装置10cと外部装置20cを有している。外部装置20cは、インタフェース回路22c,選択回路23,信号遷移検出回路24を有している。インタフェース回路22cは、入出力回路51aとコマンドデコード回路53を有している。
システム装置10cの内部回路11は、外部装置20cに対して、所定の制御コマンド(入力シュミット制御コマンド)を送信する。
コマンドデコード回路53には、入出力回路51aに含まれる入力バッファ62の出力信号R2aが供給される。コマンドデコード回路53は、出力信号R2aを監視する。コマンドデコード回路53は、出力信号R2aのビット列をデコードして生成した制御コマンドが所定の制御コマンド(入力シュミット制御コマンド)か否かを判定する。そして、コマンドデコード回路53は、所定の制御コマンド(入力シュミット制御コマンド)を受け取ると、パルス状のコマンド受信信号SDを出力する。このコマンド受信信号SDは、信号遷移検出回路24に供給される。
信号遷移検出回路24は、コマンド受信信号SDと出力信号R2bに基づいて検出信号Sk2を生成する。例えば、信号遷移検出回路24は、Hレベルのコマンド受信信号SDに応答して検出信号Sk2をリセットする。そして、信号遷移検出回路24は、コマンド受信信号SDがLレベルのとき、入力バッファ63の出力信号R2bのレベル遷移を検出するとHレベルの検出信号Sk2を出力する。選択回路23は、信号遷移検出回路24から出力される検出信号Sk2に応答して、入力バッファ62の出力信号R2aと入力バッファ63の出力信号R2bのうちの何れか一方を選択し、選択した信号と等しいレベルの受信データRD2を出力する。
次に、作用を説明する。
図16に示すように、システム装置10cから外部装置20cへ送信する信号により、システム装置10cの外部端子P12の端子レベルと、外部装置20cの外部端子P22の端子レベルがそれぞれ変化する。図15に示すコマンドデコード回路53により所定の制御コマンドが受信されると、Hレベルのコマンド受信信号SDが出力される。このHレベルのコマンド受信信号SDにより検出信号Sk2がLレベルになる。図13に示す選択回路23は、Lレベルの検出信号Sk2に応答して、入力バッファ63の出力信号R2bを選択し、その信号R2bに応じた受信データRD2を出力する。従って、図13に示す入出力回路51a及び選択回路23は、シュミット機能が有る回路として動作する。
次に、スタンバイ信号STBYがLレベルからHレベルに立ち上がる(時刻T1)と、検出信号SkがLレベルにリセットされる。このLレベルの検出信号Skにより、駆動電圧VD1の電圧値は、電圧値V2から電圧値V1へと変化する。図15に示す電圧生成回路32cは、Lレベルの検出信号Sk(Lレベルのパワーダウン信号PDN)に応答して電圧値V1の駆動電圧VD1を生成する。従って、図16に示すように、パルス状のスタンバイ信号STBYにより、駆動電圧VD1の電圧値を変更することができる。
次に、システム装置10cにおいて、外部端子P12のレベルが変化する(時刻T2)と、図15に示す入力バッファ43の出力信号R1bのレベルが変化する。この出力信号R1bのレベル変化が信号遷移検出回路14により検出されてHレベルの検出信号Skが出力される。図15に示す選択回路13は、Hレベルの検出信号Skに応答して、入力バッファ42の出力信号R1aを選択し、その信号R1aに応じた受信データRD1を出力する。従って、図15に示す入出力回路31及び選択回路13は、シュミット機能が無い回路として動作する。
同様に、外部装置20cにおいて、外部端子P22のレベルが変化すると、図15に示す入力バッファ63の出力信号R2bのレベルが変化する。この出力信号R2bのレベル変化が信号遷移検出回路24により検出されてHレベルの検出信号Sk2が出力される。図15に示す選択回路23は、Hレベルの検出信号Sk2に応答して、入力バッファ62の出力信号R2aを選択し、その信号R2aに応じた受信データRD2を出力する。従って、図15に示す入出力回路51a及び選択回路23は、シュミット機能が無い回路として動作する。
以上記述したように、本実施形態によれば、以下の効果を奏する。
(7−1)外部装置20cのインタフェース回路22cに含まれるコマンドデコード回路53は、入力バッファ62から出力される受信信号R2aのレベルに従って制御コマンドをデコードする。そして、コマンドデコード回路53は、所定の制御コマンド(入力シュミット制御コマンド)を受け取ると、パルス状のコマンド受信信号SDを出力する。信号遷移検出回路24は、Hレベルのコマンド受信信号SDに応答して検出信号Sk2をリセットする。選択回路23は、リセットされた検出信号Sk2に応じて入力バッファ63から出力される受信信号R2bを選択する。従って、システム装置10cから外部装置20cに供給する所定の制御コマンドにより、外部装置20cのインタフェース回路22cのシュミット機能を有りと変更することができる。これにより、外部ノイズに対する耐性を向上することができる。
(7−2)信号遷移検出回路24は、制御信号ST2がLレベルのとき、入力バッファ63の出力信号R2bのレベル遷移を検出すると検出信号Sk2をセットする。選択回路23は、セットされた検出信号Sk2に応答して入力バッファ62の出力信号R2aを選択する。入出力回路51aは、外部端子P22の信号レベルの変化に基づく受信信号R2bの変化に応じて、シュミット機能を無しにする。外部端子P22の信号レベルは、システム装置10cから外部装置20cに対する信号の送信、又は外部装置20cからシステム装置10cに対する信号の送信により変化する。このように、システム装置10cと外部装置20cの間の通信により、シュミット機能を無しにする、つまりシュミット機能を解除することができる。
尚、上記各実施形態は、以下の態様で実施してもよい。
・上記各実施形態において、システム装置10の内部回路11(図1参照)は、外部電源電圧VDE、またはその外部電源電圧VDEに基づいて生成した駆動電圧により動作するようにしてもよい。外部装置20の内部回路21は、システム装置10から供給される駆動電圧により動作するようにしてもよい。
・上記各実施形態において、互いに接続されるシステム装置と外部装置の組み合わせは適宜変更が可能である。例えば、図5に示すシステム装置10aに対して、図11に示す外部装置20a,図13に示す外部装置20b,又は図15に示す外部装置20cを接続してもよい。また、図13に示すシステム装置10bに対して、図11に示す外部装置20a又は図15に示す外部装置20cを接続してもよい。同様に、図15に示すシステム装置10cに対して、図11に示す外部装置20a又は図13に示す外部装置20bを接続してもよい。
・上記各実施形態に対し、複数のインタフェース回路を含むシステム装置に具体化してもよい。また、駆動電圧を制御するインタフェース回路と、駆動電圧を制御しないインタフェース回路を含むシステム装置に具体化してもよい。
・上記各実施形態において、選択回路13が各インタフェース回路12,12a,12cに含まれてもよい。また、選択回路13及び信号遷移検出回路14が各インタフェース回路12,12a,12cに含まれてもよい。同様に、選択回路23が各インタフェース回路22,22a,22cに含まれてもよい。また、選択回路23及び信号遷移検出回路24が各インタフェース回路22,22a,22cに含まれてもよい。
・上記各実施形態において、出力バッファ41を含む出力回路と、入力バッファ42,43を含む入力回路を有するインタフェース回路12,12a,12cとしてもよい。同様に、出力バッファ61を含む出力回路と、入力バッファ62,63を含む入力回路を有するインタフェース回路22,22a,22cとしてもよい。
10 システム装置(半導体装置)
13 選択回路
20 外部装置(半導体装置)
31 入出力回路(入力回路)
32 電圧生成回路
42 入力バッファ
43 入力バッファ(シュミット回路)
P12 外部端子
R1a 第1の受信信号
R1b 第2の受信信号
STBY スタンバイ信号(制御信号)
VD1 駆動電圧
V2 第1の電圧値
V1 第2の電圧値

Claims (9)

  1. 外部端子に外部装置が接続され、前記外部装置と信号の授受を行うためのインタフェース回路であって、
    前記外部端子の電圧レベルに応じた第1の受信信号を出力する入力バッファと、前記外部端子の電圧レベルに応じた第2の受信信号を出力するシュミット回路とを含む入力回路と、
    前記入力回路の動作状態を制御する制御信号に応じて、前記入力回路と前記外部装置へ第1の電圧値、又は前記第1の電圧値より低い第2の電圧値の駆動電圧を出力する電圧生成回路と、
    前記制御信号に応じて、前記第1の受信信号、又は前記第2の受信信号を選択して出力する選択回路と、
    を有することを特徴とするインタフェース回路。
  2. 前記第2の受信信号の遷移を検出して検出信号を生成する信号遷移検出回路を含み、
    前記選択回路は、前記検出信号に基づいて前記第1の受信信号又は前記第2の受信信号を選択すること、
    を特徴とする請求項1に記載のインタフェース回路。
  3. 前記制御信号は、前記入力回路を動作状態又は待機状態に切り替えるためのスタンバイ信号を含み、
    前記信号遷移検出回路は、前記スタンバイ信号に基づいて前記検出信号をリセットし、前記第2の受信信号の遷移に応じて前記検出信号をセットし、
    前記選択回路は、リセットされた前記検出信号に応じて前記第2の受信信号を選択し、セットされた前記検出信号に応じて前記第1の受信信号を選択すること、
    を特徴とする請求項2に記載のインタフェース回路。
  4. 前記電圧生成回路は、前記検出信号に応じて前記駆動電圧の電圧値を変更すること、
    を特徴とする請求項2又は3に記載のインタフェース回路。
  5. 前記外部装置に対する送信データが入力され、出力端子が前記外部端子に接続され、前記駆動電圧が供給される出力バッファを有すること、
    を特徴とする請求項1〜4のうちの何れか一項に記載のインタフェース回路。
  6. 前記電圧生成回路は、前記駆動電圧が前記第1の電圧値にて安定しているか否かを示す安定信号を出力し、
    前記選択回路は、前記安定信号に応じて、前記駆動電圧が安定しているときに前記第1の受信信号を選択し、前記駆動電圧が安定していないときに前記第2の受信信号を選択すること、
    を特徴とする請求項1に記載のインタフェース回路。
  7. 外部端子にシステム装置が接続され、前記システム装置から供給される駆動電圧に基づいて動作する入出力回路が前記外部端子を介して前記システム装置と信号の授受を行う、インタフェース回路であって、
    前記入出力回路は、
    送信データが供給され、出力端子が前記外部端子に接続された出力バッファと、
    前記外部端子の信号レベルに応じた第1の受信信号を出力する入力バッファと、
    前記外部端子の電圧レベルに応じた第2の受信信号を出力するシュミット回路と、
    を含み、
    前記インタフェース回路は更に、
    前記第2の受信信号の遷移を検出して検出信号を出力する信号遷移検出回路と、
    前記検出信号に基づいて、前記第1の受信信号又は前記第2の受信信号を選択して出力する選択回路と、
    を有することを特徴とするインタフェース回路。
  8. 前記駆動電圧の電圧値としきい値とを比較して制御信号を生成する電圧監視回路を有し、
    前記信号遷移検出回路は、前記制御信号に基づいて検出信号をリセットすること、を特徴とする請求項に記載のインタフェース回路。
  9. 前記第1の受信信号に基づいて制御コマンドを受信してコマンド受信信号を出力するコマンドデコード回路を有し、
    信号遷移検出回路は、前記コマンド受信信号に基づいて検出信号をリセットすること、を特徴とする請求項に記載のインタフェース回路。
JP2012252273A 2012-11-16 2012-11-16 インタフェース回路及び半導体装置 Active JP6020076B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012252273A JP6020076B2 (ja) 2012-11-16 2012-11-16 インタフェース回路及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012252273A JP6020076B2 (ja) 2012-11-16 2012-11-16 インタフェース回路及び半導体装置

Publications (2)

Publication Number Publication Date
JP2014103447A JP2014103447A (ja) 2014-06-05
JP6020076B2 true JP6020076B2 (ja) 2016-11-02

Family

ID=51025623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012252273A Active JP6020076B2 (ja) 2012-11-16 2012-11-16 インタフェース回路及び半導体装置

Country Status (1)

Country Link
JP (1) JP6020076B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016158691A1 (ja) 2015-04-01 2016-10-06 国立研究開発法人科学技術振興機構 電子回路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2815612B2 (ja) * 1989-05-15 1998-10-27 株式会社ナムコ Cmos入力型icおよび電源切替回路
JPH09252237A (ja) * 1996-03-18 1997-09-22 Kawasaki Steel Corp シュミット入力回路
JPH1084271A (ja) * 1996-09-06 1998-03-31 Mitsubishi Electric Corp Cmos型入力バッファ回路装置
JP2002074996A (ja) * 2000-08-25 2002-03-15 Mitsubishi Electric Corp 半導体集積回路
US6952112B2 (en) * 2000-11-30 2005-10-04 Renesas Technology Corporation Output buffer circuit with control circuit for modifying supply voltage and transistor size
JP4262912B2 (ja) * 2001-10-16 2009-05-13 Necエレクトロニクス株式会社 半導体記憶装置
JP2005234976A (ja) * 2004-02-20 2005-09-02 Renesas Technology Corp 記憶装置
JP2008294208A (ja) * 2007-05-24 2008-12-04 Toshiba Corp 半導体集積回路

Also Published As

Publication number Publication date
JP2014103447A (ja) 2014-06-05

Similar Documents

Publication Publication Date Title
KR102108831B1 (ko) 저전력을 위해 피지컬 레이어의 웨이크업 신호를 라우트할 수 있는 장치, 이의 동작 방법, 및 상기 장치를 포함하는 데이터 처리 시스템
JP3807406B2 (ja) データ転送制御装置及び電子機器
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
CN104734688A (zh) 用于串行通讯的可编程阻抗传输器
US9467145B2 (en) Data output circuit
JPWO2011058714A1 (ja) ドライバ回路、レシーバ回路及びそれらを含む通信システムの制御方法
US10516389B2 (en) Interface circuit and interface device
JP6158960B2 (ja) 双方向バス上の信号をバス速度に基づいて選択的に終端するための方法および装置
JP6201890B2 (ja) スレーブ通信装置及びバス通信システム
KR102170333B1 (ko) 반도체 장치
CN105932994B (zh) 终端电路以及包括其的接口电路和系统
WO2014209378A1 (en) Voltage regulator with feed-forward and feedback control
JP6020076B2 (ja) インタフェース回路及び半導体装置
KR20160105085A (ko) 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
JP6880663B2 (ja) データ通信システム及び半導体装置
JP2023043865A (ja) 複数のバイアス電圧に基づいて出力電圧を生成する出力ドライビング回路、及び、その動作方法
CN111338460B (zh) 电子装置以及供电方法
KR102682606B1 (ko) 디스플레이 장치 및 그의 드라이버
KR100640783B1 (ko) 노이즈를 줄일 수 있는 데이터 출력 드라이버
WO2015111124A1 (ja) 絶縁通信装置
US20120170671A1 (en) Integrated circuit chip, system including master chip and slave chip, and operation method thereof
KR20120098303A (ko) 데이터 전송회로
JP2009225421A (ja) 駆動能力調節回路及びデータ出力回路
TWI634407B (zh) 上電控制電路及控制電路
KR102136228B1 (ko) 차동 시그널링을 지원하는 송/수신기 및 이를 포함하는 반도체 송/수신 시스템

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20150612

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150729

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160610

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160906

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160919

R150 Certificate of patent or registration of utility model

Ref document number: 6020076

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150