CN105932994B - 终端电路以及包括其的接口电路和系统 - Google Patents

终端电路以及包括其的接口电路和系统 Download PDF

Info

Publication number
CN105932994B
CN105932994B CN201510634527.4A CN201510634527A CN105932994B CN 105932994 B CN105932994 B CN 105932994B CN 201510634527 A CN201510634527 A CN 201510634527A CN 105932994 B CN105932994 B CN 105932994B
Authority
CN
China
Prior art keywords
termination
voltage
node
pull
voltage level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510634527.4A
Other languages
English (en)
Other versions
CN105932994A (zh
Inventor
郑海康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN105932994A publication Critical patent/CN105932994A/zh
Application granted granted Critical
Publication of CN105932994B publication Critical patent/CN105932994B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

一种接口电路，可以包括终端电阻器和终端电压发生单元。终端电阻器可以耦接在接收焊盘与终端节点之间。终端电压发生单元可以检测终端节点的电压电平，并且可以在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平。

Description

终端电路以及包括其的接口电路和系统
相关申请的交叉引用
本申请要求2015年2月27日提交给韩国知识产权局的申请号为10-2015-0028319的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种通信系统。各种实施例总体而言可以涉及一种接口电路和/或终端电路以及包括该通信系统的系统。
背景技术
个人使用的电子产品(诸如，个人电脑、平板电脑、膝上电脑和智能电话等)由各种电子组件构成。电子产品中的两种不同的电子组件可以高速通信以在短时间量之内处理大量数据。电子组件通常通过接口电路来通信。
随着电子组件的性能的改善，对能够增加带宽并且降低功耗的通信方案的需要增加。随着功耗减小，要经由信号传输线(其耦接电子组件)传输的信号的摆动宽度减小。因此，为了确保信号的精确传输，用于传输和接收信号的电子组件的阻抗匹配是重要的。
发明内容
在实施例中，可以提供一种接口电路。接口电路可以包括终端电阻器，终端电阻器耦接在接收焊盘与终端节点之间。接口电路可以包括终端电压发生单元，终端电压发生单元被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平。
在实施例中，可以提供一种系统。系统可以包括传输设备，传输设备被配置为驱动信号传输线并且传输信号。系统可以包括接收设备，接收设备与信号传输线耦接，并且可以被配置为接收信号。接收设备可以包括终端电阻器，终端电阻器耦接在信号传输线与终端节点之间。接收设备可以包括终端电压发生单元，终端电压发生单元被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平。
在实施例中，可以提供一种终端电路。终端电路可以包括终端电阻器。终端电路可以包括终端电压发生单元，终端电压发生单元经由终端节点耦接至终端电阻器。终端电压发生单元可以被配置为检测终端节点的电压电平，并且可以在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平。
附图说明
图1是示出根据实施例的系统的配置的示例代表的示图。
图2是示出根据实施例的系统的配置的示例代表的示图。
图3是示出根据实施例的系统的配置的示例代表的示图。
图4是示出图3所示的终端电压发生单元的配置的示例代表的示图。
图5是示出图3所示的终端电压发生单元的配置的示例代表的示图。
图6是用来辅助解释根据实施例的系统的操作的时序图的示例代表。
具体实施方式
在下文中，以下将参照附图通过各种实施例的示例来描述终端电路以及包括该终端电路的接口电路和系统。
在图1中，根据实施例的系统1可以包括主设备110和从设备120。系统1可以意味着例如构成电子设备(诸如，例如但不限于工作站、膝上型电脑、客户端终端、服务器、分布式计算系统、手持设备和视频游戏机)的一组内部组件。主设备110和从设备120可以形成一个链路。
主设备110可以控制从设备120的操作。主设备110可以运行操作系统并且执行电子设备中的各种计算功能。例如，主设备110可以包括处理器，以及处理器可以包括，例如但不限于，中央处理单元(CPU)、图形处理单元(GPU)、多媒体处理器(MMP)或数字信号处理器(DSP)。主设备110可以通过组合具有各种功能的处理器芯片(诸如，应用处理器)而以片上系统(SoC)的形式实现。
从设备120可以通过被主设备110控制来执行各种操作。从设备120可以包括组件。包括在从设备120中的所有组件通过被主设备110控制来操作。例如，从设备120可以包括，例如但不限于，系统存储器、电源控制器或者能够执行各种功能的模块(诸如，通信模块、多媒体模块和输入/输出模块)。例如，从设备120可以是存储器件。存储器件可以包括易失性存储器件(诸如，例如但不限于SRAM(静态RAM)、DRAM(动态RAM)和SDRAM(同步DRAM))。存储器件可以包括非易失性存储器件(诸如，例如但不限于ROM(只读存储器)、PROM(可编程ROM)、EEPROM(电可擦除可编程ROM)、EPROM(电可编程ROM)、快闪存储器、PRAM(相变RAM)、MRAM(磁性RAM)、RRAM(电阻式RAM)和FRAM(铁电RAM))中的至少一种。
主设备110可以经由多个总线130与从设备120耦接，从而形成链路。主设备110可以经由多个总线130将信号传输至从设备120。主设备110可以经由多个总线130接收从从设备120传输来的信号。例如，多个总线130可以包括但不限于信号传输线(诸如，数据总线、命令总线、地址总线和时钟总线)。
主设备110和从设备120可以分别包括接口电路111和121以可靠地执行通信。主设备110的接口电路111可以经由总线130将信号传输至从设备120以及接收从从设备120传输来的信号。例如，接口电路111可以将在主设备110中使用的信号转换为适于经由总线130传输的信号或者将经由总线130传输来的信号转换为适于在主设备110中使用的信号。从设备120的接口电路121可以经由总线130接收从主设备110传输来的信号以及将信号传输至主设备110。例如，接口电路121可以将经由总线130传输来的信号转换为适于在从设备120中使用的信号或者将在从设备120中使用的信号转换为适于经由总线130传输的信号。例如，主设备110和从设备120可以是使用串行通信方案的系统的组件，以及接口电路111和121可以包括例如，诸如但不限于编码单元、解码单元、串行化单元和并行化单元的组件。
由于主设备110和从设备120是构成一个系统的不同组件，因此为了主设备110与从设备120之间的可靠通信，可以需要两个设备的阻抗匹配。随着系统的操作速度增大且系统的功耗减小，要经由总线130传输的信号的摆动宽度或振幅逐渐减小。因此，与总线130的一端耦接的接口电路的阻抗对应于与总线130的另一端耦接的接口电路的阻抗可以是必要的。接口电路111和121可以包括用于这样的阻抗匹配的终端电路。每个终端电路可以是用来控制设备的阻抗以接收经由总线130传输来的信号的电路，使得接收设备可以具有与用于传输信号的设备的阻抗基本上相同的阻抗。
图2是示出根据实施例的系统2的配置的示例代表的示图。信号传输线211至214的左侧示出的组件可以是主设备110(即，参见图1)的接口电路111的组件。信号传输线211至214的右侧示出的组件可以是从设备120(即，参见图1)的接口电路121的组件。当主设备110将信号传输至从设备120时，接口电路201可以是主设备110的接口电路111的组件，而接口电路202可以是从设备120的接口电路121的组件。相反地，当从设备120将信号传输至主设备110时，接口电路201可以是从设备120的接口电路121的组件，而接口电路202可以是主设备110的接口电路111的组件。
接口电路201可以包括多个信号传输单元TX。多个信号传输单元TX可以包括多个数据传输单元221至223以及数据选通传输单元224。多个数据传输单元221至223可以经由数据传输焊盘231至233分别与多个数据传输线211至213耦接。多个数据传输单元221至223可以根据要传输的数据的电平来驱动数据传输线211至213。例如，在要传输的数据的电平是逻辑高的情况下，数据传输单元221至223可以将数据传输线211至213驱动至高电平。例如，在要传输的数据的电平是逻辑低的情况下，数据传输单元221至223可以将数据传输线211至213驱动至低电平。如果数据传输线211至213被数据传输单元221至223驱动，则第一数据DQ0至第八数据DQ7可以经由数据传输线211至213来传输。数据选通传输单元224可以经由数据选通传输焊盘234与数据选通信号传输线214耦接。数据选通传输单元224可以经由数据选通信号传输线214来传输数据选通信号DQS。数据选通信号DQS(作为能够与数据DQ0至DQ7被传输的定时同步的信号)是能够通知数据DQ0至DQ7从主设备的接口电路201传输至从设备的接口电路202的定时的信号。
接口电路202可以包括多个接收焊盘241至244。接收焊盘241至244分别与信号传输线211至214耦接。各个数据传输线211至213可以经由数据接收焊盘241至243与终端电阻器ZT耦接。终端电阻器ZT可以耦接在数据传输线211至213与终端节点VTT之间。接口电路202可以包括多个信号接收单元RX。多个信号接收单元RX可以包括多个数据接收单元251至253以及数据选通接收单元254。多个数据接收单元251至253可以经由数据接收焊盘241至243与数据传输线211至213耦接，以接收经由数据传输线211至213传输来的数据DQ0至DQ7。
可以提供终端电阻器ZT用于接口电路201与接口电路202之间的阻抗匹配。终端电阻器ZT可以分别具有与数据传输单元221至223的导通阻抗值基本上相同的阻抗值。终端节点VTT可以被设置为终端电压电平。当数据接收焊盘241至243与终端电阻器ZT耦接且终端节点VTT被设置为终端电压电平时，阻抗匹配可以完成。
接口电路202可以包括终端电压发生单元250，其被配置为将终端节点VTT设置为终端电压电平。终端电压发生单元250可以与终端节点VTT耦接，并且可以检测终端节点VTT的电压电平。当终端节点VTT的电压电平偏离预定范围时，终端电压发生单元250可以将终端节点VTT驱动至终端电压的电平。当终端节点VTT的电压电平处于预定范围之内时，终端电压发生单元250可以浮置终端节点VTT。终端电压可以具有电源电压与接地电压之间的特定电压电平。例如，终端电压可以具有与电源电压和接地电压之间的中间电平对应的电平。
接口电路202可以包括电容器元件261。电容器元件可以与终端节点VTT耦接。电容器元件261可以稳定终端节点VTT的电压电平。电容器元件261可以防止终端节点VTT的电压电平因电压变化、温度变化或其他噪音而波动。
接口电路202可以包括数据选通接收焊盘244。数据选通接收焊盘244可以与数据选通信号传输线214耦接。数据选通信号传输线214可以经由数据选通接收焊盘244与终端电阻器ZT耦接。终端电阻器ZT可以与终端节点VTT耦接。数据选通信号传输线214可以经由数据选通接收焊盘244与数据选通接收单元254耦接。数据选通接收单元254可以接收经由数据选通信号传输线214传输来的数据选通信号DQS。
图3是示出根据实施例的系统3的配置的示例代表的示图。参照图3，系统3可以包括传输设备和接收设备。传输设备可以包括传输接口电路301，而接收设备可以包括接收接口电路302。传输接口电路301可以经由信号传输线303与接收接口电路302耦接。参照图3，传输接口电路301可以包括传输驱动器310。传输驱动器310可以是图2中示出的数据传输单元221至223和数据选通传输单元224中的任意一个。传输驱动器310可以基于传输信号TDQ来驱动信号传输线303。例如，传输驱动器310可以在传输信号TDQ是高电平时将信号传输线303驱动至高电平，以及可以在传输信号TDQ是低电平时将信号传输线303驱动至低电平。传输驱动器310可以经由传输焊盘320与信号传输线303耦接。
传输驱动器310可以包括上拉传输驱动器311和下拉传输驱动器312。上拉传输驱动器311可以耦接在第一电源电压VDDQ的端子与传输焊盘320之间。上拉传输驱动器311可以响应于上拉传输控制信号PU而导通。上拉传输驱动器311可以将传输焊盘320以及与传输焊盘320耦接的信号传输线303上拉驱动至第一电源电压VDDQ的电平。下拉传输驱动器312可以耦接在接地电压VSS的端子与传输焊盘320之间。下拉传输驱动器312可以响应于下拉传输控制信号PD而导通。下拉传输驱动器312可以将传输焊盘320以及与传输焊盘320耦接的信号传输线303下拉驱动至接地电压VSS的电平。上拉传输驱动器311和下拉传输驱动器312中的每个可以包括N沟道MOS晶体管。
传输接口电路301可以包括预驱动器330。预驱动器330可以基于传输信号TDQ来产生传输控制信号PU和PD。例如，预驱动器330可以在接收到具有高电平的传输信号TDQ时将上拉传输控制信号PU驱动至第二电源电压VDD的电平。例如，预驱动器330可以在接收到具有低电平的传输信号TDQ时将下拉传输控制信号PD驱动至第二电源电压VDD的电平。虽然第一电源电压VDDQ和第二电源电压VDD可以是具有基本上相同的电平的电压，但是也可以是从不同电源产生的电压。
接收接口电路302可以包括终端电阻器ZT和终端电压发生单元350。终端电阻器ZT和终端电压发生单元350可以构成接收接口电路302的终端电路。终端电阻器ZT可以耦接在接收焊盘360与终端节点VTT之间。接收焊盘360可以与信号传输线303耦接。终端电阻器ZT的阻抗值可以对应于上拉传输驱动器311和下拉传输驱动器312的导通阻抗值。上拉传输驱动器311和下拉传输驱动器312构成传输驱动器310。导通阻抗值可以是上拉传输驱动器311和下拉传输驱动器312在它们导通时所具有的阻抗值。当信号经由信号传输线303传输时，上拉传输驱动器311或下拉传输驱动器312中的一个导通而驱动信号传输线303。因此，终端电阻器ZT的阻抗值可以与上拉传输驱动器311和下拉传输驱动器312的导通阻抗值基本上相同。
终端电压发生单元350可以与终端节点VTT耦接，并且可以检测终端节点VTT的电压电平。当终端节点VTT的电压电平偏离预定范围时，终端电压发生单元350可以将终端节点VTT驱动至终端电压的电平。当终端节点VTT的电压电平处于预定范围之内时，终端电压发生单元350可以浮置终端节点VTT。终端电压可以具有与第一电源电压VDDQ和接地电压VSS之间的中间电平对应的电平。
接收接口电路302可以包括接收器370。接收器370可以与接收焊盘360耦接。接收器370可以放大经由信号传输线303传输来的信号，并且产生接收信号RDQ。由于接收焊盘360与终端电阻器ZT耦接，因此接收器370可以精确地接收从传输接口电路301经由信号传输线303传输来的信号。接收接口电路302可以包括电容器元件380。电容器元件380可以耦接在终端节点VTT与接地电压VSS之间。电容器元件380可以稳定终端节点VTT的电压电平。例如，电容器元件380可以防止终端节点VTT的电压电平因电压变化、温度变化或其他噪音而波动。
图4是示出图3所示的终端电压发生单元350的配置的示例代表的示图。参照图4，终端电压发生单元350A可以包括第一比较器410、上拉驱动器420、第二比较器430和下拉驱动器440。第一比较器410可以将终端节点VTT的电压电平与上参考电压VTTU进行比较，并且产生第一比较信号COM1。上参考电压VTTU可以具有比终端电压的电平高的电平。作为能够定义预定范围的上限的电压的上参考电压VTTU可以被随机地设置。上拉驱动器420可以响应于第一比较信号COM1来上拉驱动终端节点VTT。上拉驱动器420可以耦接在第一电源电压VDDQ的端子与终端节点VTT之间，并且上拉驱动器420可以在导通时用第一电源电压VDDQ来驱动终端节点VTT。
第二比较器430可以将终端节点VTT的电压电平与下参考电压VTTD进行比较，并且产生第二比较信号COM2。下参考电压VTTD可以具有比终端电压的电平低的电平。作为能够定义预定范围的下限的电压的下参考电压VTTD可以被随机地设置。下拉驱动器440可以响应于第二比较信号COM2来下拉驱动终端节点VTT。下拉驱动器440可以耦接在接地电压VSS的端子与终端节点VTT之间，并且下拉驱动器440可以在导通时用接地电压VSS来驱动终端节点VTT。
参照图4，上拉驱动器420可以包括第一电阻器元件R1和第一开关元件S1。第一电阻器元件R1可以与第一电源电压VDDQ的端子耦接。第一开关元件S1可以耦接在第一电阻器元件R1与终端节点VTT之间，并且响应于第一比较信号COM1而导通。下拉驱动器440可以包括第二电阻器元件R2和第二开关元件S2。第二电阻器元件R2可以与接地电压VSS的端子耦接。第二开关元件S2可以耦接在第二电阻器元件R2与终端节点VTT之间，并且可以响应于第二比较信号COM2而导通。第一电阻器元件R1和第二电阻器元件R2可以具有相同的阻抗值或基本上相同的阻抗值，并且可以具有比终端电阻器ZT的阻抗值小的阻抗值。
图5是示出图3所示的终端电压发生单元350的配置的示例代表的示图。参照图5，终端电压发生单元350B可以包括第一比较器510、上拉驱动器520、第二比较器530和下拉驱动器540。上拉驱动器520可以包括第三电阻器元件R3和第三开关元件S3。下拉驱动器540可以包括第四电阻器元件R4和第四开关元件S4。终端电压发生单元350B除第一比较器510的输出节点与第二比较器530的输出节点彼此耦接以外，可以与图4中示出的终端电压发生单元350A具有基本上相同的配置。由于第一比较器510的输出节点与第二比较器530的输出节点耦接，因此在终端节点VTT的电压电平偏离预定范围的示例中，上拉驱动器520和下拉驱动器540二者都可以被驱动。在终端节点VTT的电压电平变为高于上参考电压VTTU或变为低于下参考电压VTTD的示例中，比较信号COM可以被使能。上拉驱动器520和下拉驱动器540可以响应于比较信号COM而分别用第一电源电压VDDQ和接地电压VSS来驱动终端节点VTT。因此，终端电压发生单元350B可以通过减小开关计数来将终端节点VTT的电压电平稳定地设置为终端电压电平。
图6是用来辅助解释根据实施例的系统3(即，参见图3)的操作的时序图的示例代表。参照图6，水平轴表示时间(t)，而垂直轴表示电压(v)。线A示出了当终端电压发生单元350未与终端节点VTT耦接时终端节点VTT的电压电平变化。当终端电压发生单元350未与终端节点VTT耦接时，终端电压可以通过平衡码来设置。平衡码可以意味着从传输接口电路301传输来的多个信号的逻辑电平的总和是0。例如，为了设置终端电压，传输设备可以以多个信号的逻辑电平的总和是0的方式来编码要经由信号传输线303传输的多个信号。
参照图6，线B示出了当终端电压发生单元350与终端节点VTT耦接时终端节点VTT的电压电平变化。终端电压发生单元350可以在终端节点VTT的电压电平偏离预定范围时上拉驱动或下拉驱动终端节点VTT。因此，用于终端节点VTT被稳定至终端电压的电平的时间可以被显著地缩短。终端电压发生单元350可以在终端接口VTT的电压电平偏离预定范围时上拉驱动或下拉驱动终端节点VTT，并且可以在终端节点VTT的电压电平处于预定范围之内时浮置终端节点VTT。如果终端节点VTT被浮置，则在终端电压发生单元350中可以不引起功耗。因此，用于将终端节点VTT设置为终端电压的电平的电流消耗可以被最小化。
虽然以上已经描述了各种实施例，但是本领域技术人员将理解的是，所描述的实施例仅是示例。因此，本文所述的终端电路以及包括该终端电路的接口电路和系统不应当基于所描述实施例而受到限制。
通过以上实施例可以看出，本发明提供以下技术方案。
技术方案1.一种接口电路，包括：
终端电阻器，耦接在接收焊盘与终端节点之间；以及
终端电压发生单元，被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平。
技术方案2.根据技术方案1所述的接口电路，还包括：
接收器，与接收焊盘耦接，并且被配置为放大经由接收焊盘接收到的信号。
技术方案3.根据技术方案1所述的接口电路，其中，终端电压发生单元在终端节点的电压电平处于预定范围之内时浮置终端节点。
技术方案4.根据技术方案1所述的接口电路，其中，终端电压是电源电压与接地电压之间的中间电平。
技术方案5.根据技术方案1所述的接口电路，还包括：
电容器，耦接在接地电压与终端节点之间。
技术方案6.根据技术方案5所述的接口电路，其中，电容器被配置为通过防止终端节点的电压电平响应于电压变化、温度变化或噪声而波动来稳定终端节点的电压电平。
技术方案7.根据技术方案1所述的接口电路，还包括：
传输驱动器，耦接至接收焊盘，
其中，传输驱动器包括耦接在第一电源电压与接收焊盘之间的上拉传输驱动器以及耦接在接地电压与接收焊盘之间的下拉传输驱动器，以及
其中，终端电阻器的阻抗值对应于上拉传输驱动器的导通阻抗值或下拉传输驱动器的导通阻抗值。
技术方案8.根据技术方案1所述的接口电路，其中终端电压发生单元包括：
第一比较器，被配置为将终端节点的电压电平与上参考电压进行比较，并且产生第一比较信号；
上拉驱动器，被配置为响应于第一比较信号来上拉驱动终端节点；
第二比较器，被配置为将终端节点的电压电平与下参考电压进行比较，并且产生第二比较信号；以及
下拉驱动器，被配置为响应于第二比较信号来下拉驱动终端节点。
技术方案9.根据技术方案8所述的接口电路，其中上拉驱动器包括：
第一电阻器元件，与电源电压耦接；以及
第一开关元件，耦接在第一电阻器元件与终端节点之间，并且被配置为响应于第一比较信号而导通。
技术方案10.根据技术方案9所述的接口电路，其中，第一电阻器元件的阻抗值小于终端电阻器的阻抗值。
技术方案11.根据技术方案8所述的接口电路，其中下拉驱动器包括：
第二电阻器元件，与接地电压耦接；以及
第二开关元件，耦接在第二电阻器元件与终端节点之间，并且被配置为响应于第二比较信号而导通。
技术方案12.根据技术方案11所述的接口电路，其中，第二电阻器元件的阻抗值小于终端电阻器的阻抗值。
技术方案13.根据技术方案8所述的接口电路，
其中上拉驱动器包括：
第一电阻器元件，与电源电压耦接；以及
第一开关元件，耦接在第一电阻器元件与终端节点之间，并且被配置为响应于第一比较信号而导通，
其中下拉驱动器包括：
第二电阻器元件，与接地电压耦接；以及
第二开关元件，耦接在第二电阻器元件与终端节点之间，并且被配置为响应于第二比较信号而导通，以及
其中，第一电阻器元件的阻抗值与第二电阻器元件的阻抗值基本上相同，并且第一电阻器元件的阻抗值和第二电阻器元件的阻抗值小于终端电阻器的阻抗值。
技术方案14.根据技术方案1所述的接口电路，其中终端电压发生单元包括：
第一比较器，被配置为将终端节点的电压电平与上参考电压进行比较，并且产生比较信号；
第二比较器，被配置为将终端节点的电压电平与下参考电压进行比较，并且产生比较信号；
上拉驱动器，被配置为响应于比较信号来上拉驱动终端节点；以及
下拉驱动器，被配置为响应于比较信号来下拉驱动终端节点。
技术方案15.根据技术方案14所述的接口电路，其中，当终端节点的电压电平大于上参考电压时，比较信号被使能。
技术方案16.根据技术方案15所述的接口电路，其中，当终端节点的电压电平小于下参考电压时，比较信号被使能。
技术方案17.一种系统，包括：
传输设备，被配置为驱动信号传输线并且传输信号；以及
接收设备，与信号传输线耦接，并且被配置为接收信号，
接收设备包括：
终端电阻器，耦接在信号传输线与终端节点之间；以及
终端电压发生单元，被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平。
技术方案18.根据技术方案17所述的系统，其中传输设备包括：
上拉传输驱动器，被配置为基于传输信号来上拉驱动信号传输线；以及
下拉传输驱动器，被配置为基于传输信号来下拉驱动信号传输线。
技术方案19.根据技术方案18所述的系统，其中，上拉传输驱动器的导通阻抗值和下拉传输驱动器的导通阻抗值中的每个对应于终端电阻器的阻抗值。
技术方案20.根据技术方案17所述的系统，还包括：
接收器，耦接在信号传输线与终端电阻器之间，并且被配置为接收经由信号传输线传输来的信号。
技术方案21.根据技术方案17所述的系统，其中，终端电压发生单元在终端节点的电压电平处于预定范围之内时浮置终端节点。
技术方案22.根据技术方案17所述的系统，其中，终端电压是电源电压与接地电压之间的中间电平。
技术方案23.根据技术方案17所述的接口电路，还包括：
电容器，耦接在接地电压与终端节点之间。
技术方案24.根据技术方案23所述的接口电路，其中，电容器被配置为通过防止终端节点的电压电平响应于电压变化、温度变化或噪声而波动来稳定终端节点的电压电平。
技术方案25.一种终端电路，包括：
终端电阻器；以及
终端电压发生单元，经由终端节点耦接至终端电阻器，
其中，终端电压发生单元被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平。

Claims (10)

1.一种接口电路，包括：
终端电阻器，耦接在接收焊盘与终端节点之间；以及
终端电压发生电路，被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平，
其中，终端电压发生电路包括：第一比较器，被配置为将终端节点的电压电平与上参考电压进行比较，并且当终端节点的电压电平大于上参考电压时使能比较信号；第二比较器，被配置为将终端节点的电压电平与下参考电压进行比较，并且当终端节点的电压电平小于下参考电压时使能所述比较信号；上拉驱动器，被配置为当所述比较信号被使能时上拉驱动终端节点；以及下拉驱动器，被配置为当所述比较信号被使能时下拉驱动终端节点。
2.根据权利要求1所述的接口电路，其中，当终端节点的电压电平大于上参考电压时，比较信号被使能。
3.根据权利要求2所述的接口电路，其中，当终端节点的电压电平小于下参考电压时，比较信号被使能。
4.一种通信系统，包括：
传输设备，被配置为驱动信号传输线并且传输信号；以及
接收设备，与信号传输线耦接，并且被配置为接收信号，
接收设备包括：
终端电阻器，耦接在信号传输线与终端节点之间；以及
终端电压发生电路，被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平，
其中，终端电压发生电路包括：第一比较器，被配置为将终端节点的电压电平与上参考电压进行比较，并且当终端节点的电压电平大于上参考电压时使能比较信号；第二比较器，被配置为将终端节点的电压电平与下参考电压进行比较，并且当终端节点的电压电平小于下参考电压时使能所述比较信号；上拉驱动器，被配置为当所述比较信号被使能时上拉驱动终端节点；以及下拉驱动器，被配置为当所述比较信号被使能时下拉驱动终端节点。
5.根据权利要求4所述的通信系统，还包括：
接收器，耦接在信号传输线与终端电阻器之间，并且被配置为接收经由信号传输线传输来的信号。
6.根据权利要求4所述的通信系统，其中，终端电压发生电路在终端节点的电压电平处于预定范围之内时浮置终端节点。
7.根据权利要求4所述的通信系统，其中，终端电压是电源电压与接地电压之间的中间电平。
8.根据权利要求4所述的通信系统，还包括：
电容器，耦接在接地电压与终端节点之间。
9.根据权利要求8所述的通信系统，其中，电容器被配置为通过防止终端节点的电压电平响应于电压变化、温度变化或噪声而波动来稳定终端节点的电压电平。
10.一种终端电路，包括：
终端电阻器；以及
终端电压发生电路，经由终端节点耦接至终端电阻器，
其中，终端电压发生电路被配置为检测终端节点的电压电平，并且在终端节点的电压电平偏离预定范围时将终端节点驱动至终端电压的电平，
其中，终端电压发生电路包括：第一比较器，被配置为将终端节点的电压电平与上参考电压进行比较，并且当终端节点的电压电平大于上参考电压时使能比较信号；第二比较器，被配置为将终端节点的电压电平与下参考电压进行比较，并且当终端节点的电压电平小于下参考电压时使能所述比较信号；上拉驱动器，被配置为当所述比较信号被使能时上拉驱动终端节点；以及下拉驱动器，被配置为当所述比较信号被使能时下拉驱动终端节点。
CN201510634527.4A 2015-02-27 2015-09-29 终端电路以及包括其的接口电路和系统 Active CN105932994B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150028319A KR20160105091A (ko) 2015-02-27 2015-02-27 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템
KR10-2015-0028319 2015-02-27

Publications (2)

Publication Number Publication Date
CN105932994A CN105932994A (zh) 2016-09-07
CN105932994B true CN105932994B (zh) 2021-01-05

Family

ID=56556034

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510634527.4A Active CN105932994B (zh) 2015-02-27 2015-09-29 终端电路以及包括其的接口电路和系统

Country Status (3)

Country Link
US (1) US9413565B1 (zh)
KR (1) KR20160105091A (zh)
CN (1) CN105932994B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812057B2 (en) * 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
KR20180075083A (ko) * 2016-12-26 2018-07-04 에스케이하이닉스 주식회사 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템
KR20190036259A (ko) * 2017-09-27 2019-04-04 에스케이하이닉스 주식회사 캘리브레이션 회로를 이용하는 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US10998011B2 (en) 2018-08-21 2021-05-04 Micron Technology, Inc. Drive strength calibration for multi-level signaling

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638279A (zh) * 2003-12-25 2005-07-13 精工爱普生株式会社 接收装置
CN1747065A (zh) * 2004-08-20 2006-03-15 三星电子株式会社 用于生成参考电压的方法和电路
CN103580635A (zh) * 2012-08-01 2014-02-12 联咏科技股份有限公司 接收器

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619521B2 (ja) * 1996-02-09 2005-02-09 株式会社日立製作所 情報処理装置及びその部品配置方法
KR100408412B1 (ko) * 2001-06-02 2003-12-06 삼성전자주식회사 전원전압의 변동을 감지하는 데이터 출력 버퍼
US6781405B2 (en) * 2002-04-29 2004-08-24 Rambus Inc. Adaptive signal termination
US7205787B1 (en) * 2003-11-24 2007-04-17 Neascape, Inc. On-chip termination for a high-speed single-ended interface
US20060119380A1 (en) * 2004-12-07 2006-06-08 Jason Gonzalez Integrated circuit input/output signal termination with reduced power dissipation
KR100688539B1 (ko) 2005-03-23 2007-03-02 삼성전자주식회사 내부전압 발생기
US7342411B2 (en) * 2005-12-07 2008-03-11 Intel Corporation Dynamic on-die termination launch latency reduction
KR100879747B1 (ko) * 2006-06-30 2009-01-21 주식회사 하이닉스반도체 데이터 입출력드라이버의 임피던스를 조정할 수 있는반도체 장치
US7898878B2 (en) * 2007-08-02 2011-03-01 Rambus Inc. Methods and apparatus for strobe signaling and edge detection thereof
US7995660B2 (en) * 2007-10-31 2011-08-09 International Business Machines Corporation Receiver termination circuit for a high speed direct current (DC) serial link
JP2011004216A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp インピーダンス調整回路
US7800399B1 (en) * 2009-08-04 2010-09-21 Broadcom Corporation Virtual regulator for controlling a termination voltage in a termination circuit
KR101806817B1 (ko) * 2010-10-20 2017-12-11 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
US9105317B2 (en) * 2012-01-13 2015-08-11 Samsung Electronics Co., Ltd. Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device
US9111603B1 (en) * 2012-02-29 2015-08-18 Altera Corporation Systems and methods for memory controller reference voltage calibration
KR20140055120A (ko) 2012-10-30 2014-05-09 삼성전자주식회사 온다이 터미네이션 회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
US8929157B2 (en) * 2012-11-19 2015-01-06 Intel Corporation Power efficient, single-ended termination using on-die voltage supply

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1638279A (zh) * 2003-12-25 2005-07-13 精工爱普生株式会社 接收装置
CN1747065A (zh) * 2004-08-20 2006-03-15 三星电子株式会社 用于生成参考电压的方法和电路
CN103580635A (zh) * 2012-08-01 2014-02-12 联咏科技股份有限公司 接收器

Also Published As

Publication number Publication date
US20160254931A1 (en) 2016-09-01
CN105932994A (zh) 2016-09-07
KR20160105091A (ko) 2016-09-06
US9413565B1 (en) 2016-08-09

Similar Documents

Publication Publication Date Title
US9397661B2 (en) On-die termination circuit and on-die termination method
CN105930290B (zh) 包括用于高速通信的接口电路的系统
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
CN105304141B (zh) 包括共用校准参考电阻器的存储器的系统及其校准方法
US8937490B2 (en) Output driver, devices having the same, and ground termination
CN105932994B (zh) 终端电路以及包括其的接口电路和系统
US10387341B2 (en) Apparatuses and methods for asymmetric input/output interface for a memory
US9317052B1 (en) Semiconductor apparatus with calibration circuit and system including the same
CN106250338B (zh) 半导体装置
US9859869B1 (en) Output circuit using calibration circuit, and semiconductor device and system including the same
US9362867B2 (en) Amplification circuit adjusting duty cycle of output signal
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
CN110739959B (zh) 半导体装置
US10693436B2 (en) Impedance adjusting circuit and integrated circuit including the same
CN108242936B (zh) 半导体装置
US10120830B2 (en) Interface circuit for high speed communication, and system including the same
CN110164491B (zh) 缓冲电路以及包括缓冲电路的半导体装置和系统
US9817425B2 (en) Semiconductor devices and semiconductor systems
KR100979117B1 (ko) 고속의 데이터 및 신호 송수신 장치 및 방법
US20160195889A1 (en) Semiconductor device and semiconductor system including a voltage detection block
KR20090024498A (ko) 고속의 신호 송수신 장치 및 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant