KR20160105091A - 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템 - Google Patents

터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템 Download PDF

Info

Publication number
KR20160105091A
KR20160105091A KR1020150028319A KR20150028319A KR20160105091A KR 20160105091 A KR20160105091 A KR 20160105091A KR 1020150028319 A KR1020150028319 A KR 1020150028319A KR 20150028319 A KR20150028319 A KR 20150028319A KR 20160105091 A KR20160105091 A KR 20160105091A
Authority
KR
South Korea
Prior art keywords
termination
voltage
signal
termination node
pull
Prior art date
Application number
KR1020150028319A
Other languages
English (en)
Inventor
정해강
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020150028319A priority Critical patent/KR20160105091A/ko
Priority to US14/803,620 priority patent/US9413565B1/en
Priority to CN201510634527.4A priority patent/CN105932994B/zh
Publication of KR20160105091A publication Critical patent/KR20160105091A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1003—Interface circuits for daisy chain or ring bus memory arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

인터페이스 회로는 터미네이션 저항 및 터미네이션 전압 생성부를 포함할 수 있다. 상기 터미네이션 전압 생성부는 상기 터미네이션 저항과 연결되는 터미네이션 노드의 전압 레벨을 감지하여, 상기 터미네이션 노드의 전압 레벨이 소정 범위를 벗어났을 때 상기 터미네이션 노드를 터미네이션 전압의 레벨로 구동할 수 있다.

Description

터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템 {TERMINATION CIRCUIT, INNTERFACE CIRCUIT AND SYSTEM INCLUDING THE SAME}
본 발명은 통신 시스템에 관한 것으로, 더 상세하게는 정확한 신호의 송수신을 위한 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템에 관한 것이다.
퍼스널 컴퓨터, 태블릿 PC, 랩탑 컴퓨터, 스마트 폰과 같은 개인 전자제품들은 다양한 전자 구성요소로 구성될 수 있다. 상기 전자 제품 내의 서로 다른 두 개의 전자 구성요소는 짧은 시간 내에 많은 데이터를 처리할 수 있도록 고속으로 통신할 수 있다. 상기 전자 구성요소들은 일반적으로 인터페이스 회로를 통해 통신할 수 있다.
전자 구성요소의 성능이 발전하면서, 대역폭을 증가시키고 전력 소모를 감소시킬 수 있는 통신 방식의 필요성이 증가되고 있다. 전력소모가 감소되면서 전자 구성요소를 연결하는 신호 전송라인을 통해 전송되는 신호의 스윙 폭은 감소하고 있다. 따라서, 정확한 신호 전송이 이루어지기 위해서는 신호를 송수신하는 전자 구성요소들의 임피던스 매칭이 중요하다.
본 발명의 실시예는 전력소모를 최소화하면서 터미네이션 노드를 빠르게 터미네이션 전압으로 설정할 수 있는 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템을 제공할 수 있다.
본 발명의 실시예에 따른 인터페이스 회로는 수신 패드 및 터미네이션 노드 사이에 연결되는 터미네이션 저항; 및 상기 터미네이션 노드의 전압 레벨을 감지하여, 상기 터미네이션 노드의 전압 레벨이 소정 범위를 벗어났을 때 상기 터미네이션 노드를 터미네이션 전압의 레벨로 구동하는 터미네이션 전압 생성부를 포함할 수 있다.
본 발명의 실시예에 따른 시스템은 신호 전송 라인을 구동하여 신호를 전송하는 전송 장치; 및 상기 신호 전송 라인과 연결되어 상기 신호를 수신하는 수신장치를 포함하고, 상기 수신 장치는 상기 신호 전송 라인과 터미네이션 노드 사이에 연결되는 터미네이션 저항; 및 상기 터미네이션 노드의 전압 레벨을 감지하여, 상기 터미네이션 노드의 전압 레벨이 소정 범위를 벗어날 때 상기 터미네이션 노드를 터미네이션 전압의 레벨로 구동하는 터미네이션 전압 생성부를 포함할 수 있다.
본 발명의 실시예는 시스템의 통신 정확성 및 효율성을 증가시킬 수 있다.
도 1은 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면,
도 2는 본 발명의 실시예에 따른 시스템의 구성을 보여주는 도면,
도 3은 본 발명의 실시예에 따른 시스템의 구성을 보다 상세하게 보여주는 도면,
도 4는 도 2에 도시된 터미네이션 전압 생성부의 일 실시예의 구성을 보여주는 도면,
도 5는 도 2에 도시된 터미네이션 전압 생성부의 일 실시예의 구성을 보여주는 도면,
도 6은 본 발명의 실시예에 따른 시스템의 동작을 보여주는 타이밍도이다.
도 1에서, 본 발명의 실시예에 따른 시스템(1)은 마스터 장치(110) 및 슬레이브 장치(120)를 포함할 수 있다. 상기 시스템(1)은 워크스테이션(Workstation), 랩탑(Laptops), 클라이언트-사이드 터미널들(Client-side terminals), 서버(Servers), 분산 컴퓨팅 시스템(Distributed computing system), 핸드헬드 장치(Handheld device), 비디오 게임 콘솔(Video game consoles) 등과 같은 전자 장치를 구성하는 내부 구성요소들의 그룹을 의미할 수 있고, 상기 마스터 장치(110) 및 슬레이브 장치(120)는 하나의 링크를 형성할 수 있다.
상기 마스터 장치(110)는 상기 슬레이브 장치(120)의 동작을 제어할 수 있다. 상기 마스터 장치(110)는 전자 장치 내에서 운영체제(Operation system)를 실행하고, 다양한 연산 기능들을 수행할 수 있다. 일 예로, 상기 마스터 장치(110)는 프로세서를 포함할 수 있고, 상기 프로세서는 중앙 처리 장치(CPU), 그래픽 처리 장치(Graphic Processing Unit, GPU), 멀티 미디어 프로세서(Multi-Media Processor, MMP), 디지털 신호 프로세서(Digital Signal Processor)를 포함할 수 있다. 또한, 어플리케이션 프로세서(AP)와 같이 다양한 기능을 가진 프로세서 칩들을 조합하여 시스템 온 칩 (System on Chip)의 형태로 구현될 수 있다.
상기 슬레이브 장치(120)는 상기 마스터 장치(110)에 의해 제어되어 다양한 동작을 수행할 수 있다. 상기 슬레이브 장치(120)는 상기 마스터 장치(110)에 의해 제어되어 동작하는 모든 구성요소를 포함할 수 있다. 예를 들어, 상기 슬레이브 장치(120)는 시스템 메모리, 전원 컨트롤러, 통신 모듈, 멀티미디어 모듈, 입/출력 모듈 들의 다양한 기능을 수행할 수 있는 모듈들을 포함할 수 있다. 일 예로, 상기 슬레이브 장치(120)는 메모리 장치일 수 있다. 상기 메모리 장치는 SRAM(Static RAM), DRAM(Dynamic RAM), SDRAM(Synchronous DRAM) 등과 같은 휘발성 메모리 장치를 포함할 수 있고, 또한, ROM(Read Only Memory), PROM(Programmable ROM), EEPROM(Electrically Erase and Programmable ROM), EPROM(Electrically Programmable ROM), 플래시 메모리, PRAM(Phase change RAM), MRAM(Magnetic RAM), RRAM(Resistive RAM) 및 FRAM(Ferroelectric RAM) 등과 같은 비휘발성 메모리 장치 중 하나 이상을 포함할 수 있다.
상기 마스터 장치(110)는 복수의 버스(130)를 통해 상기 슬레이브 장치(120)와 연결되어 링크를 형성할 수 있다. 상기 마스터 장치(110)는 상기 복수의 버스(130)를 통해 상기 슬레이브 장치(120)로 신호를 전송하거나 상기 슬레이브 장치(120)로부터 전송되는 신호를 수신할 수 있다. 일 예로, 상기 복수의 버스(130)는 데이터 버스, 커맨드 버스, 어드레스 버스, 클럭 버스 등의 신호 전송 라인을 포함할 수 있으나, 이에 한정하는 것은 아니다.
상기 마스터 장치(110) 및 슬레이브 장치(120)는 서로 원활한 통신을 수행하기 위해 인터페이스 회로(111, 121)를 포함할 수 있다. 상기 마스터 장치(110)의 인터페이스 회로(111)는 상기 버스(130)를 통해 상기 슬레이브 장치(120)로 신호를 전송하고, 상기 슬레이브 장치(120)로부터 전송된 신호를 수신할 수 있다. 특히, 상기 인터페이스 회로(111)는 상기 마스터 장치(110) 내부에서 사용되는 신호를 상기 버스를 통해 전송되기에 적합한 방식으로 변환하거나 상기 버스를 통해 전송된 신호를 상기 마스터 장치(110) 내부에서 사용되기 적합한 신호로 변환할 수 있다. 상기 슬레이브 장치(120)의 인터페이스 회로(121)는 상기 버스(130)를 통해 상기 마스터 장치(110)로부터 전송된 신호를 수신할 수 있고, 상기 마스터 장치(110)로 신호를 전송할 수 있다. 특히, 상기 인터페이스 회로(121)는 상기 버스(130)를 통해 전송된 신호를 상기 슬레이브 장치(120) 내부에서 사용되기 적합한 신호로 변환하거나 상기 슬레이브 장치(120) 내부에서 사용되는 신호를 상기 버스를 통해 전송되기에 적합한 방식으로 변환할 수 있다. 일 예로, 상기 마스터 장치(110) 및 슬레이브 장치(120)는 직렬 통신 방식을 사용하는 시스템의 구성요소일 수 있고, 상기 인터페이스 회로(111, 121)는 직렬 통신을 위한 인코딩부, 디코딩부, 직렬화부 및 병렬화부 등의 구성요소를 포함할 수 있다.
상기 마스터 장치(110) 및 슬레이브 장치(120)는 하나의 시스템을 구성하는 서로 다른 구성요소이므로, 상기 마스터 장치(110)와 슬레이브 장치(120) 사이의 원활한 통신을 위해서는 양 장치의 임피던스 매칭이 필요하다. 시스템의 동작 속도가 증가하고 전력소모가 감소하면서, 상기 버스(130)를 통해 전송되는 신호의 스윙 폭 또는 진폭은 계속해서 감소하고 있다. 따라서, 상기 버스(130)의 일 단과 연결되는 인터페이스 회로의 임피던스는 상기 버스(130)의 타 단과 연결되는 인터페이스 회로의 임피던스와 일치될 필요가 있다. 상기 인터페이스 회로(111, 121)들은 상기 임피던스 매칭을 위해 터미네이션 회로를 구비할 수 있다. 상기 터미네이션 회로는 상기 버스(130)를 통해 전송되는 신호를 수신하는 장치가 상기 신호를 전송하는 장치의 임피던스와 실질적으로 동일한 임피던스를 가질 수 있도록 수신 장치의 임피던스를 조절하는 회로일 수 있다.
도 2는 본 발명의 실시예에 따른 시스템(2)의 구성을 보여주는 도면이다. 상기 신호 전송 라인(211-214)을 기준으로 좌측에 도시된 구성요소는 마스터 장치(110)의 인터페이스 회로(111)의 구성요소일 수 있고, 우측에 도시된 구성요소는 슬레이브 장치(120)의 인터페이스 회로(121)의 구성요소일 수 있다. 상기 마스터 장치(110)가 상기 슬레이브 장치(120)로 신호를 전송할 때, 상기 인터페이스 회로(301)는 상기 마스터 장치(110)의 인터페이스 회로(111)의 구성요소일 수 있고, 상기 인터페이스 회로(202)는 상기 슬레이브 장치(120)의 인터페이스 회로(121)의 구성요소일 수 있다. 반대로, 상기 슬레이브 장치(120)가 상기 마스터 장치(110)로 신호를 전송할 때, 상기 인터페이스 회로(201)는 상기 슬레이브 장치(120)의 인터페이스 회로(121)의 구성요소일 수 있고, 상기 인터페이스 회로(202)는 상기 마스터 장치(110)의 인터페이스 회로(111)의 구성요소일 수 있다.
상기 인터페이스 회로(201)는 복수의 신호 전송부(TX)를 포함할 수 있다. 상기 복수의 신호 전송부(TX)는 복수의 데이터 전송부(221-223) 및 데이터 스트로브 전송부(224)를 포함할 수 있다. 상기 복수의 데이터 전송부(221-223)는 데이터 전송 패드(231-233)를 통해 각각 복수의 데이터 전송 라인(211-223)과 연결될 수 있다. 상기 복수의 데이터 전송부(221-223)는 전송하려는 데이터의 레벨에 따라 상기 데이터 전송 라인(221-223)을 구동할 수 있다. 예를 들어, 전송하려는 데이터의 레벨이 논리 하이인 경우 상기 데이터 전송부(221-223)는 상기 데이터 전송 라인(211-213)을 하이 레벨로 구동할 수 있고, 전송하려는 데이터의 레벨이 논리 로우인 경우 상기 데이터 전송부(221-223)는 상기 데이터 전송 라인(211-213)을 로우 레벨로 구동할 수 있다. 상기 데이터 전송부(221-223)에 의해 상기 데이터 전송 라인(211-213)이 구동되면, 제 1 내지 제 8 데이터(DQ0-DQ7)가 각각 상기 데이터 전송 라인(211-213)을 통해 전송될 수 있다. 상기 데이터 스트로브 전송부(224)는 데이터 스트로브 전송 패드(234)를 통해 데이터 스트로브 신호 전송 라인(214)과 연결될 수 있다. 상기 데이터 스트로브 전송부(224)는 상기 복수의 데이터 스트로브 신호 전송 라인(214)을 통해 데이터 스트로브 신호(DQS)를 전송할 수 있다. 상기 데이터 스트로브 신호(DQS)는 상기 데이터(DQ0-DQ7)가 전송되는 타이밍과 동기될 수 있는 신호로서, 상기 마스터 장치의 인터페이스 회로(201)로부터 상기 슬레이브 장치의 인터페이스 회로(202)로 데이터(DQ0-DQ7)가 전송되는 타이밍을 알릴 수 있는 신호이다.
상기 인터페이스 회로(202)는 상기 신호 전송 라인(211-214)과 각각 연결되는 복수의 수신 패드(241-244)를 포함할 수 있다. 각각의 데이터 전송 라인(211-213)은 데이터 수신 패드(241-243)를 통해 터미네이션 저항(ZT)과 연결될 수 있다. 상기 터미네이션 저항(ZT)은 상기 데이터 전송 라인(211-213)과 터미네이션 노드(VTT) 사이에 연결될 수 있다. 또한, 상기 인터페이스 회로(202)는 복수의 신호 수신부(RX)를 포함할 수 있다. 상기 복수의 신호 수신부(RX)는 복수의 데이터 수신부(241-243) 및 데이터 스트로브 수신부(244)를 포함할 수 있다. 상기 복수의 데이터 수신부(241-243)는 상기 데이터 전송 라인(211-213)을 통해 전송된 데이터(DQ0-DQ7)를 수신하기 위해 상기 데이터 수신 패드(241-243)를 통해 상기 데이터 전송 라인(211-213)과 연결될 수 있다.
상기 터미네이션 저항(ZT)은 상기 인터페이스 회로(201)와 상기 인터페이스 회로(202) 사이의 임피던스 매칭을 위해 구비될 수 있다. 상기 터미네이션 저항(ZT)은 상기 데이터 전송부(221-223)의 턴온 임피던스의 값과 실질적으로 동일한 임피던스 값을 갖는 것이 바람직하다. 상기 터미네이션 노드(VTT)는 터미네이션 전압 레벨로 설정될 수 있다. 상기 데이터 수신 패드(241-243)가 터미네이션 저항(ZT)과 연결되고, 상기 터미네이션 노드(VTT)가 터미네이션 전압 레벨로 설정되는 경우 상기 임피던스 매칭이 완료될 수 있다.
상기 인터페이스 회로(202)는 상기 터미네이션 노드(VTT)를 터미네이션 전압 레벨로 설정하기 위해 터미네이션 전압 생성부(250)를 포함할 수 있다. 상기 터미네이션 전압 생성부(250)는 상기 터미네이션 노드(VTT)와 연결되고, 상기 터미네이션 노드(VTT)의 전압 레벨을 감지할 수 있다. 상기 터미네이션 전압 생성부(250)는 상기 터미네이션 노드(VTT)의 전압 레벨이 소정 범위를 벗어날 때 상기 터미네이션 노드(VTT)를 터미네이션 전압의 레벨로 구동할 수 있다. 상기 터미네이션 전압 생성부(250)는 상기 터미네이션 노드(VTT)의 전압 레벨이 상기 소정 범위 이내일 때 상기 터미네이션 노드(VTT)를 플로팅 시킬 수 있다. 상기 터미네이션 전압은 전원전압과 접지전압 사이의 어떠한 전압 레벨을 가질 수 있고, 일 예로 상기 전원전압과 상기 접지전압의 중간 레벨에 해당하는 레벨을 가질 수 있다.
상기 인터페이스 회로(202)는 상기 터미네이션 노드(VTT)와 연결되는 캐패시터 소자(261)를 더 포함할 수 있다. 상기 캐패시터 소자(261)는 상기 터미네이션 노드(VTT)의 전압 레벨을 안정화시킬 수 있다. 상기 캐패시터 소자(261)는 전압 변화, 온도 변화 또는 그 밖의 노이즈에 의해 상기 터미네이션 노드(VTT)의 전압 레벨이 요동하는 것을 방지할 수 있다.
상기 인터페이스 회로(202)는 데이터 스트로브 수신 패드(244)를 포함할 수 있다. 상기 데이터 스트로브 수신 패드(244)는 상기 데이터 스트로브 신호 전송 라인(214)과 각각 연결될 수 있다. 상기 데이터 스트로브 신호 전송 라인(214)은 상기 데이터 스트로브 수신 패드(244)를 통해 각각 터미네이션 저항(ZT)과 연결될 수 있다. 상기 터미네이션 저항(ZT)은 상기 터미네이션 노드(VTT)와 연결될 수 있다. 또한, 상기 데이터 스트로브 신호 전송 라인(214)은 상기 데이터 스트로브 수신 패드(244)를 통해 상기 데이터 스트로브 수신부(254)와 연결될 수 있다. 상기 데이터 스트로브 수신부(254)는 상기 스트로브 신호 전송 라인(214)을 통해 전송된 데이터 스트로브 신호(DQS)를 수신할 수 있다.
도 3은 본 발명의 실시예에 따른 시스템(3)의 구성을 보여주는 도면이다. 도 3에서, 상기 시스템(3)은 전송 장치 및 수신 장치를 포함할 수 있고, 상기 전송 장치는 전송 인터페이스 회로(301)를 포함하고, 상기 수신 장치는 수신 인터페이스 회로(302)를 포함할 수 있다. 상기 전송 인터페이스 회로(301)는 신호 전송 라인(303)을 통해 상기 수신 인터페이스 회로(302)와 연결될 수 있다. 도 3에서, 상기 전송 인터페이스 회로(301)는 전송 드라이버(310)를 포함할 수 있다. 상기 전송 드라이버(310)는 도 2에 도시된 데이터 전송부(221-223) 및 데이터 스트로브 전송부(224) 중 어느 하나일 수 있다. 상기 전송 드라이버(310)는 전송 신호(TDQ)에 기초하여 신호 전송 라인(303)을 구동할 수 있다. 예를 들어, 상기 전송 드라이버(310)는 상기 전송 신호(TDQ)가 하이 레벨일 때 상기 신호 전송 라인(303)을 하이 레벨로 구동할 수 있고, 상기 전송 신호(TDQ)가 로우 레벨일 때 상기 신호 전송 라인(303)을 로우 레벨로 구동할 수 있다. 상기 전송 드라이버(310)는 전송 패드(320)를 통해 상기 신호 전송 라인(303)과 연결될 수 있다.
상기 전송 드라이버(310)는 풀업 전송 드라이버(311) 및 풀다운 전송 드라이버(312)를 포함할 수 있다. 상기 풀업 전송 드라이버(311)는 제 1 전원전압 단(VDDQ)과 상기 전송 패드(320) 사이에 연결될 수 있고, 풀업 전송 제어신호(PU)에 응답하여 턴온될 수 있다. 상기 풀업 전송 드라이버(311)는 상기 전송 패드(320) 및 상기 전송 패드(320)와 연결되는 신호 전송 라인(303)을 상기 1 전원전압(VDDQ)의 레벨로 풀업 구동할 수 있다. 상기 풀다운 전송 드라이버(312)는 접지전압 단(VSS)과 상기 전송 패드(320) 사이에 연결될 수 있다. 상기 풀다운 전송 드라이버(312)는 풀다운 전송 제어신호(PD)에 응답하여 턴온될 수 있다. 상기 풀다운 전송 드라이버(312)는 상기 전송 패드(320) 및 상기 전송 패드(320)와 연결되는 신호 전송 라인(303)을 상기 접지전압(VSS)의 레벨로 풀다운 구동할 수 있다. 상기 풀업 전송 드라이버(311) 및 플다운 전송 드라이버(312)는 각각 N 채널 모스 트랜지스터를 포함할 수 있다.
상기 전송 인터페이스 회로(301)는 프리 드라이버(330)를 더 포함할 수 있다. 상기 프리 드라이버(330)는 상기 전송 신호(TDQ)에 기초하여 전송 제어신호(PU, PD)를 생성할 수 있다. 예를 들어, 상기 프리 드라이버(330)는 하이 레벨을 갖는 전송 신호(TDQ)를 수신하였을 때, 상기 풀업 전송 제어신호(PU)를 제 2 전원전압(VDD) 레벨로 구동시킬 수 있다. 또한, 상기 프리 드라이버(330)는 로우 레벨을 갖는 전송 신호(TDQ)를 수신하였을 때, 상기 풀다운 전송 제어신호(PD)를 상기 제 2 전원전압(VDD) 레벨로 구동시킬 수 있다. 상기 제 1 전원전압(VDDQ) 및 제 2 전원전압(VDD)은 실질적으로 동일한 레벨을 갖는 전압일 수 있으나, 서로 다른 전원으로부터 생성되는 전압일 수 있다.
상기 수신 인터페이스 회로(302)는 터미네이션 저항(ZT) 및 터미네이션 전압 생성부(350)를 포함할 수 있다. 상기 터미네이션 저항(ZT) 및 터미네이션 전압 생성부(350)는 상기 수신 인터페이스 회로(302)의 터미네이션 회로를 구성할 수 있다. 상기 터미네이션 저항(ZT)은 수신 패드(360)와 터미네이션 노드(VTT) 사이에 연결될 수 있다. 상기 수신 패드(360)는 상기 신호 전송 라인(303)과 연결될 수 있다. 상기 터미네이션 저항(ZT)의 임피던스 값은 상기 전송 드라이버(310)를 구성하는 풀업 전송 드라이버(311) 및 풀다운 전송 드라이버(312)의 턴온 임피던스 값에 대응될 수 있다. 상기 턴온 임피던스 값은 상기 풀업 전송 드라이버(311) 및 상기 풀다운 전송 드라이버(312)가 턴온되었을 때 갖는 임피던스 값일 수 있다. 상기 신호 전송 라인(303)을 통해 신호가 전송될 때, 상기 풀업 전송 드라이버(311) 및 풀다운 전송 드라이버(312) 중 하나가 턴온되어 상기 신호 전송 라인(303)을 구동하므로, 상기 터미네이션 저항(ZT)의 임피던스 값은 상기 풀업 전송 드라이버(311) 및 상기 풀다운 전송 드라이버(312)의 턴온 임피던스 값과 실질적으로 동일한 것이 바람직하다.
상기 터미네이션 전압 생성부(350)는 상기 터미네이션 노드(VTT)와 연결되고, 상기 터미네이션 노드(VTT)의 전압 레벨을 감지할 수 있다. 상기 터미네이션 전압 생성부(350)는 상기 터미네이션 노드(VTT)의 전압 레벨이 소정 범위를 벗어날 때 상기 터미네이션 노드(VTT)를 터미네이션 전압의 레벨로 구동할 수 있다. 상기 터미네이션 전압 생성부(350)는 상기 터미네이션 노드(VTT)의 전압 레벨이 상기 소정 범위 이내일 때 상기 터미네이션 노드(VTT)를 플로팅 시킬 수 있다. 상기 터미네이션 전압은 상기 제 1 전원전압(VDDQ)과 상기 접지전압(VSS)의 중간 레벨에 해당하는 레벨을 가질 수 있다.
상기 수신 인터페이스 회로(302)는 리시버(370)를 더 포함할 수 있다. 상기 리시버(370)는 상기 수신 패드(360)와 연결될 수 있다. 상기 리시버(370)는 상기 신호 전송 라인(303)을 통해 전송된 신호를 증폭하여 수신 신호(RDQ)를 생성할 수 있다. 상기 수신 패드(360)는 상기 터미네이션 저항(ZT)과 연결되므로, 상기 리시버(370)는 상기 전송 인터페이스 회로(301)로부터 상기 신호 전송 라인(303)을 통해 전송된 신호를 정확하게 수신할 수 있다. 상기 수신 인터페이스 회로(302)는 캐패시터 소자(380)를 더 포함할 수 있다. 상기 캐패시터 소자(380)는 상기 터미네이션 노드(VTT) 및 접지전압(VSS) 사이에 연결될 수 있다, 상기 캐패시터 소자(380)는 상기 터미네이션 노드(VTT)의 전압 레벨을 안정화시킬 수 있다. 즉, 상기 캐패시터 소자(380)는 온도, 전압 변동 또는 노이즈에 따라 상기 터미네이션 노드(VTT)의 전압 레벨 요동을 방지할 수 있다.
도 4는 도 3에 도시된 터미네이션 전압 생성부(350)의 일 실시예의 구성을 보여주는 도면이다. 도 4에서, 터미네이션 전압 생성부(350A)는 제 1 비교기(410), 풀업 드라이버(420), 제 2 비교기(430) 및 풀다운 드라이버(440)를 포함할 수 있다. 상기 제 1 비교기(410)는 상기 터미네이션 노드(VTT)의 전압 레벨과 업 기준전압(VTTU)을 비교하여 제 1 비교신호(COM1)를 생성할 수 있다. 상기 업 기준전압(VTTU)은 상기 터미네이션 전압의 레벨보다 높은 레벨을 가질 수 있다. 상기 업 기준전압(VTTU)은 상기 소정 범위의 상한을 정할 수 있는 전압으로서, 임의로 설정이 가능할 수 있다. 상기 풀업 드라이버(420)는 상기 제 1 비교신호(COM1)에 응답하여 상기 터미네이션 노드(VTT)를 풀업 구동할 수 있다. 상기 풀업 드라이버(420)는 상기 제 1 전원전압 단(VDDQ)과 상기 터미네이션 노드(VTT) 사이에 연결될 수 있고, 턴온되었을 때 상기 터미네이션 노드(VTT)를 상기 제 1 전원전압(VDDQ)으로 구동할 수 있다.
상기 제 2 비교기(430)는 상기 터미네이션 노드(VTT)의 전압 레벨과 다운 기준전압(VTTD)을 비교하여 제 2 비교신호(COM2)를 생성할 수 있다. 상기 다운 기준전압(VTTD)은 상기 터미네이션 전압의 레벨보다 낮은 레벨을 가질 수 있다. 상기 다운 기준전압(VTTD)은 상기 소정 범위의 하한을 정할 수 있는 전압으로서, 임의로 설정이 가능할 수 있다. 상기 풀다운 드라이버(440)는 상기 제 2 비교신호(COM2)에 응답하여 상기 터미네이션 노드(VTT)를 풀다운 구동할 수 있다. 상기 풀다운 드라이버(440)는 접지전압 단(VSS)과 상기 터미네이션 노드(VTT) 사이에 연결될 수 있고, 턴온되었을 때 상기 터미네이션 노드(VTT)를 상기 접지전압(VSS)으로 구동할 수 있다.
도 4에서, 상기 풀업 드라이버(420)는 제 1 저항 소자(R1) 및 제 1 스위칭 소자(S1)를 포함할 수 있다. 상기 제 1 저항 소자(R1)는 상기 제 1 전원전압 단(VDDQ)과 연결될 수 있다. 상기 제 1 스위칭 소자(S1)는 상기 제 1 저항 소자(R1)와 상기 터미네이션 노드(VTT) 사이에 연결될 수 있고, 상기 제 1 비교신호(COM1)에 응답하여 턴온될 수 있다. 상기 풀다운 드라이버(440)는 제 2 저항 소자(R2) 및 제 2 스위칭 소자(S2)를 포함할 수 있다. 상기 제 2 저항 소자(R2)는 상기 접지전압 단(VSS)과 연결될 수 있다. 상기 제 2 스위칭 소자(S2)는 상기 제 2 저항 소자(R2)와 상기 터미네이션 노드(VTT) 사이에 연결될 수 있고, 상기 제 2 비교신호(COM2)에 응답하여 턴온될 수 있다. 상기 제 1 및 제 2 저항 소자(R1, R2)는 서로 동일한 임피던스 값을 가질 수 있고, 상기 터미네이션 저항(ZT)의 임피던스 값에 비해 작은 임피던스 값을 갖는 것이 바람직하다.
도 5는 도 3에 도시된 터미네이션 전압 생성부(350)의 일 실시예의 구성을 보여주는 도면이다. 도 5에서, 터미네이션 전압 생성부(350B)는 제 1 비교기(510), 풀업 드라이버(520), 제 2 비교기(530) 및 풀다운 드라이버(540)를 포함할 수 있다. 상기 풀업 드라이버(520)는 제 3 저항 소자(R3) 및 제 3 스위칭 소자(S3)를 포함할 수 있다. 상기 풀다운 드라이버(540)는 제 4 저항 소자(R4) 및 제 4 스위칭 소자(S4)를 포함할 수 있다. 상기 터미네이션 전압 생성부(350B)는 제 1 및 제 2 비교기(510, 530)의 출력 노드가 연결된 것을 제외하고 도 4에 도시된 상기 터미네이션 전압 생성부(350A)와 실질적으로 동일한 구성을 가질 수 있다. 상기 제 1 및 제 2 비교기(510, 530)의 출력 노드가 연결되면, 상기 터미네이션 노드(VTT)의 전압 레벨이 소정 범위를 벗어나는 경우 상기 풀업 드라이버(520) 및 풀다운 드라이버(540)가 모두 구동될 수 있다. 상기 터미네이션 노드(VTT)의 전압 레벨이 상기 업 기준전압(VTTU)보다 높아지거나 상기 다운 기준전압(VTTD)보다 낮아지는 경우 비교신호(COM)가 인에이블될 수 있다. 상기 풀업 드라이버(520) 및 상기 풀다운 드라이버(540)는 상기 비교신호(COM)에 응답하여 상기 터미네이션 노드(VTT)를 각각 제 1 전원전압(VDDQ)과 접지전압(VSS)으로 구동할 수 있다. 따라서, 상기 터미네이션 전압 생성부(350B)는 스위칭 횟수를 감소시켜 상기 터미네이션 노드(VTT)의 전압 레벨을 더욱 안정적으로 터미네이션 전압 레벨로 설정할 수 있다.
도 6은 본 발명의 실시예에 따른 시스템(3)의 동작을 보여주는 타이밍도이다. A는 상기 터미네이션 전압 생성부(350)가 상기 터미네이션 노드(VTT)와 연결되지 않았을 때 상기 터미네이션 노드(VTT)의 전압 레벨 변화를 보여준다. 상기 터미네이션 전압 생성부(350)가 상기 터미네이션 노드(VTT)와 연결되지 않을 때, 터미네이션 전압은 평형 부호(Balanced code)에 의해 설정될 수 있다. 평형 부호는 전송 인터페이스 회로(301)에서 전송된 복수의 신호의 논리 레벨의 합이 0인 것을 의미할 수 있다. 예를 들어, 상기 전송 장치는 상기 터미네이션 전압 설정을 위해 상기 신호 전송 라인(303)을 통해 전송되는 복수의 신호의 논리 레벨의 합이 0이 되도록 상기 복수의 신호를 인코딩할 수 있다.
B는 상기 터미네이션 전압 생성부(350)가 상기 터미네이션 노드(VTT)와 연결되었을 때 상기 터미네이션 노드의 전압 레벨 변화를 보여준다. 상기 터미네이션 전압 생성부(350)는 상기 터미네이션 노드(VTT)의 전압 레벨이 상기 소정 범위를 벗어났을 때, 상기 터미네이션 노드(VTT)를 풀업 구동하거나 풀다운 구동할 수 있다. 따라서, 상기 터미네이션 노드(VTT)가 상기 터미네이션 전압의 레벨로 안정화되는 시간을 크게 단축시킬 수 있다. 상기 터미네이션 전압 생성부(350)는 상기 터미네이션 노드(VTT)의 전압 레벨이 상기 소정 범위를 벗어난 경우, 상기 터미네이션 노드(VTT)를 풀업 또는 풀다운 구동하고, 상기 터미네이션 노드(VTT)의 전압 레벨이 상기 소정 범위 이내인 경우, 상기 터미네이션 노드(VTT)를 플로팅시킬 수 있다. 상기 터미네이션 노드(VTT)가 플로팅되면, 상기 터미네이션 전압 생성부(350)에서 전력 소모가 발생하지 않을 수 있다. 따라서, 상기 터미네이션 노드(VTT)를 터미네이션 전압의 레벨로 설정하기 위한 전류 소모를 최소화할 수 있다.
본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

Claims (16)

  1. 수신 패드 및 터미네이션 노드 사이에 연결되는 터미네이션 저항; 및
    상기 터미네이션 노드의 전압 레벨을 감지하여, 상기 터미네이션 노드의 전압 레벨이 소정 범위를 벗어났을 때 상기 터미네이션 노드를 터미네이션 전압의 레벨로 구동하는 터미네이션 전압 생성부를 포함하는 인터페이스 회로.
  2. 제 1 항에 있어서,
    상기 수신 패드와 연결되고, 상기 수신 패드를 통해 수신되는 신호를 증폭하는 리시버를 더 포함하는 인터페이스 회로.
  3. 제 1 항에 있어서,
    상기 터미네이션 전압 생성부는 상기 터미네이션 노드의 전압 레벨이 상기 소정 범위 이내일 때 상기 터미네이션 노드를 플로팅시키는 인터페이스 회로.
  4. 제 1 항에 있어서,
    상기 터미네이션 전압은 전원전압과 접지전압의 중간 레벨인 인터페이스 회로.
  5. 제 1 항에 있어서,
    상기 터미네이션 전압 생성부는 상기 터미네이션 노드의 전압 레벨과 업 기준전압을 비교하여 제 1 비교 신호를 생성하는 제 1 비교기;
    상기 제 1 비교 신호에 응답하여 상기 터미네이션 노드를 풀업 구동하는 풀업 드라이버;
    상기 터미네이션 노드의 전압 레벨과 다운 기준전압을 비교하여 제 2 비교 신호를 생성하는 제 2 비교기; 및
    상기 제 2 비교 신호에 응답하여 상기 터미네이션 노드를 풀다운 구동하는 풀다운 드라이버를 포함하는 인터페이스 회로.
  6. 제 5 항에 있어서,
    상기 풀업 드라이버는 전원전압과 연결되는 제 1 저항 소자;
    상기 제 1 저항 소자와 상기 터미네이션 노드 사이에 연결되고, 상기 제 1 비교신호에 응답하여 턴온되는 제 1 스위칭 소자를 포함하는 인터페이스 회로.
  7. 제 6 항에 있어서,
    상기 제 1 저항 소자의 임피던스 값은 상기 터미네이션 저항의 임피던스 값보다 작은 인터페이스 회로.
  8. 제 5 항에 있어서,
    상기 풀다운 드라이버는 접지전압과 연결되는 제 2 저항 소자;
    상기 제 2 저항 소자와 상기 터미네이션 노드 사이에 연결되고, 상기 제 2 비교신호에 응답하여 턴온되는 제 2 스위칭 소자를 포함하는 인터페이스 회로.
  9. 제 8 항에 있어서,
    상기 제 2 저항 소자의 임피던스 값은 상기 터미네이션 저항의 임피던스 값보다 작은 인터페이스 회로.
  10. 제 1 항에 있어서,
    상기 터미네이션 전압 생성부는 상기 터미네이션 노드의 전압 레벨과 업 기준전압을 비교하여 비교 신호를 생성하는 제 1 비교기;
    상기 터미네이션 노드의 전압 레벨과 다운 기준전압을 비교하여 상기 비교 신호를 생성하는 제 2 비교기;
    상기 비교 신호에 응답하여 상기 터미네이션 노드를 풀업 구동하는 풀업 드라이버; 및
    상기 비교 신호에 응답하여 상기 터미네이션 노드를 풀다운 구동하는 풀다운 드라이버를 포함하는 인터페이스 회로.
  11. 신호 전송 라인을 구동하여 신호를 전송하는 전송 장치; 및
    상기 신호 전송 라인과 연결되어 상기 신호를 수신하는 수신장치를 포함하고,
    상기 수신 장치는 상기 신호 전송 라인과 터미네이션 노드 사이에 연결되는 터미네이션 저항; 및
    상기 터미네이션 노드의 전압 레벨을 감지하여, 상기 터미네이션 노드의 전압 레벨이 소정 범위를 벗어날 때 상기 터미네이션 노드를 터미네이션 전압의 레벨로 구동하는 터미네이션 전압 생성부를 포함하는 시스템.
  12. 제 11 항에 있어서,
    상기 전송 장치는 전송 신호에 기초하여 상기 신호 전송 라인을 풀업 구동하는 풀업 전송 드라이버; 및
    상기 전송 신호에 기초하여 상기 신호 전송 라인을 풀다운 구동하는 풀다운 전송 드라이버를 포함하는 시스템.
  13. 제 12 항에 있어서,
    상기 풀업 전송 드라이버 및 상기 풀다운 전송 드라이버의 턴온 임피던스 값은 각각 상기 터미네이션 저항의 임피던스 값과 대응되는 시스템.
  14. 제 11 항에 있어서,
    상기 신호 전송 라인 및 상기 터미네이션 저항과 연결되어 상기 신호 전송 라인을 통해 전송된 신호를 수신하는 리시버를 더 포함하는 시스템.
  15. 제 11 항에 있어서,
    상기 터미네이션 전압 생성부는 상기 터미네이션 노드의 전압 레벨이 상기 소정 범위 이내일 때 상기 터미네이션 노드를 플로팅시키는 시스템.
  16. 제 11 항에 있어서,
    상기 터미네이션 전압은 전원전압과 접지전압의 중간 레벨인 시스템.
KR1020150028319A 2015-02-27 2015-02-27 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템 KR20160105091A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020150028319A KR20160105091A (ko) 2015-02-27 2015-02-27 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템
US14/803,620 US9413565B1 (en) 2015-02-27 2015-07-20 Termination circuit, and interface circuit and system including the same
CN201510634527.4A CN105932994B (zh) 2015-02-27 2015-09-29 终端电路以及包括其的接口电路和系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150028319A KR20160105091A (ko) 2015-02-27 2015-02-27 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템

Publications (1)

Publication Number Publication Date
KR20160105091A true KR20160105091A (ko) 2016-09-06

Family

ID=56556034

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150028319A KR20160105091A (ko) 2015-02-27 2015-02-27 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템

Country Status (3)

Country Link
US (1) US9413565B1 (ko)
KR (1) KR20160105091A (ko)
CN (1) CN105932994B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9812057B2 (en) * 2015-08-05 2017-11-07 Qualcomm Incorporated Termination circuit to reduce attenuation of signal between signal producing circuit and display device
KR20180075083A (ko) * 2016-12-26 2018-07-04 에스케이하이닉스 주식회사 동적 터미네이션 회로, 이를 포함하는 반도체 장치 및 시스템
KR20190036259A (ko) * 2017-09-27 2019-04-04 에스케이하이닉스 주식회사 캘리브레이션 회로를 이용하는 전송 장치, 이를 포함하는 반도체 장치 및 시스템
US10998011B2 (en) * 2018-08-21 2021-05-04 Micron Technology, Inc. Drive strength calibration for multi-level signaling

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3619521B2 (ja) * 1996-02-09 2005-02-09 株式会社日立製作所 情報処理装置及びその部品配置方法
KR100408412B1 (ko) * 2001-06-02 2003-12-06 삼성전자주식회사 전원전압의 변동을 감지하는 데이터 출력 버퍼
US6781405B2 (en) * 2002-04-29 2004-08-24 Rambus Inc. Adaptive signal termination
US7205787B1 (en) * 2003-11-24 2007-04-17 Neascape, Inc. On-chip termination for a high-speed single-ended interface
JP4026593B2 (ja) * 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
KR100596977B1 (ko) * 2004-08-20 2006-07-05 삼성전자주식회사 외부 기준 전압과 내부 기준 전압을 동시에 이용하는 기준전압 발생 회로 및 이를 이용한 기준 전압 발생 방법
US20060119380A1 (en) * 2004-12-07 2006-06-08 Jason Gonzalez Integrated circuit input/output signal termination with reduced power dissipation
KR100688539B1 (ko) 2005-03-23 2007-03-02 삼성전자주식회사 내부전압 발생기
US7342411B2 (en) * 2005-12-07 2008-03-11 Intel Corporation Dynamic on-die termination launch latency reduction
JP5069507B2 (ja) * 2006-06-30 2012-11-07 エスケーハイニックス株式会社 データ入出力ドライバのインピーダンスを調整可能な半導体装置
US7898878B2 (en) * 2007-08-02 2011-03-01 Rambus Inc. Methods and apparatus for strobe signaling and edge detection thereof
US7995660B2 (en) * 2007-10-31 2011-08-09 International Business Machines Corporation Receiver termination circuit for a high speed direct current (DC) serial link
JP2011004216A (ja) * 2009-06-19 2011-01-06 Renesas Electronics Corp インピーダンス調整回路
US7800399B1 (en) * 2009-08-04 2010-09-21 Broadcom Corporation Virtual regulator for controlling a termination voltage in a termination circuit
KR101806817B1 (ko) * 2010-10-20 2017-12-11 삼성전자주식회사 데이터 출력 버퍼 및 이를 포함하는 반도체 메모리 장치
US9105317B2 (en) * 2012-01-13 2015-08-11 Samsung Electronics Co., Ltd. Memory system capable of calibrating output voltage level of semiconductor memory device and method of calibrating output voltage level of semiconductor memory device
US9111603B1 (en) * 2012-02-29 2015-08-18 Altera Corporation Systems and methods for memory controller reference voltage calibration
KR20140055120A (ko) 2012-10-30 2014-05-09 삼성전자주식회사 온다이 터미네이션 회로, 이를 포함하는 반도체 메모리 장치 및 메모리 시스템
CN103580635B (zh) * 2012-08-01 2017-06-30 联咏科技股份有限公司 接收器
US8929157B2 (en) * 2012-11-19 2015-01-06 Intel Corporation Power efficient, single-ended termination using on-die voltage supply

Also Published As

Publication number Publication date
CN105932994A (zh) 2016-09-07
US20160254931A1 (en) 2016-09-01
US9413565B1 (en) 2016-08-09
CN105932994B (zh) 2021-01-05

Similar Documents

Publication Publication Date Title
US9397661B2 (en) On-die termination circuit and on-die termination method
KR102246878B1 (ko) 반도체 메모리 장치, 이를 포함하는 메모리 모듈, 및 이를 포함하는 메모리 시스템
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
US9412468B2 (en) Semiconductor devices and semiconductor systems for conducting a training operation
TWI760359B (zh) 阻抗校準電路和包括其的半導體記憶體裝置
US11347670B2 (en) System and interface circuit for driving data transmission line to termination voltage
US9317052B1 (en) Semiconductor apparatus with calibration circuit and system including the same
KR101894469B1 (ko) 제어신호생성회로 및 이를 이용한 반도체모듈 및 반도체시스템
KR102171262B1 (ko) 입력 버퍼와 입력 버퍼를 포함하는 플래쉬 메모리 장치
KR20160105091A (ko) 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템
KR20160148112A (ko) 출력 드라이버 및 이를 이용하는 반도체 장치 및 시스템
US9362867B2 (en) Amplification circuit adjusting duty cycle of output signal
KR102609441B1 (ko) 데이터 전송 장치, 이를 포함하는 반도체 장치 및 시스템
KR20160105085A (ko) 고속 통신을 위한 버퍼 회로를 포함하는 인터페이스 회로, 이를 포함하는 반도체 장치 및 시스템
US9853641B2 (en) Internal voltage generation circuit
US10884961B2 (en) Dynamic termination circuit, semiconductor apparatus and system including the same
US10529411B2 (en) Buffer circuit, semiconductor apparatus and system using the same
US9817425B2 (en) Semiconductor devices and semiconductor systems
US20160149485A1 (en) Internal voltage generation circuits
KR20170007969A (ko) 고속 통신을 위한 인터페이스 회로 및 이를 포함하는 시스템
KR102489472B1 (ko) 임피던스 교정 회로 및 이를 포함하는 반도체 메모리 장치
WO2023034709A1 (en) Termination for pulse amplitude modulation
US9478260B2 (en) Semiconductor device and semiconductor system
US20160195889A1 (en) Semiconductor device and semiconductor system including a voltage detection block
US20160056796A1 (en) Integrated circuits