JP5069507B2 - データ入出力ドライバのインピーダンスを調整可能な半導体装置 - Google Patents

データ入出力ドライバのインピーダンスを調整可能な半導体装置 Download PDF

Info

Publication number
JP5069507B2
JP5069507B2 JP2007173444A JP2007173444A JP5069507B2 JP 5069507 B2 JP5069507 B2 JP 5069507B2 JP 2007173444 A JP2007173444 A JP 2007173444A JP 2007173444 A JP2007173444 A JP 2007173444A JP 5069507 B2 JP5069507 B2 JP 5069507B2
Authority
JP
Japan
Prior art keywords
signal
minute
pull
target range
count
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007173444A
Other languages
English (en)
Other versions
JP2008017475A (ja
Inventor
基鎬 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of JP2008017475A publication Critical patent/JP2008017475A/ja
Application granted granted Critical
Publication of JP5069507B2 publication Critical patent/JP5069507B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、集積回路に関し、特に、半導体装置のインピーダンス調整回路に関する。
一般的に、ＣＰＵ、メモリ、及びゲートアレイなどのような集積回路を備える半導体装置は、パーソナルコンピュータ、サーバ、又はワークステーションといった様々な電気製品に用いられる。通常、入力パッドを介して外部から信号が入力される入力回路と、出力パッドを介して外部に内部信号を出力する出力回路とを備える。入出力パッドは、半導体装置が配置されるＰＣＢ基板上の伝送ラインに接続される。
一方、電気製品の動作速度の高速化に伴い、前記半導体装置間でインターフェースされる信号のスイング幅も減少している。その理由は、信号の伝達にかかる遅延時間を最小化するためである。しかし、信号のスイング幅が減少すると、外部ノイズへの影響や、インターフェース端におけるインピーダンス不整合による信号の反射が深刻になる。前記インピーダンス不整合は、外部ノイズや、電源電圧の変動、動作温度の変化、製造工程の変化などに起因して発生する。インピーダンス不整合が発生すると、データの高速伝送が困難になり、半導体装置のデータ出力端から出力される出力データが歪む可能性がある。そのため、受信側の半導体素子は、前記歪んだ出力信号が入力端に入力される場合、セットアップ／ホールドフェイルや、入力レベルの判断ミスなどの問題が生じてしまう。
したがって、動作速度の高速化が要求される受信側の半導体素子は、オンチップ終端又はオンダイ終端（ＯＤＴ：Ｏｎ Ｄｉｅ Ｔｅｍｉａｎｔｉｏｎ）と呼ばれるインピーダンス整合回路を前記集積回路チップ内のパッドの近傍に採用する。通常、オンダイ終端の構成において、伝送側では出力回路によるソース終端が行なわれ、受信側では入力パッドに接続された受信回路に対して並列に接続された終端回路による並列終端が行われる。
図１は、従来のインピーダンス調整回路の概念図である。図に示すように、インピーダンス調整回路は、基準電圧ＶＲＥＦを生成する基準電圧生成部１２と、入力抵抗ＺＱに対するプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>のレベルをプルアップ終端抵抗値ＰＣＡＬ＿ＤＱとして出力するプルアップ抵抗値調整部１８と、基準電圧ＶＲＥＦに対するプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベル差を検出して出力するプルアップ検出部１４と、プルアップ検出部１４の出力信号に応答して、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>をアップカウント又はダウンカウントするＰコードカウント部１６と、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>に対するプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>のレベルをプルダウン終端抵抗値ＮＣＡＬ＿ＤＱとして出力するプルダウン抵抗値調整部２６，２８と、基準電圧ＶＲＥＦに対するプルダウン終端抵抗値ＮＣＡＬ＿ＤＱのレベル差を検出して出力するプルダウン検出部２２と、プルダウン検出部２２の出力信号に応答して、プルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>をアップカウント又はダウンカウントするＮコードカウント部２４とを備える。
参考として、入力抵抗ＺＱは、入力ピンを介して外部から印加される抵抗であって、入力ピンＰＩＮと接地電圧ＶＳＳとの間に接続される。
以下、従来のインピーダンス調整回路の駆動を簡単に説明する。
まず、プルアップ抵抗値調整部１８は、入力抵抗ＺＱに対するプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>のレベルをプルアップ終端抵抗値ＰＣＡＬ＿ＤＱとして出力する。
また、プルアップ検出部１４は、基準電圧ＶＲＥＦに対するプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベル差を検出して出力し、Ｐコードカウント部１６は、プルアップ検出部１４の出力信号が論理レベル「Ｈ」であれば、現在のプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>をダウンカウントし、出力信号が論理レベル「Ｌ」であれば、現在のプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>をアップカウントし、新しいプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>を生成する。
このような過程は、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが基準電圧ＶＲＥＦに対応するレベルになるまで引き続き行われ、このとき、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>に対応する終端抵抗は、入力抵抗ＺＱと同じである。
一方、プルダウン抵抗値調整部２６，２８は、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>に対するプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>のレベルをプルダウン終端抵抗値ＮＣＡＬ＿ＤＱとして出力する。
更に、プルダウン検出部２２は、基準電圧ＶＲＥＦに対するプルダウン終端抵抗値ＮＣＡＬ＿ＤＱのレベル差を検出して出力する。また、Ｎコードカウント部２４は、プルダウン検出部２２の出力信号が論理レベル「Ｈ」であれば、現在のプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>をダウンカウントし、出力信号が論理レベル「Ｌ」であれば、現在のプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>をアップカウントし、新しいプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>を生成する。
参考として、入力抵抗ＺＱを２４０Ωとすれば、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>及びプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>も、２４０Ωを目標として設定される。したがって、プルアップ抵抗値調整部１８及びプルダウン抵抗値調整部２６，２８も、２４０Ωになるまで上記の過程が繰り返される。
一方、図２は、図１におけるインピーダンス調整回路のバングバングエラーを示す図である。
同図に示すように、図１のインピーダンス調整回路は、制限された解像度により、駆動のたびに、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが基準電圧ＶＲＥＦの近傍で振動することが分かる。このように、基準電圧ＶＲＥＦの近傍で振動する現象を、バングバングエラー（ｂａｎｇ−ｂａｎｇ ｅｒｒｏｒ）という。
一方、図３は、他の従来技術に係るインピーダンス調整回路の概念図であって、上記バングバングエラーを防止するために提案された回路図である。同図は、図１と同様の回路構成を有するため、バングバングエラーを防止するために新たに実現されたブロックのみを説明する。
同図に示すように、他の従来技術に係るインピーダンス調整回路は、基準電圧生成部３６によって第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂを生成し、これらの基準電圧の電圧幅を目標範囲として設定する。
また、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>及びプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>のレベルを検出する検出部をそれぞれ２つずつ備える。すなわち、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>のための検出部は、第１基準電圧ＶＲＥＦ＿Ａに対するプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルを検出する第１プルアップ検出部３２Ａと、第２基準電圧ＶＲＥＦ＿Ｂに対するプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルを検出する第２プルアップ検出部３２Ｂとを備え、第１プルアップ検出部３２Ａ及び第２プルアップ検出部３２Ｂの共通の出力ノードが形成される。更に、プルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>のための検出部は、第１基準電圧ＶＲＥＦ＿Ａに対するプルダウン終端抵抗値ＮＣＡＬ＿ＤＱのレベルを検出する第１プルダウン検出部３４Ａと、第２基準電圧ＶＲＥＦに対するプルダウン終端抵抗値ＮＣＡＬ＿ＤＱのレベルを検出する第２プルダウン検出部３４Ｂとを備え、第１プルダウン検出部３４Ａ及び第２プルダウン検出部３４Ｂの共通の出力ノードが形成される。
図４は、図３におけるインピーダンス調整回路の動作タイミング図である。
同図に示すように、基準電圧生成部３６による第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂが生成され、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂのレベル幅だけの目標範囲が設定される。
また、第１プルアップ検出部３２Ａ及び第２プルアップ検出部３２Ｂが、それぞれ第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂを基準としてプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルを検出し、共通の出力ノードを有するため、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱは、目標範囲内の値を有するようになる。具体的に説明すると、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂよりも高いレベルを有すると、Ｐコードカウント部がダウンカウントし続けてプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルが下がる。その後、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルが、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂの間に位置すると、第１プルアップ検出部３２Ａ及び第２プルアップ検出部３２Ｂは、互いに異なる値を出力することから相殺される。したがって、Ｐコードカウント部によるアップカウント又はダウンカウントはそれ以上行われず、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>は一定に保持される。すなわち、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱは、目標範囲の値を有するようになる。更に、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂよりも低いレベルを有する場合は、Ｐコードカウント部によりアップカウントが行われ、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが目標範囲の値を有するようになる。
また、プルダウン終端抵抗値ＮＣＡＬ＿ＤＱも、目標範囲の値を有するようになるが、これは、上述のように、それぞれ第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂを基準としてプルダウン終端抵抗値ＮＣＡＬ＿ＤＱのレベルを検出する第１プルダウン検出部３４Ａ及び第２プルダウン検出部３４Ｂを有し、これらの出力ノードが共通に接続されているからである。駆動は、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>の生成過程と同様であるため、これについての説明は省略する。
図５は、従来技術に係るインピーダンス調整回路のブロック図である。
同図に示すように、従来技術に係るインピーダンス調整回路は、リセット信号ＲＳＴ、ＺＱ調整信号ＺＱＣ、及びアドレスＴＬＡ<１０>に応答して、短周期計算信号ＺＱＣＳＩと長周期計算信号ＣＡＬ＿Ａとを生成し、クロックＩＣＬＫ５Ｂを用いて内部クロックＣＬＫＩ及び更新クロックＵＰ＿ＤＴ＿ＣＬＫとして出力するＺＱ調整モード制御部４２と、長周期計算信号ＣＡＬ＿Ａの初期印加時、初期計算信号ＺＱＣＬ＿ＩＮＩＴを生成し、その後の印加時には、外部計算信号ＺＱＣＬ＿ＳＲＥＦを生成するＺＱ調整モード検出部４４と、初期計算信号ＺＱＣＬ＿ＩＮＩＴ、外部計算信号ＺＱＣＬ＿ＳＲＥＦ、及び短周期計算信号ＺＱＣＳＩに応答してアクティブになり、内部クロックＣＬＫＩに同期して、一定間隔で計算駆動信号ＣＡＬ＿ＯＰＥＲ及び比較駆動信号ＣＭＰ＿ＯＰＥＲを生成する調整信号生成部４６と、一定のレベル幅を有する第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂを生成する基準電圧生成部６０と、入力抵抗ＺＱに対するプルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>のレベルをプルアップ終端抵抗値ＰＣＡＬ＿ＤＱとして、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>に対するプルダウン計算コードＮＣＡＬ＿ＤＮ<０：５>のレベルをプルダウン終端抵抗値ＮＣＡＬ＿ＤＱとして出力する終端抵抗値供給部８０と、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂによる目標範囲内に位置するように、プルアップコードＰＣＤ＿ＣＡＬ<０：４>とプルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>とを生成するＰコード生成部５０と、プルダウン終端抵抗値ＮＣＡＬ＿ＤＱが第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂによる目標範囲内に位置するように、プルダウンコードＮＣＤ＿ＣＡＬ<０：４>とプルダウン計算コードＮＣＡＬ＿ＤＮ<０：５>とを生成するＮコード生成部７０とを備える。
参考として、調整信号生成部４６は、タイマを備えていて、一定間隔で測定を行う。また、Ｐコード生成部５０及びＮコード生成部７０は、差動増幅器を備える比較器とカウンタとを備える。
一方、ＺＱ調整信号ＺＱＣは、ＤＤＲ３ ＳＤＲＡＭのＪＥＤＥＣ仕様に新たに導入された概念であり、ＺＱ調整信号の印加時、半導体メモリ素子は、パワーの消耗がほとんど発生しないＯＤＴ又はＯＣＤ（Ｏｆｆ Ｃｈｉｐ Ｄｒｉｖｅｒ）のインピーダンス整合のための駆動を行う。
したがって、ＺＱ調整信号の印加時、半導体メモリ素子は、パワーアップ後初めてＯＤＴとＯＣＤのための計算を行う初期計算モードＺＱ＿ＩＮＩＴ、外部チップセットにより行われる外部計算モードＺＱ＿ＯＰＥＲ、及び１２８ｍｓ毎に周期的に行われる周期計算モードＺＱ＿ＣＳを有する。特に、初期計算モード及び外部計算モードは、駆動のために長時間を要するため、ロング・キャリブレーションＺＱＣＬといい、周期計算モードは、駆動のために比較的短時間を要するため、ショート・キャリブレーションＺＱＣＳという。具体的に、初期計算モード時には、駆動のために５１２周期の時間が、外部計算モード時には２５６周期が、周期計算モード時には６４周期がそれぞれ与えられる。
図６は、図５におけるＰコード生成部５０の内部回路図である。
同図に示すように、Ｐコード生成部５０は、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂに対するプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルを検出し、正の比較出力信号ＣＭＰ＿ＯＵＴ及び負の比較出力信号ＣＭＰ＿ＯＵＴＢと、ホールド信号ＨＬＤとを出力するレベル検出部５２と、正の比較出力信号ＣＭＰ＿ＯＵＴ及び負の比較出力信号ＣＭＰ＿ＯＵＴＢと、ホールド信号ＨＬＤとを受信し、カウントイネーブル信号ＣＮＴ＿ＥＮとカウント基準クロックＣＮＴ＿ＣＬＫとを出力するカウント制御部５４と、カウントイネーブル信号ＣＮＴ＿ＥＮのアクティブ時、正の比較出力信号ＣＭＰ＿ＯＵＴの論理レベルに応じてアップカウント又はダウンカウントを、カウント基準クロックＣＮＴ＿ＣＬＫに同期させて行い、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>とプルアップコードＰＣＤ＿ＣＡＬ<０：４>とを出力するＰコードカウント部５６とを備える。
図７は、図６におけるＰコードカウント部５６の内部回路図である。
同図に示すように、Ｐコードカウント部５６は、カウントイネーブル信号ＣＮＴ＿ＥＮによってアクティブになり、カウント基準クロックＣＮＴ＿ＣＬＫに同期して、該当する入力信号の論理レベルに応じてアップカウント又はダウンカウントを行い、該当するキャリー出力信号ＣＯＵＴと該当するプルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>とを出力する複数のカウンタ５６Ａ〜５６Ｆを直列に接続して実現する。
ここで、第１カウンタ５６Ａは、正の比較出力信号ＣＭＰ＿ＯＵＴを入力とし、第２カウンタ〜第５カウンタ５６Ｂ〜５６Ｅは、前段のカウンタのキャリー出力信号ＣＯＵＴを入力とする。
参考として、図示していないが、プルアップコードＰＣＤ＿ＣＡＬ<０：４>も、Ｐコードカウント部５６の出力信号であって、各カウンタの出力をプルアップコードＰＣＤ＿ＣＡＬ<０：４>及びプルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>として出力する。すなわち、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>は、プルアップコードＰＣＤ＿ＣＡＬ<０：４>と同じ値を有し、１ビットのみが異なる。ここで、プルアップ計算コードＰＣＡＬ＿ＵＰ<５>は、初期駆動のために常にアクティブになっているため、プルアップコードＰＣＤ＿ＣＡＬ<０：４>は、１ビット少ない。
以下、図６及び図７におけるＰコード生成部５６の動作を簡単に説明する。
まず、レベル検出部５２は、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂを基準としてプルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルを検出し、正の比較出力信号ＣＭＰ＿ＯＵＴとホールド信号ＨＬＤとを出力する。すなわち、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルが、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂよりも高いレベルを有すると、正の比較出力信号ＣＭＰ＿ＯＵＴを論理レベル「Ｈ」で、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂよりも低いレベルを有すると、正の比較出力信号ＣＭＰ＿ＯＵＴを論理レベル「Ｌ」で出力する。また、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルが、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂの間に位置すると、ホールド信号ＨＬＤをアクティブにする。このとき、負の比較出力信号ＣＭＰ＿ＯＵＴＢは、正の比較出力信号ＣＭＰ＿ＯＵＴと逆の論理レベルを有する。
また、カウント制御部５４は、正の比較出力信号ＣＭＰ＿ＯＵＴのアクティブに応答してカウントイネーブル信号ＣＮＴ＿ＥＮをアクティブにし、更新クロックＵＰ＿ＤＴ＿ＣＬＫをカウント基準クロックＣＮＴ＿ＣＬＫとして出力する。更に、正の比較出力信号ＣＭＰ＿ＯＵＴが非アクティブになり、ホールド信号ＨＬＤがアクティブになると、カウントイネーブル信号ＣＮＴ＿ＥＮを非アクティブにし、カウント基準クロックＣＮＴ＿ＣＬＫは供給しなくなる。
また、Ｐコードカウント部５６は、カウントイネーブル信号ＣＮＴ＿ＥＮがアクティブになると、正の比較出力信号ＣＭＰ＿ＯＵＴの論理レベルに応じて、カウント基準クロックＣＮＴ＿ＣＬＫに同期してアップカウント又はダウンカウントを行い、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>を出力する。このとき、プルアップコードＰＣＤ＿ＣＡＬ<０：４>も、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：４>と同じ値を有する。
そのため、Ｐコード生成部５０は、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルが、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂよりも高いか低い場合は、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>及びプルアップコードＰＣＤ＿ＣＡＬ<０：４>をアップカウント又はダウンカウントする。更に、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱのレベルが、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂの間の目標範囲内に位置すると、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>とプルアップコードＰＣＤ＿ＣＡＬ<０：４>とを保持させる。
参考として、Ｎコード生成部７０も、図６及び図７におけるＰコード生成部５０と同じ回路構成及び動作を有するものの、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱの代わりにプルダウン終端抵抗値ＮＣＡＬ＿ＤＱを受信し、プルダウンコードＮＣＤ＿ＣＡＬ<０：４>とプルダウン計算コードＮＣＡＬ＿ＤＮ<０：５>とを生成する点だけが異なる。ここで、Ｎコードカウント部内のカウンタの同じ出力を、使用箇所によって、それぞれプルダウンコードＮＣＤ＿ＣＡＬ<０：４>及びプルダウン計算コードＮＣＡＬ＿ＤＮ<０：５>として出力する。
図８は、図５における基準電圧生成部６０の内部回路図である。
同図に示すように、基準電圧生成部６０は、第１内部電圧ＶＤＤＱと第２内部電圧ＶＳＳＱとの間に直列接続された複数の抵抗を備え、複数の抵抗のうち１つの抵抗ＲＡの両側ノードに、それぞれ第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂを出力する。
図９Ａは、目標範囲が狭い場合における従来技術の問題を示す図である。同図に示すように、目標範囲の幅が狭く、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱ及びプルダウン終端抵抗値ＮＣＡＬ＿ＤＱは、Ｐコードカウント部及びＮコードカウント部のカウントされる基本単位が小さければ、制限された時間内に目標範囲内に位置することができない。
図９Ｂは、目標範囲の幅が広い場合におけるインピーダンス調整回路の動作タイミング図である。同図は、図９Ａに示す問題を解決するため、目標範囲の幅を拡張した場合である。しかし、制限された時間内にプルアップ終端抵抗値ＰＣＡＬ＿ＤＱ及びプルダウン終端抵抗値ＮＣＡＬ＿ＤＱが目標範囲内に位置しているものの、目標範囲が広いため、プルアップ計算コードＰＣＡＬ＿ＤＮ<０：５>及びプルダウン終端抵抗値ＮＣＡＬ＿ＤＱの有する値のマージンが大きい。したがって、入力抵抗ＺＱに対応する正確な終端抵抗を供給することができない。
一方、従来技術を適用した場合、ＯＤＴ計算信号の印加時点から制限された時間内にＰＶＴの変動による入力抵抗の変化に対応する終端抵抗を供給するため、目標範囲とカウント単位とを適切に調整することが重要である。したがって、適切な目標範囲とカウント単位とを設定するため、従来においては、メタルオプションなどを用いていたが、これは、テストとマスクとの修正にかかる時間が長くなる問題があった。
特開２００３−２４２７９９
そこで、本発明は、上記のような従来技術の問題を解決するためになされたものであり、その目的は、制限された時間内にＰＶＴの変動による入力抵抗の変化に対応する終端抵抗を早く設定して供給することのできる半導体メモリ素子のインピーダンス調整回路を提供することにある。
本発明は、ＺＱ抵抗値に対応するノーマル目標範囲を提供し、微小駆動信号に応答して微小目標範囲を出力する基準範囲供給手段と、複数の制御コードに対応する出力抵抗値を供給する終端抵抗値供給手段と、前記出力抵抗値が前記ノーマル目標範囲内に位置するように前記複数の制御コードを生成し、前記微小駆動信号に応答して前記複数のコード信号を調整し、前記出力抵抗値が前記微小目標範囲内に位置するように制御するコード生成手段と、前記出力抵抗値が前記ノーマル目標範囲内に位置するか否かを検出し、前記微小駆動信号を生成するノーマルシフト検出手段とを備える半導体装置を提供する。
また、本発明は、複数のプルアップコード信号に対応するプルアップ終端抵抗値と、複数のプルダウンコード信号に対応するプルダウン終端抵抗値とを供給する終端抵抗値供給手段と、ＺＱ抵抗値に対応するノーマル目標範囲を提供し、微小駆動信号に応答して微小目標範囲を出力する基準範囲供給手段と、前記プルアップ終端抵抗値が前記ノーマル目標範囲内に位置するように前記複数のプルアップコードを生成し、それに応答して第１ホールド信号を生成し、前記微小駆動信号に応答して前記複数のプルアップコードを調整し、前記プルアップ終端抵抗値が前記微小目標範囲内に位置するように制御するプルアップコード生成手段と、前記プルダウン終端抵抗値が前記ノーマル目標範囲内に位置するように前記複数のプルダウンコードを生成し、それに応答して第２ホールド信号を生成し、前記微小駆動信号に応答して前記複数のプルダウンコードを調整し、前記プルダウン終端抵抗値が前記微小目標範囲内に位置するように制御するプルダウンコード生成手段と、前記第１ホールド信号及び第２ホールド信号に対応して前記微小駆動信号を生成するノーマルシフト検出手段とを備える半導体装置を提供する。
更に、本発明は、ＺＱ抵抗値に対応するノーマル目標範囲を提供するステップと、複数の制御コードに対応する出力抵抗値を提供するステップと、前記複数の制御コードを調整し、前記出力抵抗値が前記ノーマル目標範囲内に位置するように前記複数の制御コードを生成するステップと、前記出力抵抗値が前記ノーマル目標範囲内に位置することを検出して微小駆動信号を生成するステップと、前記微小駆動信号に応答して微小目標範囲を提供するステップと、前記複数のコード信号を調整し、前記出力抵抗値が前記微小目標範囲内に位置するように調整するステップとを含む半導体装置の駆動方法を提供する。
すなわち、第一の発明としては、ＺＱ抵抗値に対応するノーマル目標範囲を提供し、微小駆動信号に応答して微小目標範囲を出力する基準範囲供給手段と、複数の制御コードに対応する出力抵抗値を供給する終端抵抗値供給手段と、前記出力抵抗値が前記ノーマル目標範囲内に位置するように前記複数の制御コードを生成し、前記微小駆動信号に応答して前記複数のコード信号を調整し、前記出力抵抗値が前記微小目標範囲内に位置するように制御するコード生成手段と、前記出力抵抗値が前記ノーマル目標範囲内に位置するか否かを検出し、前記微小駆動信号を生成するノーマルシフト検出手段とを備えることを特徴とする半導体装置を提供する。
第二の発明としては、前記微小目標範囲が、前記ノーマル目標範囲を所定の比率で縮小したことを特徴とする第一の発明に記載の半導体装置を提供する。
第三の発明としては、前記基準範囲供給手段が、第１電圧及び第２電圧の間に配置された複数の電圧分配手段と、該複数の電圧分配手段のうち、前記ノーマル目標範囲に対応する電圧分配手段を選択し、前記ノーマル目標範囲よりも減少した幅を有する微小目標範囲の幅を提供するため、前記微小駆動信号に応答して少なくとも１つの電圧分配手段を選択する基準範囲選択部とを備えることを特徴とする第一の発明に記載の半導体装置を提供する。
第四の発明としては、前記基準範囲供給手段が、前記微小駆動信号に応答して、前記ノーマル目標範囲の幅と前記微小目標範囲の幅とを調整するレベル調整部を更に備えることを特徴とする第三の発明に記載の半導体装置を提供する。
第五の発明としては、前記コード生成手段が、前記ノーマル目標範囲又は微小目標範囲内に前記出力抵抗値があるか否かを検出する検出部と、該検出部の検出結果に対応してカウントし、前記複数の制御コードを生成するカウント部と、前記検出部の検出結果に対応して、前記カウント部のカウント基準信号として用いられるカウント基準クロックを提供するカウント制御部とを備えることを特徴とする第四の発明に記載の半導体装置を提供する。
第六の発明としては、前記カウント部が、前記微小駆動信号に応答してカウントする値の単位を変化させることを特徴とする第五の発明に記載の半導体装置を提供する。
第七の発明としては、前記カウント部が、前記カウント基準クロックに同期して、前記カウント制御部から出力されるカウント駆動信号と、前記検出部から出力される比較信号とに応答してアップカウント又はダウンカウントを行い、プリキャリー信号とプリコード信号とを出力する第１カウンタと、前記微小駆動信号に応答して、前記プリコード信号を第１コード信号として出力する出力選択部と、前記微小駆動信号に応答して、前記カウント駆動信号又は前記プリキャリー信号を第１キャリー出力信号として伝達するキャリー選択部と、前記カウント基準クロックに同期して、前記カウント駆動信号と前記第１キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第２キャリー出力信号と第２コード信号とを出力する第２カウンタと、前記カウント駆動クロックに同期して、前記カウント駆動信号と前記第２キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第３キャリー出力信号と第３コード信号とを出力する第３カウンタとを備えることを特徴とする第五の発明に記載の半導体装置を提供する。
第八の発明としては、前記キャリー選択部が、前記微小駆動信号の非アクティブ時、前記カウント駆動信号を伝達する第１伝送ゲートと、前記微小駆動信号のアクティブ時、前記プリキャリー信号を伝達する第２伝送ゲートと、該第２伝送ゲート又は前記第３伝送ゲートにより伝達された信号を、前記第１キャリー出力信号として出力する第１バッファ部とを備えることを特徴とする第七の発明に記載の半導体装置を提供する。
第九の発明としては、前記出力選択部が、前記微小駆動信号の非アクティブ時、前記プリコード信号を伝達する第３伝送ゲートと、前記微小駆動信号のアクティブ時、接地電圧を伝達する第４伝送ゲートと、前記第３伝送ゲート又は前記第４伝送ゲートにより伝達された信号を、前記第１コード信号として出力する第２バッファ部と、を備えることを特徴とする第八の発明に記載の半導体装置を提供する。
第十の発明としては、前記ノーマルシフト検出手段が、前記微小駆動信号に応答して、前記出力抵抗値が前記ノーマル目標範囲内に位置すると、前記コード生成手段から出力されるノーマルシフト終了信号を伝達する第５伝送ゲートと、該第５伝送ゲートの出力信号を反転させて前記微小駆動信号として出力する第１インバータとを備えることを特徴とする第九の発明に記載の半導体装置を提供する。
第十一の発明としては、前記電圧分配手段が、複数の抵抗を備えることを特徴とする第三の発明に記載の半導体装置を提供する。
第十二の発明としては、前記基準範囲選択部が、前記微小駆動信号の非アクティブ時、前記複数の電圧分配手段のうち、対応する第１電圧分配手段及び第２電圧分配手段によって定められる電圧幅を、前記ノーマル目標範囲で提供する第１伝送ゲート及び第２伝送ゲートと、前記微小駆動信号のアクティブ時、前記複数の電圧分配手段のうち、対応する第３電圧分配手段及び第４電圧分配手段によって定められる電圧幅を、前記微小目標範囲で提供する第３伝送ゲート及び第４伝送ゲートとを備えることを特徴とする第四の発明に記載の半導体装置を提供する。
第十三の発明としては、前記調整部が、前記微小駆動信号のアクティブに応答して、前記第１電圧分配手段の一側及び他側ノードを接続させる第５伝送ゲートと、前記微小駆動信号のアクティブに応答して、前記第２電圧分配手段の一側及び他側ノードを接続させる第６伝送ゲートとを備えることを特徴とする第十二の発明に記載の半導体装置を提供する。
第十四の発明としては、ＺＱ抵抗値計算信号を受信して前記カウント制御部にクロック信号を提供し、前記コード生成手段のアクティブを制御する制御信号を生成する抵抗値測定制御部を更に備えることを特徴とする第五の発明に記載の半導体装置を提供する。
第十五の発明としては、複数のプルアップコード信号に対応するプルアップ終端抵抗値と、複数のプルダウンコード信号に対応するプルダウン終端抵抗値とを供給する終端抵抗値供給手段と、ＺＱ抵抗値に対応するノーマル目標範囲を提供し、微小駆動信号に応答して微小目標範囲を出力する基準範囲供給手段と、前記プルアップ終端抵抗値が前記ノーマル目標範囲内に位置するように前記複数のプルアップコードを生成し、それに応答して第１ホールド信号を生成し、前記微小駆動信号に応答して前記複数のプルアップコードを調整し、前記プルアップ終端抵抗値が前記微小目標範囲内に位置するように制御するプルアップコード生成手段と、前記プルダウン終端抵抗値が前記ノーマル目標範囲内に位置するように前記複数のプルダウンコードを生成し、それに応答して第２ホールド信号を生成し、前記微小駆動信号に応答して前記複数のプルダウンコードを調整し、前記プルダウン終端抵抗値が前記微小目標範囲内に位置するように制御するプルダウンコード生成手段と、前記第１ホールド信号及び第２ホールド信号に対応して前記微小駆動信号を生成するノーマルシフト検出手段とを備えることを特徴とする半導体装置を提供する。
第十六の発明としては、前記微小目標範囲が、前記ノーマル目標範囲を所定の比率で縮小したことを特徴とする第十五の発明に記載の半導体装置を提供する。
第十七の発明としては、前記プルアップコード生成手段が、前記ノーマル目標範囲又は微小目標範囲内に前記プルアップ終端抵抗値があるか否かを検出する検出部と、該検出部の検出結果に対応してカウントし、前記複数の制御コードを生成するカウント部と、前記検出部の検出結果に対応して、前記カウント部のカウント基準信号として用いられるカウント基準クロックを提供するカウント制御部とを備えることを特徴とする第十五の発明に記載の半導体装置を提供する。
第十八の発明としては、前記カウント部が、前記微小駆動信号に応答してカウントする値の単位を変化させることを特徴とする第十七の発明に記載の半導体装置を提供する。
第十九の発明としては、前記カウント部が、前記カウント基準クロックに同期して、前記カウント制御部から出力されるカウント駆動信号と、前記レベル検出部から出力される比較信号とに応答してアップカウント又はダウンカウントを行い、プリキャリー信号とプリコード信号とを出力する第１カウンタと、前記微小駆動信号に応答して、前記プリコード信号を第１コード信号として出力する出力選択部と、前記微小駆動信号に応答して、前記カウント駆動信号又は前記プリキャリー信号を第１キャリー出力信号として伝達するキャリー選択部と、前記カウント基準クロックに同期して、前記カウント駆動信号と前記第１キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第２キャリー出力信号と第２コード信号とを出力する第２カウンタと、前記カウント駆動クロックに同期して、前記カウント駆動信号と前記第２キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第３キャリー出力信号と第３コード信号とを出力する第３カウンタとを備えることを特徴とする第十七の発明に記載の半導体装置を提供する。
第二十の発明としては、前記キャリー選択部が、前記微小駆動信号の非アクティブ時、前記カウント駆動信号を伝達する第１伝送ゲートと、前記微小駆動信号のアクティブ時、前記プリキャリー信号を伝達する第２伝送ゲートと、該第２伝送ゲート又は前記第３伝送ゲートによって伝達された信号を、前記第１キャリー出力信号として出力する第１バッファ部とを備えることを特徴とする第十九の発明に記載の半導体装置を提供する。
第二十一の発明としては、前記出力選択部が、前記微小駆動信号の非アクティブ時、前記プリコード信号を伝達する第３伝送ゲートと、前記微小駆動信号のアクティブ時、接地電圧を伝達する第４伝送ゲートと、前記第３伝送ゲート又は前記第４伝送ゲートによって伝達された信号を、前記第１コード信号として出力する第２バッファ部とを備えることを特徴とする第二十の発明に記載の半導体装置を提供する。
第二十二の発明としては、前記基準範囲供給手段が、第１電圧及び第２電圧の間に配置された複数の電圧分配手段と、該複数の電圧分配手段のうち、前記ノーマル目標範囲に対応する電圧分配手段を選択し、前記ノーマル目標範囲よりも減少した幅を有する微小目標範囲の幅を提供するため、前記微小駆動信号に応答して少なくとも１つの電圧分配手段を選択する基準範囲選択部とを備えることを特徴とする第二十の発明に記載の半導体装置を提供する。
第二十三の発明としては、前記基準範囲供給手段が、前記微小駆動信号に応答して、前記ノーマル目標範囲の幅と前記微小目標範囲の幅とを調整するレベル調整部を更に備えることを特徴とする第二十二の発明に記載の半導体装置を提供する。
第二十四の発明としては、前記ノーマルシフト検出手段が、前記第１ホールド信号及び第２ホールド信号を入力とする第１ＮＡＮＤゲートと、前記微小駆動信号に応答して前記ＮＡＮＤゲートの出力を伝達する第５伝送ゲートと、該第５伝送ゲートの出力信号を反転させて前記微小駆動信号として出力する第１インバータとを備えることを特徴とする第二十三の発明に記載の半導体装置を提供する。
第二十五の発明としては、前記電圧分配手段が、複数の抵抗を備えることを特徴とする第二十四の発明に記載の半導体装置を提供する。
第二十六の発明としては、前記基準範囲選択部が、前記微小駆動信号の非アクティブ時、前記複数の電圧分配手段のうち、対応する第１電圧分配手段及び第２電圧分配手段によって定められる電圧幅を、前記ノーマル目標範囲で提供する第６伝送ゲート及び第７伝送ゲートと、前記微小駆動信号のアクティブ時、前記複数の電圧分配手段のうち、対応する第３電圧分配手段及び第４電圧分配手段によって定められる電圧幅を、前記微小目標範囲で提供する第８伝送ゲート及び第９伝送ゲートとを備えることを特徴とする第二十四の発明に記載の半導体装置を提供する。
第二十七の発明としては、前記レベル調整部が、前記微小駆動信号のアクティブに応答して、前記第１電圧分配手段の一側及び他側ノードを接続させる第１０伝送ゲートと、前記微小駆動信号のアクティブに応答して、前記第２電圧分配手段の一側及び他側ノードを接続させる第１１伝送ゲートとを備えることを特徴とする第二十六の発明に記載の半導体装置を提供する。
第二十八の発明としては、ＺＱ抵抗値計算信号を受信して前記カウント制御部にクロック信号を提供し、前記プルアップコード生成手段のアクティブを制御する制御信号を生成する抵抗値測定制御部を更に備えることを特徴とする第十七の発明に記載の半導体装置を提供する。
第二十九の発明としては、ＺＱ抵抗値に対応するノーマル目標範囲を提供するステップと、複数の制御コードに対応する出力抵抗値を提供するステップと、前記複数の制御コードを調整し、前記出力抵抗値が前記ノーマル目標範囲内に位置するように前記複数の制御コードを生成するステップと、前記出力抵抗値が前記ノーマル目標範囲内に位置することを検出して微小駆動信号を生成するステップと、前記微小駆動信号に応答して微小目標範囲を提供するステップと、前記複数のコード信号を調整し、前記出力抵抗値が前記微小目標範囲内に位置するように調整するステップとを含むことを特徴とする半導体装置の駆動方法を提供する。
第三十の発明としては、前記微小目標範囲が、前記ノーマル目標範囲を所定の比率で縮小したことを特徴とする第二十九の発明に記載の半導体装置の駆動方法を提供する。
以下、添付された図面を参照して本発明の好ましい実施形態をより詳細に説明する。
図１０は、本発明の一実施形態に係るインピーダンス調整回路のブロック図である。同図に示すように、本発明の半導体装置は、抵抗値測定制御部１００と、基準範囲供給部２００と、コード生成部３００と、終端抵抗値供給部４００と、ノーマルシフト検出部５００とを備える。
抵抗値測定制御部１００は、ＺＱ調整モード制御部１２０と、ＺＱ調整モード検出部１４０と、調整信号生成部１６０とを備える。ＺＱ調整モード制御部１２０は、リセット信号ＲＳＴ、ＺＱ調整信号ＺＱＣ、及びアドレスＴＬＡ<１０>に応答して、短周期計算信号ＺＱＣＳＩと、長周期計算信号ＣＡＬ＿Ａとを生成し、クロックＩＣＬＫ５Ｂを用いて更新クロックＵＰ＿ＤＴ＿ＣＬＫ及び内部クロックＣＬＫＩとして生成する。内部クロックＣＬＫＩは、調整信号生成部１６０の駆動のために生成される信号である。ＺＱ調整モード検出部１４０は、長周期計算信号ＣＡＬ＿Ａの初期印加時、初期計算信号ＺＱＣＬ＿ＩＮＩＴを生成し、その後の印加時には、外部計算信号ＺＱＣＬ＿ＳＲＥＦを生成する。調整信号生成部１６０は、初期計算信号ＺＱＣＬ＿ＩＮＩＴ、外部計算信号ＺＱＣＬ＿ＳＲＥＦ、短周期計算信号ＺＱＣＳＩ、及びリセット信号ＲＳＴに応答してアクティブになり、内部クロックＣＬＫＩに同期した計算駆動信号ＣＡＬ＿ＯＰＥＲと比較駆動信号ＣＭＰ＿ＯＰＥＲとを一定間隔毎に生成する。更新クロックＵＰ＿ＤＴ＿ＣＬＫは、コード生成部３００でプルアップコードＰＣＡＬ＿ＵＰ<０：５>とプルダウンコードＮＣＡＬ＿ＤＮ<０：５>とを生成するとき、基準となるクロック信号である。
基準範囲供給部２００は、入力抵抗ＺＱの抵抗値に対応するノーマル目標範囲を供給し、微小駆動信号ＨＬＤ＿ＥＮＢに応答して微小目標範囲を出力する。微小目標範囲は、ノーマル目標範囲を所定の比率で縮小したものである。微小目標範囲及びノーマル目標範囲は、いずれも第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂを用いて供給される。
コード生成部３００は、プルアップコード生成部３１０と、プルダウンコード生成部３５０とを備える。プルアップコード生成部３１０は、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱがノーマル目標範囲内に位置するように複数のプルアップコードＰＣＡＬ＿ＵＰ<０：５>を生成し、それに応答して第１ホールド信号ＨＬＤ＿ＵＰを生成し、微小駆動信号ＨＬＤ＿ＥＮＢに応答して複数のプルアップコードＰＣＡＬ＿ＵＰ<０：５>を調整し、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが微小目標範囲内に位置するように制御する。プルダウンコード生成部３５０は、プルダウン終端抵抗値ＮＣＡＬ＿ＤＱがノーマル目標範囲内に位置するように複数のプルダウンコードＮＣＡＬ＿ＤＮ<０：５>を生成し、それに応答して第２ホールド信号ＨＬＤ＿ＤＮを生成し、微小駆動信号ＨＬＤ＿ＥＮＢに応答して複数のプルダウンコードＮＣＡＬ＿ＤＮ<０：５>を調整し、プルダウン終端抵抗値ＮＣＡＬ＿ＤＱが微小目標範囲内に位置するように制御する。ここで、計算駆動信号ＣＡＬ＿ＯＰＥＲ及び比較駆動信号ＣＭＰ＿ＯＰＥＲは、調整信号生成部１６０から提供される信号である。リセット信号ＲＳＴは、リセット動作のための信号である。また、プルダウンコード生成部３５０は、プルアップコード生成部３１０からプルアップコードＰＣＡＬ＿ＵＰ<０：５>を受信し、プルアップコードＰＣＡＬ＿ＵＰ<０：５>を複製したレプリカプルアップコードＮＣＡＬ＿ＵＰ<０：５>を生成する。
ＺＱ抵抗値に対応するプルアップコードとプルダウンコードとを生成するため、まず、プルアップコード生成部３１０ではプルアップコードを生成する。次いで、プルダウンコード生成部３５０では、プルアップコードが固定された状態でプルダウンコードを生成する。したがって、プルダウンコード生成部３５０は、レプリカプルアップコードＮＣＡＬ＿ＵＰ<０：４>を用いて、プルアップ抵抗値を固定させた後、プルダウン抵抗値を生成する動作を行う。
プルアップコード生成部３１０及びプルダウンコード生成部３５０は、プルアップコードＰＣＡＬ＿ＵＰ<０：４>及びプルダウンコードＮＣＡＬ＿ＵＰ<０：４>のようなデジタル値を有する結果プルアップコードＰＣＤ＿ＣＡＬ<０：４>及び結果プルダウンコードＮＣＤ＿ＣＡＬ<０：４>をも出力する。結果プルアップコードＰＣＤ＿ＣＡＬ<０：４>及び結果プルダウンコードＮＣＤ＿ＣＡＬ<０：４>は、プルアップコード生成部３１０及びプルダウンコード生成部３５０で最終的に計算したプルダウンコードＮＣＡＬ＿ＵＰ<０：４>及びプルアップコードＰＣＡＬ＿ＵＰ<０：４>と同じ値を有する。これらの信号は、データとアドレスとを受信するアドレスパッドとデータパッドとに接続された出力抵抗調整回路に供給するために生成される信号である。アドレスパッドとデータパッドとに接続された出力抵抗調整回路は、結果プルアップコードＰＣＤ＿ＣＡＬ<０：４>及び結果プルダウンコードＮＣＤ＿ＣＡＬ<０：４>に対応する終端抵抗値をパッドに印加させる。
終端抵抗値供給部４００は、複数のプルアップコードＰＣＡＬ＿ＵＰ<０：５>に対応するプルアップ終端抵抗値ＰＣＡＬ＿ＤＱと、複数のプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>に対応するプルダウン終端抵抗値ＮＣＡＬ＿ＤＱとを供給する。
ノーマルシフト検出部５００は、第１ホールド信号ＨＬＤ＿ＵＰ及び第２ホールド信号ＨＬＤ＿ＤＮに対応して微小駆動信号ＨＬＤ＿ＥＮＢを生成する。
また、図示していないが、外部初期化信号ＲＳＴＢを内部電圧レベルに変換し、リセット信号ＲＳＴとして印加する入力バッファを更に備える。
このように、本実施形態に係る半導体装置は、まず、相対的に広い幅を有するノーマル目標範囲を目標範囲に設定し、ＺＱ抵抗値を探し出す１次駆動を行い、次に、より狭い幅を有する微小目標範囲を目標範囲に設定し、ＺＱ抵抗値を探し出す２次駆動を行う。１次駆動では、プルアップコードＰＣＡＬ＿ＵＰ<０：５>とプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>とがカウントされる基本レベル値を大きくして駆動し、２次駆動では、カウントされる基本レベル値を小さくして駆動することができる。また、カウントされる単位を１次駆動と２次駆動とで互いに異なるようにしてもよい。例えば、１次駆動では、プルアップコードＰＣＡＬ＿ＵＰ<０：５>とプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>とが一度に２ずつカウントされ、１次駆動では、１ずつカウントされ得る。これにより、ＺＱ抵抗値に正確に対応するデジタル値を最も効率的に探し出すことができる。
図１１は、図１０におけるプルアップコード生成部３１０の内部回路図である。同図を参照して説明すると、プルアップコード生成部３１０は、検出部３２０と、カウント制御部３３０と、Ｐコードカウント部３４０とを備える。検出部３２０は、ノーマル目標範囲又は微小目標範囲内にプルアップ終端抵抗値ＰＣＡＬ＿ＤＱがあるか否かを検出し、検出結果信号である負の比較出力信号ＣＭＰ＿ＯＵＴＢと第１ホールド信号ＨＬＤ＿ＵＰとを生成する。カウント制御部３３０は、第１ホールド信号ＨＬＤ＿ＵＰと負の比較出力信号ＣＭＰ＿ＯＵＴＢとに応答してアクティブになり、更新クロックＵＰ＿ＤＴ＿ＣＬＫを受信してカウント基準クロックＣＮＴ＿ＣＬＫとカウントイネーブル信号ＣＮＴ＿ＥＮとを生成する。Ｐコードカウント部３４０は、負の比較出力信号ＣＭＰ＿ＯＵＴＢとカウントイネーブル信号ＣＮＴ＿ＥＮとに応答してアクティブになり、カウント基準クロックＣＮＴ＿ＣＬＫに同期してプルアップコードＰＣＡＬ＿ＵＰ<０：５>をカウントする。また、微小駆動信号ＨＬＤ＿ＥＮＢに応答して、より小さな単位レベルでプルアップコードＰＣＡＬ＿ＵＰ<０：５>をカウントする。結果プルアップコードＰＣＤ＿ＣＡＬ<０：４>は、上述のように、他のデータ又はアドレスの入力のためのパッドに接続された入出力回路に出力させるためのものである。
プルダウンコード生成部３５０も、プルダウンコードを生成する点を除けば、実質的にプルアップコード生成部３１０と同様の回路構成を有している。したがって、プルダウンコード生成部の詳細な説明は省略する。
図１２は、図１１におけるＰコードカウント部３４０の内部回路図である。同図に示すように、Ｐコードカウント部３４０は、カウント基準クロックＣＮＴ＿ＣＬＫに同期して、カウントイネーブル信号ＣＮＴ＿ＥＮと比較出力信号ＣＭＰ＿ＯＵＴとの論理レベルに応じてアップカウント又はダウンカウントを行い、プリキャリー信号ＰＲＥ＿ＣＲとプリコード信号ＤＯＵＴ<０>とを出力する第１カウンタ３４１と、微小駆動信号ＨＬＤ＿ＥＮＢに応答してプリコード信号ＤＯＵＴ<０>又は接地電圧ＶＳＳを選択し、プルアップ計算コードＰＣＡＬ＿ＵＰ<０>として出力する出力選択部３４３と、微小駆動信号ＨＬＤ＿ＥＮＢに応答して、カウントイネーブル信号ＣＮＴ＿ＥＮ又はプリキャリー信号ＰＲＥ＿ＣＲをキャリー出力信号ＣＯＵＴ<０>として伝達するキャリー選択部３４２と、カウント基準クロックＣＮＴ＿ＣＬＫに同期してカウントイネーブル信号ＣＮＴ＿ＥＮと前段のキャリー出力信号ＣＯＵＴ<Ｎ−１>との論理レベルに応じてアップカウント又はダウンカウントを行い、自体のキャリー出力信号ＣＯＵＴ<Ｎ>とプルアップ計算コードＰＣＡＬ＿ＵＰ<Ｎ>とを出力する第２カウンタ３４４及び第６カウンタ３４５を備える。
図１３は、図１２におけるキャリー選択部３４２の内部回路図である。同図に示すように、キャリー選択部３４２は、微小駆動信号ＨＬＤ＿ＥＮＢの非アクティブ時、カウントイネーブル信号ＣＮＴ＿ＥＮを伝達する第１伝送ゲートＴＧ１と、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ時、プリキャリー信号ＰＲＥ＿ＣＲを伝達する第２伝送ゲートＴＧ２と、第１伝送ゲートＴＧ１及び第２伝送ゲートＴＧ２の共通の出力ノードに印加された信号を遅延させ、キャリー出力信号ＣＯＵＴ<０>として出力するバッファ部３４２Ａとを備える。
キャリー選択部３４２の駆動を簡単に説明すると、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ時には、プリキャリー信号ＰＲＥ＿ＣＲをキャリー出力信号ＣＯＵＴ<０>として出力する。
また、微小駆動信号ＨＬＤ＿ＥＮＢが非アクティブになると、プリキャリー信号ＰＲＥ＿ＣＲとは関係なく、カウントイネーブル信号ＣＮＴ＿ＥＮをキャリー出力信号ＣＯＵＴ<０>として出力する。したがって、カウントイネーブル信号ＣＮＴ＿ＥＮがアクティブになり、Ｐコードカウント部３４０の駆動中には、キャリー出力信号ＣＯＵＴ<０>は、常に論理レベル「Ｈ」としてアクティブになる。
参考として、キャリー選択部３４２及び出力選択部３４３は、入力信号が異なるだけで、それ以外は同じ回路構成を有する。すなわち、出力選択部３４３は、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ時には、プリコード信号ＤＯＵＴ<０>をプルアップ計算コードＰＣＡＬ＿ＵＰ<０>として出力するが、微小駆動信号ＨＬＤ＿ＥＮＢの非アクティブ時には、接地電圧ＶＳＳをプルアップ計算コードＰＣＡＬ＿ＵＰ<０>として出力し、論理レベル「Ｌ」を有するようにする。
一方、以下では、図１１及び図１３におけるプルアップコード生成部３１０の動作を簡単に説明する。プルアップコード生成部３１０の動作を微小駆動信号ＨＬＤ＿ＥＮＢのアクティブに基づいて説明する。
まず、検出部３２０は、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂの目標範囲内に位置すると、第１ホールド信号ＨＬＤ＿ＵＰをアクティブにする。また、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂの目標範囲よりも高いレベルを有すると、正の比較出力信号ＣＭＰ＿ＯＵＴを論理レベル「Ｈ」で出力し、目標範囲よりも低いレベルを有すると、正の比較出力信号ＣＭＰ＿ＯＵＴを論理レベル「Ｌ」で出力する。このとき、負の比較出力信号ＣＭＰ＿ＯＵＴＢは、正の比較出力信号ＣＭＰ＿ＯＵＴと逆の論理レベルを有する。
その後、カウント制御部３３０は、正の比較出力信号ＣＭＰ＿ＯＵＴのアクティブに応答してカウントイネーブル信号ＣＮＴ＿ＥＮをアクティブにし、更新クロックＵＰ＿ＤＴ＿ＣＬＫをカウント基準クロックＣＮＴ＿ＣＬＫとして出力する。また、正の比較出力信号ＣＭＰ＿ＯＵＴが非アクティブになり、第１ホールド信号ＨＬＤ＿ＵＰがアクティブになると、カウントイネーブル信号ＣＮＴ＿ＥＮを非アクティブにし、カウント基準クロックＣＮＴ＿ＣＬＫは供給しなくなる。
続いて、Ｐコードカウント部３４０は、微小駆動信号ＨＬＤ＿ＥＮＢがアクティブになった場合、カウントイネーブル信号ＣＮＴ＿ＥＮがアクティブになると、正の比較出力信号ＣＭＰ＿ＯＵＴの論理レベルに応じて、カウント基準クロックＣＮＴ＿ＣＬＫに同期してアップカウント又はダウンカウントを行い、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>を出力する。
また、微小駆動信号ＨＬＤ＿ＥＮＢが非アクティブになった場合は、第１カウンタのキャリー出力信号を常にアクティブにすることにより、第１カウンタ３４１だけ大きな幅でカウントする。更に説明すると、出力選択部３４３により、第１カウンタ３４１のプリコード信号ＤＯＵＴ<０>の論理レベルとは関係なく、結果プルアップコード信号ＰＣＤ＿ＣＡＬ<０：４>は、論理レベル「Ｌ」として出力される。また、キャリー選択部３４２は、キャリー出力信号ＣＯＵＴ<０>を論理レベル「Ｈ」として出力する。したがって、Ｐコードカウント部３４０は、第１カウンタ３４１により、常にキャリー出力信号ＣＯＵＴ<０>がアクティブになり、プルアップ計算コードＰＣＡＬ＿ＵＰ<０>は常に非アクティブになる。したがって、カウントイネーブル信号ＣＮＴ＿ＥＮのアクティブ時、第１カウンタ３４１は、アクティブになった状態で第２カウンタ〜第６カウンタだけが駆動されるため、微小駆動信号ＨＬＤ＿ＥＮＢがアクティブになった場合よりも第１カウンタ３４１だけ大きな単位でカウントされる。
そのため、微小駆動信号ＨＬＤ＿ＥＮＢが非アクティブとなっている間は、プルアップコード生成部３１０は、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>を大きな単位でアップカウント又はダウンカウントすることにより、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱが早く目標範囲内の値を有するようにする。また、微小駆動信号ＨＬＤ＿ＥＮＢがアクティブとなっている間は、小さな単位でアップカウント又はダウンカウントすることにより、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱがより微細に調整される。
参考として、結果プルアップコード信号ＰＣＤ＿ＣＡＬ<０：４>は、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：４>と同じ値を有する。
また、プルダウンコード生成部３５０は、上述したプルアップコード生成部３１０に比べて入力信号及び出力信号が異なるだけで、それ以外は同じ回路構成及び駆動を有する。
図１４は、図１０におけるノーマルシフト検出部５００の内部回路図である。同図に示すように、ノーマルシフト検出部５００は、第１ホールド信号ＨＬＤ＿ＵＰ及び第２ホールド信号ＨＬＤ＿ＤＮを入力とするＮＡＮＤゲートＮＤ１と、ＮＡＮＤゲートＮＤ１の出力信号を反転させるインバータＩ１と、微小駆動信号ＨＬＤ＿ＥＮＢの非アクティブに応答してインバータＩ１の出力信号を伝達する伝送ゲートＴＧ３と、伝送ゲートＴＧ３の出力信号を反転させて微小駆動信号ＨＬＤ＿ＥＮＢとして出力するインバータＩ２とを備える。
続いて、ノーマルシフト検出部５００の動作を説明する。ノーマルシフト検出部５００は、第１ホールド信号ＨＬＤ＿ＵＰ及び第２ホールド信号ＨＬＤ＿ＤＮがいずれもアクティブになると、これに応答して微小駆動信号ＨＬＤ＿ＥＮＢをアクティブにする。微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ後は、微小駆動信号ＨＬＤ＿ＥＮＢによって制御される伝送ゲートＴＧ３がオフとなり、第１ホールド信号ＨＬＤ＿ＵＰ及び第２ホールド信号ＨＬＤ＿ＤＮが非アクティブになっても、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブが保持される。
図１５は、図１０における基準範囲供給部２００の内部回路図である。同図に示すように、基準範囲供給部２００は、第１内部電圧ＶＤＤＱと第２内部電圧ＶＳＳＱとの間に直列接続された複数の抵抗を備え、第１出力電圧〜第４出力電圧ＶＮ１、ＶＮ２、ＶＮ３、ＶＮ４を供給する複数の抵抗Ｒ１、Ｒ２、Ｒ３と、微小駆動信号ＨＬＤ＿ＥＮＢに応答して、第１出力電圧〜第４出力電圧ＶＮ１、ＶＮ２、ＶＮ３、ＶＮ４のうちの２つを選択し、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂとして出力する基準電圧選択部と、微小駆動信号ＨＬＤ＿ＥＮＢに応答して、第１出力電圧〜第４出力電圧ＶＮ１、ＶＮ２、ＶＮ３、ＶＮ４のレベルを調整するレベル調整部とを備える。
更に、基準電圧選択部は、微小駆動信号ＨＬＤ＿ＥＮＢの非アクティブ時、第１抵抗Ｒ１の一側ノードＮ１に印加された電圧を第１基準電圧ＶＲＥＦ＿Ａとして伝達する第１伝送ゲートＴＧ４と、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ時、第１抵抗Ｒ１及び第２抵抗Ｒ２の接続ノードＮ２に印加された電圧を第１基準電圧ＶＲＥＦ＿Ａとして伝達する第２伝送ゲートＴＧ５と、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ時、第２抵抗Ｒ２及び第３抵抗Ｒ３の接続ノードに印加された電圧を第２基準電圧ＶＲＥＦ＿Ｂとして伝達する第３伝送ゲートＴＧ６と、微小駆動信号ＨＬＤ＿ＥＮＢの非アクティブ時、第３抵抗Ｒ３の一側ノードＮ４に印加された電圧を第２基準電圧ＶＲＥＦ＿Ｂとして伝達する第４伝送ゲートＴＧ７とを備える。
また、レベル調整部は、第１抵抗Ｒ１の一側ノードＮ１と、第１抵抗Ｒ１及び第２抵抗Ｒ２の接続ノードＮ２との間に接続され、微小駆動信号ＨＬＤ＿ＥＮＢによって制御される第５伝送ゲートＴＧ８と、第３抵抗Ｒ３の一側ノードＮ４と、第２抵抗Ｒ２及び第３抵抗Ｒ３の接続ノードＮ３との間に接続され、微小駆動信号ＨＬＤ＿ＥＮＢによって制御される第６伝送ゲートＴＧ９とを備える。
基準範囲供給部２００の駆動を説明すると、微小駆動信号ＨＬＤ＿ＥＮＢの非アクティブ時には、第１抵抗Ｒ１の一側ノードＮ１に印加された電圧を第１基準電圧ＶＲＥＦ＿Ａとして出力し、第３抵抗Ｒ３の一側ノードＮ４に印加された電圧を第２基準電圧ＶＲＥＦ＿Ｂとして出力する。
また、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ時には、第１抵抗Ｒ１及び第２抵抗Ｒ２の接続ノードＮ２に印加された電圧を第１基準電圧ＶＲＥＦ＿Ａとして出力し、第２抵抗Ｒ２及び第３抵抗Ｒ３の接続ノードＮ３に印加された電圧を第２基準電圧ＶＲＥＦ＿Ｂとして出力する。更に、第５伝送ゲートＴＧ８がターンオンされ、第１抵抗Ｒ１の一側ノードＮ１と、第１抵抗Ｒ１及び第２抵抗Ｒ２の接続ノードＮ２とが接続され、第１抵抗Ｒ１は、オフとなり、第６伝送ゲートＴＧ９がターンオンされ、第３抵抗Ｒ３の一側ノードＮ４と、第２抵抗Ｒ２及び第３抵抗Ｒ３の接続ノードＮ３とが接続され、第３抵抗Ｒ３がオフとなる。したがって、基準範囲供給部２００は、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブ時には、第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂのレベル幅を縮小して目標範囲を減少させる。
一方、以下では、本発明に係る半導体装置の動作を説明する。まず、抵抗値測定制御部１００は、ＺＱ調整信号ＺＱＣ、アドレスＴＬＡ<１０>、及びクロックＩＣＬＫ５Ｂを受信し、更新クロックＵＰ＿ＤＴ＿ＣＬＫと、計算駆動信号ＣＡＬ＿ＯＰＥＲと、比較駆動信号ＣＭＰ＿ＯＰＥＲとを生成する。
また、ノーマルシフト検出部５００は、第１ホールド信号ＨＬＤ＿ＵＰ及び第２ホールド信号ＨＬＤ＿ＤＮの非アクティブに応答して、微小駆動信号ＨＬＤ＿ＥＮＢを非アクティブにする。
次に、基準範囲供給部２００は、微小駆動信号ＨＬＤ＿ＥＮＢの非アクティブに応答して、該当する出力電圧ＶＮ１、ＶＮ４をそれぞれ第１基準電ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂとして出力する。このとき、第１基準電圧ＶＲＥＦ＿Ａと第２基準電圧ＶＲＥＦ＿Ｂとのレベル差は、１次目標範囲となる。
続いて、終端抵抗値供給部４００は、入力抵抗ＺＱに対するプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>のレベルをプルアップ終端抵抗値ＰＣＡＬ＿ＤＱとして、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>に対するプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>のレベルをプルダウン終端抵抗値ＮＣＡＬ＿ＤＱとして出力する。
更に、プルアップコード生成部３１０及びプルダウンコード生成部３５０は、計算駆動信号ＣＡＬ＿ＯＰＥＲと比較駆動信号ＣＭＰ＿ＯＰＥＲとに応答して、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱとプルダウン終端抵抗値ＮＣＡＬ＿ＤＱとのレベルが１次目標範囲内に位置するように、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>及び結果プルアップコード信号ＰＣＤ＿ＣＡＬ<０：４>と、プルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>及び結果プルダウンコード信号ＮＣＤ＿ＣＡＬ<０：４>とをアップカウント又はダウンカウントする。また、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱ及びプルダウン終端抵抗値ＮＣＡＬ＿ＤＱが１次目標範囲内に位置すると、第１ホールド信号ＨＬＤ＿ＵＰ及び第２ホールド信号ＨＬＤ＿ＤＮをアクティブにする。このとき、各コード信号と計算コード信号とのカウント動作による変化量を１次変化量とする。
その後、ノーマルシフト検出部５００は、第１ホールド信号ＨＬＤ＿ＵＰ及び第２ホールド信号ＨＬＤ＿ＤＮのアクティブに応答して微小駆動信号ＨＬＤ＿ＥＮＢをアクティブにする。
また、基準範囲供給部２００は、微小駆動信号ＨＬＤ＿ＥＮＢのアクティブに応答して、該当する出力電圧ＶＮ２、ＶＮ３を、それぞれ第１基準電圧ＶＲＥＦ＿Ａ及び第２基準電圧ＶＲＥＦ＿Ｂとして出力する。このとき、出力される第１基準電圧ＶＲＥＦ＿Ａと第２基準電圧ＶＲＥＦ＿Ｂとのレベル差が２次目標範囲であり、２次目標範囲は、１次目標範囲に比べてより小さな幅を有する。
続いて、プルアップコード生成部３１０及びプルダウンコード生成部３５０は、計算駆動信号ＣＡＬ＿ＯＰＥＲと比較駆動信号ＣＭＰ＿ＯＰＥＲとに応答して、プルアップ終端抵抗値ＰＣＡＬ＿ＤＱ及びプルダウン終端抵抗値ＮＣＡＬ＿ＤＱのレベルが２次目標範囲内に位置するように、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>及び結果プルアップコード信号ＰＣＤ＿ＣＡＬ<０：４>と、プルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>及び結果プルダウンコード信号ＮＣＤ＿ＣＡＬ<０：４>とをアップカウント又はダウンカウントする。このとき、プルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>及び結果プルアップコード信号ＰＣＤ＿ＣＡＬ<０：４>と、プルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>及び結果プルダウンコード信号ＮＣＤ＿ＣＡＬ<０：４>とをカウントする単位は、微小駆動信号が非アクティブになった場合よりも小さな幅でカウントが行われる。このとき、各コード信号と計算コード信号とのカウント動作による変化量を２次変化量とする。
このように、本発明に係るインピーダンス調整回路は、広い目標範囲と大きな変化量でプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>とプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>とを計算した後、更に目標範囲を狭めてプルアップコード信号ＰＣＡＬ＿ＵＰ<０：５>とプルダウンコード信号ＮＣＡＬ＿ＤＮ<０：５>とを小さな単位で微細に調整する。これについては、以下の図面を参照してより具体的に説明する。
図１６は、本発明に係るインピーダンス調整回路の動作を、目標範囲及び変化量に基づいて示す図である。同図に示すように、１次駆動時のノーマル目標範囲「α」は、２次駆動時の微小目標範囲「β」に比べて大きく、１次駆動時に行われるノーマル目標範囲の変化量「ａ」は、２次駆動時に行われる微小目標範囲の変化量「ｂ」に比べて大きい。
まず、本発明は、１次駆動時には、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>及びプルダウン計算コードＮＣＡＬ＿ＤＮ<０：５>が大きなレベル幅の１次目標範囲「α」を満足するように、大きな変化量でこれらを調整する。したがって、１次目標範囲「α」を満足するのに短時間を要する。また、２次駆動時にも、プルアップ計算コードＰＣＡＬ＿ＵＰ<０：５>及びプルダウン計算コードＮＣＡＬ＿ＤＮ<０：５>が２次目標範囲「β」を満足するように調整するが、このときは、小さな変化量でこれらを微細に調整する。
そのため、本発明に係るインピーダンス調整回路は、１次目標範囲を広くする。このとき、更新による電位変化量を大きくすると、１次目標範囲に入るのにかかる時間を短縮することができる。また、広い１次目標範囲によって発生するマージンを狭めて２次目標範囲を設定し、更新による電位変化量を減らして微細に調整する。このとき、すでに１次駆動で目標範囲に近接しているため、２次駆動にかかる時間は短くなる。したがって、従来においては、目標範囲を調整するため、メタルオプションを調整したのに対し、本発明では、電位量を自体で目標範囲に調整して駆動するため、駆動時間を短縮することができ、正確な終端抵抗を供給することができる。
本発明によると、大きな目標範囲を設定し、大きな変化幅で入力抵抗に対応する複数のコード信号を設定した後、目標範囲を小さく調整し、小さな変化幅で前記コード信号を微細に調整することにより、ＰＶＴの変動による終端抵抗を早く設定することができ、素子の信頼性を向上させることができる。
一方、上述した本発明に係る半導体装置の駆動方法は、複数のプルアップコード信号とプルダウンコード信号とを全て生成し、終端抵抗を供給する場合を示しているが、これは一例に過ぎず、プルアップコード信号又はプルダウンコード信号のみを生成し、これに対応する終端抵抗を供給する場合にも適用可能である。
以上、本発明は、上記した実施形態に限定されるものではなく、本発明に係る技術的思想の範囲から逸脱しない範囲内で様々な変更が可能であり、それらも本発明の技術的範囲に属する。
従来の半導体装置のインピーダンス調整回路の概念図 図１における半導体装置のインピーダンス調整回路のバングバングエラーを示す図 他の従来技術に係る半導体装置のインピーダンス調整回路の概念図 図３における半導体装置のインピーダンス調整回路の動作タイミング図 改善された従来技術に係るインピーダンス調整回路のブロック図 図５におけるＰコード生成部の内部回路図 図６におけるＰコードカウント部の内部回路図 図５における基準範囲供給部の内部回路図 目標範囲が狭い場合における従来技術の問題を示す図 目標範囲が広い場合における従来技術の問題を示す図 本発明の一実施形態に係る半導体装置のブロック図 図１０におけるプルアップコード生成部の内部回路図 図１１におけるＰコードカウント部の内部回路図 図１２におけるキャリー選択部の内部回路図 図１０におけるノーマルシフト検出部の内部回路図 図１０における基準範囲供給部の内部回路図 本発明に係る半導体装置の動作タイミング図
符号の説明
１００ 抵抗値測定制御部
２００ 基準範囲供給部
３００ プルアップコード生成部
４００ 終端抵抗値供給部
５００ ノーマルシフト検出部

Claims (30)

  1. ＺＱ抵抗値に対応するノーマル目標範囲を提供し、微小駆動信号に応答して微小目標範囲を出力する基準範囲供給手段と、
    複数の制御コードに対応する出力抵抗値を供給する終端抵抗値供給手段と、
    前記出力抵抗値が前記ノーマル目標範囲内に位置するように前記複数の制御コードを生成し、前記微小駆動信号に応答して前記複数のコード信号を調整し、前記出力抵抗値が前記微小目標範囲内に位置するように制御するコード生成手段と、
    前記出力抵抗値が前記ノーマル目標範囲内に位置するか否かを検出し、前記微小駆動信号を生成するノーマルシフト検出手段と
    を備えることを特徴とする半導体装置。
  2. 前記微小目標範囲が、前記ノーマル目標範囲を所定の比率で縮小したことを特徴とする請求項１に記載の半導体装置。
  3. 前記基準範囲供給手段が、
    第１電圧及び第２電圧の間に配置された複数の電圧分配手段と、
    該複数の電圧分配手段のうち、前記ノーマル目標範囲に対応する電圧分配手段を選択し、前記ノーマル目標範囲よりも減少した幅を有する微小目標範囲の幅を提供するため、前記微小駆動信号に応答して少なくとも１つの電圧分配手段を選択する基準範囲選択部と
    を備えることを特徴とする請求項１に記載の半導体装置。
  4. 前記基準範囲供給手段が、
    前記微小駆動信号に応答して、前記ノーマル目標範囲の幅と前記微小目標範囲の幅とを調整するレベル調整部を更に備えることを特徴とする請求項３に記載の半導体装置。
  5. 前記コード生成手段が、
    前記ノーマル目標範囲又は微小目標範囲内に前記出力抵抗値があるか否かを検出する検出部と、
    該検出部の検出結果に対応してカウントし、前記複数の制御コードを生成するカウント部と、
    前記検出部の検出結果に対応して、前記カウント部のカウント基準信号として用いられるカウント基準クロックを提供するカウント制御部と
    を備えることを特徴とする請求項４に記載の半導体装置。
  6. 前記カウント部が、
    前記微小駆動信号に応答してカウントする値の単位を変化させることを特徴とする請求項５に記載の半導体装置。
  7. 前記カウント部が、
    前記カウント基準クロックに同期して、前記カウント制御部から出力されるカウント駆動信号と、前記検出部から出力される比較信号とに応答してアップカウント又はダウンカウントを行い、プリキャリー信号とプリコード信号とを出力する第１カウンタと、
    前記微小駆動信号に応答して、前記プリコード信号を第１コード信号として出力する出力選択部と、
    前記微小駆動信号に応答して、前記カウント駆動信号又は前記プリキャリー信号を第１キャリー出力信号として伝達するキャリー選択部と、
    前記カウント基準クロックに同期して、前記カウント駆動信号と前記第１キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第２キャリー出力信号と第２コード信号とを出力する第２カウンタと、
    前記カウント駆動クロックに同期して、前記カウント駆動信号と前記第２キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第３キャリー出力信号と第３コード信号とを出力する第３カウンタと
    を備えることを特徴とする請求項５に記載の半導体装置。
  8. 前記キャリー選択部が、
    前記微小駆動信号の非アクティブ時、前記カウント駆動信号を伝達する第１伝送ゲートと、
    前記微小駆動信号のアクティブ時、前記プリキャリー信号を伝達する第２伝送ゲートと、
    該第２伝送ゲート又は前記第３伝送ゲートにより伝達された信号を、前記第１キャリー出力信号として出力する第１バッファ部と
    を備えることを特徴とする請求項７に記載の半導体装置。
  9. 前記出力選択部が、
    前記微小駆動信号の非アクティブ時、前記プリコード信号を伝達する第３伝送ゲートと、
    前記微小駆動信号のアクティブ時、接地電圧を伝達する第４伝送ゲートと、
    前記第３伝送ゲート又は前記第４伝送ゲートにより伝達された信号を、前記第１コード信号として出力する第２バッファ部と、
    を備えることを特徴とする請求項８に記載の半導体装置。
  10. 前記ノーマルシフト検出手段が、
    前記微小駆動信号に応答して、前記出力抵抗値が前記ノーマル目標範囲内に位置すると、前記コード生成手段から出力されるノーマルシフト終了信号を伝達する第５伝送ゲートと、
    該第５伝送ゲートの出力信号を反転させて前記微小駆動信号として出力する第１インバータと
    を備えることを特徴とする請求項９に記載の半導体装置。
  11. 前記電圧分配手段が、
    複数の抵抗を備えることを特徴とする請求項３に記載の半導体装置。
  12. 前記基準範囲選択部が、
    前記微小駆動信号の非アクティブ時、前記複数の電圧分配手段のうち、対応する第１電圧分配手段及び第２電圧分配手段によって定められる電圧幅を、前記ノーマル目標範囲で提供する第１伝送ゲート及び第２伝送ゲートと、
    前記微小駆動信号のアクティブ時、前記複数の電圧分配手段のうち、対応する第３電圧分配手段及び第４電圧分配手段によって定められる電圧幅を、前記微小目標範囲で提供する第３伝送ゲート及び第４伝送ゲートと
    を備えることを特徴とする請求項４に記載の半導体装置。
  13. 前記調整部が、
    前記微小駆動信号のアクティブに応答して、前記第１電圧分配手段の一側及び他側ノードを接続させる第５伝送ゲートと、
    前記微小駆動信号のアクティブに応答して、前記第２電圧分配手段の一側及び他側ノードを接続させる第６伝送ゲートと
    を備えることを特徴とする請求項１２に記載の半導体装置。
  14. ＺＱ抵抗値計算信号を受信して前記カウント制御部にクロック信号を提供し、前記コード生成手段のアクティブを制御する制御信号を生成する抵抗値測定制御部を更に備えることを特徴とする請求項５に記載の半導体装置。
  15. 複数のプルアップコード信号に対応するプルアップ終端抵抗値と、複数のプルダウンコード信号に対応するプルダウン終端抵抗値とを供給する終端抵抗値供給手段と、
    ＺＱ抵抗値に対応するノーマル目標範囲を提供し、微小駆動信号に応答して微小目標範囲を出力する基準範囲供給手段と、
    前記プルアップ終端抵抗値が前記ノーマル目標範囲内に位置するように前記複数のプルアップコードを生成し、それに応答して第１ホールド信号を生成し、前記微小駆動信号に応答して前記複数のプルアップコードを調整し、前記プルアップ終端抵抗値が前記微小目標範囲内に位置するように制御するプルアップコード生成手段と、
    前記プルダウン終端抵抗値が前記ノーマル目標範囲内に位置するように前記複数のプルダウンコードを生成し、それに応答して第２ホールド信号を生成し、前記微小駆動信号に応答して前記複数のプルダウンコードを調整し、前記プルダウン終端抵抗値が前記微小目標範囲内に位置するように制御するプルダウンコード生成手段と、
    前記第１ホールド信号及び第２ホールド信号に対応して前記微小駆動信号を生成するノーマルシフト検出手段と
    を備えることを特徴とする半導体装置。
  16. 前記微小目標範囲が、前記ノーマル目標範囲を所定の比率で縮小したことを特徴とする請求項１５に記載の半導体装置。
  17. 前記プルアップコード生成手段が、
    前記ノーマル目標範囲又は微小目標範囲内に前記プルアップ終端抵抗値があるか否かを検出する検出部と、
    該検出部の検出結果に対応してカウントし、前記複数の制御コードを生成するカウント部と、
    前記検出部の検出結果に対応して、前記カウント部のカウント基準信号として用いられるカウント基準クロックを提供するカウント制御部と
    を備えることを特徴とする請求項１５に記載の半導体装置。
  18. 前記カウント部が、
    前記微小駆動信号に応答してカウントする値の単位を変化させることを特徴とする請求項１７に記載の半導体装置。
  19. 前記カウント部が、
    前記カウント基準クロックに同期して、前記カウント制御部から出力されるカウント駆動信号と、前記レベル検出部から出力される比較信号とに応答してアップカウント又はダウンカウントを行い、プリキャリー信号とプリコード信号とを出力する第１カウンタと、
    前記微小駆動信号に応答して、前記プリコード信号を第１コード信号として出力する出力選択部と、
    前記微小駆動信号に応答して、前記カウント駆動信号又は前記プリキャリー信号を第１キャリー出力信号として伝達するキャリー選択部と、
    前記カウント基準クロックに同期して、前記カウント駆動信号と前記第１キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第２キャリー出力信号と第２コード信号とを出力する第２カウンタと、
    前記カウント駆動クロックに同期して、前記カウント駆動信号と前記第２キャリー出力信号との論理レベルに応じてアップカウント又はダウンカウントを行い、第３キャリー出力信号と第３コード信号とを出力する第３カウンタと
    を備えることを特徴とする請求項１７に記載の半導体装置。
  20. 前記キャリー選択部が、
    前記微小駆動信号の非アクティブ時、前記カウント駆動信号を伝達する第１伝送ゲートと、
    前記微小駆動信号のアクティブ時、前記プリキャリー信号を伝達する第２伝送ゲートと、
    該第２伝送ゲート又は前記第３伝送ゲートによって伝達された信号を、前記第１キャリー出力信号として出力する第１バッファ部と
    を備えることを特徴とする請求項１９に記載の半導体装置。
  21. 前記出力選択部が、
    前記微小駆動信号の非アクティブ時、前記プリコード信号を伝達する第３伝送ゲートと、
    前記微小駆動信号のアクティブ時、接地電圧を伝達する第４伝送ゲートと、
    前記第３伝送ゲート又は前記第４伝送ゲートによって伝達された信号を、前記第１コード信号として出力する第２バッファ部と
    を備えることを特徴とする請求項２０に記載の半導体装置。
  22. 前記基準範囲供給手段が、
    第１電圧及び第２電圧の間に配置された複数の電圧分配手段と、
    該複数の電圧分配手段のうち、前記ノーマル目標範囲に対応する電圧分配手段を選択し、前記ノーマル目標範囲よりも減少した幅を有する微小目標範囲の幅を提供するため、前記微小駆動信号に応答して少なくとも１つの電圧分配手段を選択する基準範囲選択部と
    を備えることを特徴とする請求項２０に記載の半導体装置。
  23. 前記基準範囲供給手段が、
    前記微小駆動信号に応答して、前記ノーマル目標範囲の幅と前記微小目標範囲の幅とを調整するレベル調整部を更に備えることを特徴とする請求項２２に記載の半導体装置。
  24. 前記ノーマルシフト検出手段が、
    前記第１ホールド信号及び第２ホールド信号を入力とする第１ＮＡＮＤゲートと、
    前記微小駆動信号に応答して前記ＮＡＮＤゲートの出力を伝達する第５伝送ゲートと、
    該第５伝送ゲートの出力信号を反転させて前記微小駆動信号として出力する第１インバータと
    を備えることを特徴とする請求項２３に記載の半導体装置。
  25. 前記電圧分配手段が、
    複数の抵抗を備えることを特徴とする請求項２４に記載の半導体装置。
  26. 前記基準範囲選択部が、
    前記微小駆動信号の非アクティブ時、前記複数の電圧分配手段のうち、対応する第１電圧分配手段及び第２電圧分配手段によって定められる電圧幅を、前記ノーマル目標範囲で提供する第６伝送ゲート及び第７伝送ゲートと、
    前記微小駆動信号のアクティブ時、前記複数の電圧分配手段のうち、対応する第３電圧分配手段及び第４電圧分配手段によって定められる電圧幅を、前記微小目標範囲で提供する第８伝送ゲート及び第９伝送ゲートと
    を備えることを特徴とする請求項２４に記載の半導体装置。
  27. 前記レベル調整部が、
    前記微小駆動信号のアクティブに応答して、前記第１電圧分配手段の一側及び他側ノードを接続させる第１０伝送ゲートと、
    前記微小駆動信号のアクティブに応答して、前記第２電圧分配手段の一側及び他側ノードを接続させる第１１伝送ゲートと
    を備えることを特徴とする請求項２６に記載の半導体装置。
  28. ＺＱ抵抗値計算信号を受信して前記カウント制御部にクロック信号を提供し、前記プルアップコード生成手段のアクティブを制御する制御信号を生成する抵抗値測定制御部を更に備えることを特徴とする請求項１７に記載の半導体装置。
  29. ＺＱ抵抗値に対応するノーマル目標範囲を提供するステップと、
    複数の制御コードに対応する出力抵抗値を提供するステップと、
    前記複数の制御コードを調整し、前記出力抵抗値が前記ノーマル目標範囲内に位置するように前記複数の制御コードを生成するステップと、
    前記出力抵抗値が前記ノーマル目標範囲内に位置することを検出して微小駆動信号を生成するステップと、
    前記微小駆動信号に応答して微小目標範囲を提供するステップと、
    前記複数のコード信号を調整し、前記出力抵抗値が前記微小目標範囲内に位置するように調整するステップと
    を含むことを特徴とする半導体装置の駆動方法。
  30. 前記微小目標範囲が、前記ノーマル目標範囲を所定の比率で縮小したことを特徴とする請求項２９に記載の半導体装置の駆動方法。
JP2007173444A 2006-06-30 2007-06-29 データ入出力ドライバのインピーダンスを調整可能な半導体装置 Expired - Fee Related JP5069507B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2006-0061436 2006-06-30
KR20060061436 2006-06-30

Publications (2)

Publication Number Publication Date
JP2008017475A JP2008017475A (ja) 2008-01-24
JP5069507B2 true JP5069507B2 (ja) 2012-11-07

Family

ID=38875918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007173444A Expired - Fee Related JP5069507B2 (ja) 2006-06-30 2007-06-29 データ入出力ドライバのインピーダンスを調整可能な半導体装置

Country Status (4)

Country Link
US (1) US7528626B2 (ja)
JP (1) JP5069507B2 (ja)
KR (1) KR100879747B1 (ja)
CN (1) CN100576341C (ja)

Families Citing this family (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100539252B1 (ko) 2004-03-08 2005-12-27 삼성전자주식회사 데이터 버스 및 커맨드/어드레스 버스를 통해 전송되는신호의 충실도를 향상시킬 수 있는 메모리 모듈 및 이를포함하는 메모리 시스템
US7996590B2 (en) 2004-12-30 2011-08-09 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US8335115B2 (en) 2004-12-30 2012-12-18 Samsung Electronics Co., Ltd. Semiconductor memory module and semiconductor memory system having termination resistor units
US7408379B2 (en) * 2006-12-18 2008-08-05 Samsung Electronics Co., Ltd. Impedance calibration circuit and semiconductor device including the same
TW200910373A (en) 2007-06-08 2009-03-01 Mosaid Technologies Inc Dynamic impedance control for input/output buffers
US7795918B2 (en) * 2007-08-16 2010-09-14 Texas Instruments Incorporated Adjusting output buffer timing based on drive strength
KR100863535B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
KR100932548B1 (ko) * 2007-12-11 2009-12-17 주식회사 하이닉스반도체 온 다이 터미네이션 장치의 캘리브래이션 회로
JP2009246725A (ja) * 2008-03-31 2009-10-22 Renesas Technology Corp インピーダンスの調整が可能な出力バッファを備えた半導体装置
KR100897302B1 (ko) * 2008-04-10 2009-05-14 주식회사 하이닉스반도체 데이터 라인 터미네이션 회로
KR100942955B1 (ko) * 2008-07-14 2010-02-17 주식회사 하이닉스반도체 터미네이션 저항회로
KR100945813B1 (ko) 2008-08-08 2010-03-08 주식회사 하이닉스반도체 반도체 집적회로의 저항값 조정 코드 생성 장치 및 방법
KR100974225B1 (ko) * 2008-12-23 2010-08-06 주식회사 하이닉스반도체 임피던스 조정 주기 설정회로 및 반도체 집적회로
KR101006090B1 (ko) * 2008-12-29 2011-01-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR101046242B1 (ko) * 2009-06-30 2011-07-04 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
KR101020299B1 (ko) * 2009-09-28 2011-03-07 주식회사 하이닉스반도체 임피던스 매칭장치
KR20110051860A (ko) * 2009-11-11 2011-05-18 삼성전자주식회사 전류 소모를 줄이는 온 다이 터미네이션 구조를 갖는 반도체 장치 및 그 터미네이션 방법
KR101138706B1 (ko) * 2009-11-30 2012-04-20 에스케이하이닉스 주식회사 반도체 회로
KR101094984B1 (ko) * 2010-03-31 2011-12-20 주식회사 하이닉스반도체 반도체 집적회로의 임피던스 조정 장치
KR101047062B1 (ko) 2010-04-30 2011-07-06 주식회사 하이닉스반도체 임피던스 조정 회로 및 이를 이용한 반도체 장치
KR101062777B1 (ko) 2010-04-30 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치
KR101206498B1 (ko) * 2010-07-08 2012-11-29 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로 및 그 동작 방법
KR101110795B1 (ko) * 2010-10-15 2012-02-27 주식회사 하이닉스반도체 임피던스 코드 생성회로 및 이를 포함하는 반도체 장치
US9224430B2 (en) 2011-07-27 2015-12-29 Micron Technology, Inc. Devices, methods, and systems supporting on unit termination
KR102008019B1 (ko) 2012-06-29 2019-08-06 에스케이하이닉스 주식회사 임피던스 교정회로
US9472246B2 (en) 2012-11-07 2016-10-18 Freescale Semiconductor, Inc. Method and apparatus for maintaining an accurate I/O calibration cell
JP2014102867A (ja) 2012-11-20 2014-06-05 Toshiba Corp 半導体記憶装置及びその制御方法
KR20150049267A (ko) * 2013-10-29 2015-05-08 삼성전자주식회사 반도체 메모리 장치 및 이의 동작 방법
US10348721B2 (en) * 2013-10-30 2019-07-09 Hewlett Packard Enterprise Development Lp User authentication
KR102185284B1 (ko) 2013-12-12 2020-12-01 삼성전자 주식회사 온 다이 터미네이션 저항들의 부정합을 보상하는 버퍼 회로, 반도체 장치 반도체 장치의 동작방법
KR102126716B1 (ko) 2014-03-21 2020-06-25 삼성전자주식회사 비휘발성 메모리 장치의 구동 방법 및 이를 이용하는 비휘발성 메모리 장치
CN105453435B (zh) * 2014-04-01 2020-05-05 京微雅格（北京）科技有限公司 一种集成电路芯片及其阻抗校准方法
US10401886B1 (en) * 2014-07-30 2019-09-03 Cirrus Logic, Inc. Systems and methods for providing an auto-calibrated voltage reference
US9317052B1 (en) * 2014-11-24 2016-04-19 SK Hynix Inc. Semiconductor apparatus with calibration circuit and system including the same
KR20160105091A (ko) * 2015-02-27 2016-09-06 에스케이하이닉스 주식회사 터미네이션 회로, 이를 포함하는 인터페이스 회로 및 시스템
KR102363346B1 (ko) * 2015-08-20 2022-02-16 에스케이하이닉스 주식회사 반도체장치 및 반도체시스템
KR102378520B1 (ko) * 2015-08-26 2022-03-25 에스케이하이닉스 주식회사 반도체 장치 및 시스템
US9520164B1 (en) * 2015-09-04 2016-12-13 Kabushiki Kaisha Toshiba ZQ calibration circuit and semiconductor device including the same
US10284198B2 (en) 2015-10-02 2019-05-07 Samsung Electronics Co., Ltd. Memory systems with ZQ global management and methods of operating same
US9766831B2 (en) 2015-10-14 2017-09-19 Micron Technology, Inc. Apparatuses and methods for arbitrating a shared terminal for calibration of an impedance termination
KR20170061418A (ko) * 2015-11-26 2017-06-05 삼성전자주식회사 스트레스 인가 모드를 갖는 캘리브레이션 회로 및 이를 포함하는 메모리 장치
JP6807642B2 (ja) * 2016-01-08 2021-01-06 ザインエレクトロニクス株式会社 送信装置
KR102584637B1 (ko) 2016-08-22 2023-10-05 삼성전자주식회사 반도체 메모리 장치 및 반도체 장치
JP2018045743A (ja) 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体装置及びメモリシステム
KR20180038104A (ko) * 2016-10-05 2018-04-16 에스케이하이닉스 주식회사 캘리브레이션 회로를 사용하는 출력 회로 및 이를 포함하는 반도체 장치 및 시스템
KR20180046428A (ko) 2016-10-27 2018-05-09 삼성전자주식회사 메모리 장치 및 그것의 트레이닝 방법
KR20180062809A (ko) 2016-12-01 2018-06-11 삼성전자주식회사 Zq 핀을 공유하는 메모리 장치의 zq 캘리브레이션 방법
US10348270B2 (en) 2016-12-09 2019-07-09 Micron Technology, Inc. Apparatuses and methods for calibrating adjustable impedances of a semiconductor device
US10193711B2 (en) 2017-06-22 2019-01-29 Micron Technology, Inc. Timing based arbitration methods and apparatuses for calibrating impedances of a semiconductor device
KR102391503B1 (ko) * 2017-09-11 2022-04-28 에스케이하이닉스 주식회사 임피던스 캘리브레이션 회로를 포함하는 메모리 시스템
US10615798B2 (en) 2017-10-30 2020-04-07 Micron Technology, Inc. Apparatuses and methods for identifying memory devices of a semiconductor device sharing an external resistance
KR102432800B1 (ko) 2017-11-20 2022-08-17 에스케이하이닉스 주식회사 피드백 시스템 및 그 동작 방법
CN109873641A (zh) * 2017-12-05 2019-06-11 长鑫存储技术有限公司 一种驱动电阻校准电路
US10205451B1 (en) 2018-01-29 2019-02-12 Micron Technology, Inc. Methods and apparatuses for dynamic step size for impedance calibration of a semiconductor device
KR102517713B1 (ko) * 2018-04-17 2023-04-05 에스케이하이닉스 주식회사 터미네이션 회로, 반도체 장치 및 그의 동작 방법
CN109817258B (zh) * 2019-01-02 2021-04-27 长江存储科技有限责任公司 一种zq校准电路和方法
US10747245B1 (en) 2019-11-19 2020-08-18 Micron Technology, Inc. Apparatuses and methods for ZQ calibration
KR20220070643A (ko) 2020-11-23 2022-05-31 삼성전자주식회사 반도체 메모리 장치 및 메모리 시스템

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10261948A (ja) * 1997-03-17 1998-09-29 Nec Corp 出力インピーダンス自己補正回路付半導体集積回路
US7051130B1 (en) 1999-10-19 2006-05-23 Rambus Inc. Integrated circuit device that stores a value representative of a drive strength setting
JP2001210095A (ja) 2000-01-24 2001-08-03 Mitsubishi Electric Corp メモリモジュール
JP2001274323A (ja) 2000-03-24 2001-10-05 Hitachi Ltd 半導体装置とそれを搭載した半導体モジュール、および半導体装置の製造方法
JP2003317499A (ja) 2002-04-26 2003-11-07 Mitsubishi Electric Corp 半導体記憶装置およびそれを用いたメモリシステム
JP3807351B2 (ja) * 2002-06-21 2006-08-09 日本電気株式会社 半導体集積回路のインピーダンス制御方法およびインピーダンス制御回路
KR100532426B1 (ko) * 2003-03-25 2005-11-30 삼성전자주식회사 온-칩 터미네이션 저항의 미스매치를 보상할 수 있는반도체 장치
KR100543211B1 (ko) * 2003-04-29 2006-01-20 주식회사 하이닉스반도체 온 디램 터미네이션 저항 조정 회로 및 그 방법
CN100369379C (zh) * 2003-06-24 2008-02-13 松下电器产业株式会社 信号传输系统中使输出阻抗匹配的装置及方法
JP4290537B2 (ja) * 2003-11-26 2009-07-08 株式会社ルネサステクノロジ 半導体装置
KR100610007B1 (ko) * 2004-06-14 2006-08-08 삼성전자주식회사 임피던스 랜지 시프팅 기능을 갖는 반도체 장치의프로그래머블 임피던스 콘트롤 회로 및 그에 따른임피던스 랜지 시프팅 방법
KR100642008B1 (ko) * 2004-06-28 2006-11-02 삼성전자주식회사 임피던스 제어회로 및 임피던스 제어방법
KR100588601B1 (ko) * 2005-06-09 2006-06-14 삼성전자주식회사 임피던스 제어 회로
KR100744039B1 (ko) * 2005-09-27 2007-07-30 주식회사 하이닉스반도체 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US7626416B2 (en) * 2005-12-12 2009-12-01 Micron Technology, Inc. Method and apparatus for high resolution ZQ calibration
US7423450B2 (en) * 2006-08-22 2008-09-09 Altera Corporation Techniques for providing calibrated on-chip termination impedance
US7459930B2 (en) * 2006-11-14 2008-12-02 Micron Technology, Inc. Digital calibration circuits, devices and systems including same, and methods of operation

Also Published As

Publication number Publication date
KR20080002692A (ko) 2008-01-04
CN100576341C (zh) 2009-12-30
KR100879747B1 (ko) 2009-01-21
US20080001623A1 (en) 2008-01-03
CN101127235A (zh) 2008-02-20
US7528626B2 (en) 2009-05-05
JP2008017475A (ja) 2008-01-24

Similar Documents

Publication Publication Date Title
JP5069507B2 (ja) データ入出力ドライバのインピーダンスを調整可能な半導体装置
KR101024244B1 (ko) 임피던스 조절 장치
US7773440B2 (en) ZQ calibration controller and method for ZQ calibration
US8553471B2 (en) Data output buffer and memory device
JP4916699B2 (ja) Ｚｑキャリブレーション回路及びこれを備えた半導体装置
JP4205741B2 (ja) キャリブレーション回路を有する半導体装置及びキャリブレーション方法
TWI383401B (zh) 阻抗調整電路及具有該電路之半導體記憶體裝置
US9077332B2 (en) Impedance control circuit and semiconductor device including the same
US7439762B2 (en) On-die termination circuit
US8120381B2 (en) Impedance adjusting device
KR20070035331A (ko) 데이터 출력드라이버의 임피던스를 조정할 수 있는 반도체메모리 장치
US8278973B2 (en) Impedance control circuit and semiconductor device including the same
US8319519B2 (en) Impedance code generation circuit and integrated circuit including the same
JP2002094366A (ja) 半導体装置
KR101116362B1 (ko) 반도체 장치
JP5499808B2 (ja) 受信回路、受信回路の制御方法及び受信回路の試験方法
TWI390545B (zh) 校準電路，包含該校準電路之半導體記憶裝置，及操作該校準電路之方法
US11335386B1 (en) Calibration circuit and semiconductor device including the same
KR20130072056A (ko) 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치
US10985738B1 (en) High-speed level shifter
US20230387900A1 (en) Delay control circuit and a memory module including the same
KR20120099908A (ko) 임피던스 조절회로
KR20100109143A (ko) 빠른 동작을 하는 캘리브래이션 회로
JP2015043620A (ja) 半導体装置においてオンダイターミネーションを提供するための方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100611

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120323

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120402

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120724

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120817

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150824

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees