JP6807642B2 - 送信装置 - Google Patents

送信装置 Download PDF

Info

Publication number
JP6807642B2
JP6807642B2 JP2016002721A JP2016002721A JP6807642B2 JP 6807642 B2 JP6807642 B2 JP 6807642B2 JP 2016002721 A JP2016002721 A JP 2016002721A JP 2016002721 A JP2016002721 A JP 2016002721A JP 6807642 B2 JP6807642 B2 JP 6807642B2
Authority
JP
Japan
Prior art keywords
output
circuit
driver
unit
test voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016002721A
Other languages
English (en)
Other versions
JP2017123606A (ja
Inventor
悠介 藤田
悠介 藤田
賢 三浦
賢 三浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
THine Electronics Inc
Original Assignee
THine Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by THine Electronics Inc filed Critical THine Electronics Inc
Priority to JP2016002721A priority Critical patent/JP6807642B2/ja
Priority to US15/535,262 priority patent/US10756769B2/en
Priority to PCT/JP2016/089070 priority patent/WO2017119390A1/ja
Priority to CN201680004102.8A priority patent/CN107148755B/zh
Publication of JP2017123606A publication Critical patent/JP2017123606A/ja
Application granted granted Critical
Publication of JP6807642B2 publication Critical patent/JP6807642B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175Coupling arrangements; Interface arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

本発明は、送信装置に関するものである。
SST(Source Series Termination)は、送信装置側の出力ドライバと終端抵抗と信号線とが直列的に接続されていて、大振幅(例えば1000mVdpp)の信号を高速(例えば10Gbps以上)で送信することができる。SSTを採用する送信装置は、各々抵抗値が可変である第1出力回路と第2出力回路との接続点から信号を出力する出力ドライバを備えており、この出力ドライバの出力インピーダンスが可変である。
また、この送信装置は複製ドライバをも備える。この複製ドライバは、第1出力回路の複製である第1複製回路と、第2出力回路の複製である第2複製回路とを含んでおり、第1複製回路において設定された抵抗値に応じた第1試験電圧を出力することができ、また、第2複製回路において設定された抵抗値に応じた第2試験電圧を出力することができる。
そして、この送信装置は、第1複製回路および第2複製回路それぞれの抵抗値を調整して、第1試験電圧および第2試験電圧それぞれを目標値または目標範囲内とする制御を行い、第1出力回路および第2出力回路それぞれの抵抗値を調整する。これにより、出力ドライバの出力インピーダンスを目標値または目標範囲内とすることができる(特許文献1,2参照)。
欧州特許第1471702号明細書 特開2007−121288号公報
Dan Froelich、"PCI Express2.0 Electrical Specification Overview"、[online]、2006年、PCI-SIG December PCIeTechnical Seminar、[平成28年1月8日検索]、インターネット<http://kavi.pcisig.com/developers/main/training_materials/get_document?doc_id=702b61353658afc7f66d880868b6b70f6d11e759> 鈴木克彦、"PCI Expressの規格動向と測定ソリューション"、[online]、2015年6月24日、[平成28年1月8日検索]、インターネット<http://info.tek.com/rs/584-WPH-840/images/F-3_TIF2015_PCIe.pdf>
本発明者は、SSTにおいて通信の高速化を図ろうとしたときに、SSTを採用する送信装置を半導体基板上に形成する際に必要面積が大きくなりコスト高となる場合があることを見出した。本発明は、上記問題点を解消する為になされたものであり、半導体基板上に形成する際に必要面積を小さくすることができる送信装置を提供することを目的とする。
本発明の送信装置は、(1) 第1電位端と出力端との間に設けられ抵抗値が可変である第1出力回路と、第2電位端と出力端との間に設けられ抵抗値が可変である第2出力回路とを含み、出力端から信号を出力する出力ドライバと、(2) 第1出力回路の複製である第1複製回路と、第2出力回路の複製である第2複製回路とを含み、第1複製回路において設定された抵抗値に応じた第1試験電圧を出力し、第2複製回路において設定された抵抗値に応じた第2試験電圧を出力する複製ドライバと、(3) 複数の基準電圧を出力する基準電圧生成部と、(4) 複製ドライバから出力される第1試験電圧および第2試験電圧のうちの一方を選択して出力する第1選択部と、(5) 基準電圧生成部から出力される複数の基準電圧のうちの何れかの基準電圧を選択して出力する第2選択部と、(6) 第1選択部により選択されて出力された第1試験電圧と第2選択部により選択されて出力された第1基準電圧とを大小比較して当該比較結果を表す第1比較結果信号を出力し、第1選択部により選択されて出力された第2試験電圧と第2選択部により選択されて出力された第2基準電圧とを大小比較して当該比較結果を表す第2比較結果信号を出力する比較部と、(7) 比較部から出力される第1比較結果信号および第2比較結果信号に基づいて、第1複製回路および第2複製回路それぞれの抵抗値を調整して、第1試験電圧を第1基準電圧に応じた目標値または目標範囲内とするとともに、第2試験電圧を第2基準電圧に応じた目標値または目標範囲内とする制御を行い、第1出力回路および第2出力回路それぞれの抵抗値を調整する制御部と、を備える。第2選択部は、基準電圧生成部から出力される複数の基準電圧のうちから、第1基準電圧として2つの基準電圧を選択して出力し、第2基準電圧として2つの基準電圧を選択して出力する。比較部は、第2選択部により第1基準電圧として選択された2つの基準電圧の間に第1試験電圧が位置するか否かを判断して第1比較結果信号を出力し、第2選択部により第2基準電圧として選択された2つの基準電圧の間に第2試験電圧が位置するか否かを判断して第2比較結果信号を出力する。
本発明の送信装置において、複製ドライバは、第1複製回路と第2複製回路との間に基準抵抗器が設けられ、第1複製回路と基準抵抗器との接続点から第1試験電圧を出力し、第2複製回路と基準抵抗器との接続点から第2試験電圧を出力するのが好適である。
本発明の送受信システムは、上記の本発明の送信装置と、この送信装置から出力された信号を受信する受信装置と、を備える。
本発明の送信装置は、半導体基板上に形成する際に必要面積を小さくすることができる。
図1は、出力ドライバ10の構成を示す図である。 図2は、複製ドライバ20の構成を示す図である。 図3は、送信装置1および受信装置2を備える送受信システム1の構成を示す図である。 図4は、出力ドライバ10のスライス15の第1構成例を示す図である。 図5は、出力ドライバ10のスライス15の第2構成例を示す図である。 図6は、複製ドライバ20のスライス25の構成例を示す図である。 図7は、出力ドライバ10のスライス15の第3構成例を示す図である。 図8は、出力ドライバ10のスライス15の第4構成例を示す図である。 図9は、複製ドライバ20のスライス25の構成例を示す図である。
以下、添付図面を参照して、本発明を実施するための形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。本発明は、これらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
先ず、本発明者が本発明を想到するに至った経緯について説明し、その後に実施形態の送信装置の構成について説明する。
図1は、出力ドライバ10の構成を示す図である。SSTによる送信装置の出力ドライバ10は、第1単位回路13および第2単位回路14を含む構成を1つの単位(スライス15)として、複数のスライス15が互いに並列的に接続されている。複数のスライス15それぞれにおいて、第1単位回路13は第1電位端(電源電位端Vdd)と出力端16との間に設けられ、第2単位回路14は第2電位端(接地電位端Vss)と出力端16との間に設けられている。第1単位回路13および第2単位回路14は一部回路を共有する場合がある。出力ドライバ10は、出力端16から信号を出力することができる。
第1出力回路11は、複数のスライス15それぞれの第1単位回路13を含んで構成され、電源電位端Vddと出力端16との間に設けられており、複数の第1単位回路13のうち駆動される第1単位回路13の数が調整されることで抵抗値が可変である。また、第2出力回路12は、複数のスライス15それぞれの第2単位回路14を含んで構成され、接地電位端Vssと出力端16との間に設けられており、複数の第2単位回路14のうち駆動される第2単位回路14の数が調整されることで抵抗値が可変である。すなわち、複数のスライス15のうち駆動されるスライス15の数が調整されることで、出力ドライバ10の出力インピーダンスが調整され得る。
図2は、複製ドライバ20の構成を示す図である。複製ドライバ20は、出力ドライバ10の出力インピーダンスを校正する為に用いられる。複製ドライバ20は、第1単位回路23および第2単位回路24を含む構成を1つの単位(スライス25)として、複数のスライス25が互いに並列的に接続されている。複製ドライバ20の第1単位回路23は、出力ドライバ10の第1単位回路13の複製である。複製ドライバ20の第2単位回路24は、出力ドライバ10の第2単位回路14の複製である。
第1複製回路21は、複数のスライス25それぞれの第1単位回路23を含んで構成され、複数の第1単位回路23のうち駆動される第1単位回路23の数が調整されることで抵抗値が可変である。複製ドライバ20の第1複製回路21は、出力ドライバ10の第1出力回路11の複製である。
第2複製回路22は、複数のスライス25それぞれの第2単位回路24を含んで構成され、複数の第2単位回路24のうち駆動される第2単位回路24の数が調整されることで抵抗値が可変である。複製ドライバ20の第2複製回路22は、出力ドライバ10の第2出力回路12の複製である。
第1複製回路21と第2複製回路22との間に基準抵抗器26が設けられる。第1複製回路21と基準抵抗器26との接続点の電圧を第1試験電圧V21とし、第2複製回路22と基準抵抗器26との接続点の電圧を第2試験電圧V22とする。これら第1試験電圧V21および第2試験電圧V22は、第1複製回路21および第2複製回路22それぞれの抵抗値に応じた値であり、複数のスライス25のうち駆動されるスライス25の数に応じた値である。
そこで、SSTによる送信装置では、複製ドライバ20の第1複製回路21および第2複製回路22それぞれの抵抗値を調整して、第1試験電圧V21および第2試験電圧V22それぞれを目標値または目標範囲内とする制御を行う。そして、出力ドライバ10の第1出力回路11および第2出力回路12それぞれの抵抗値を同様に調整することにより、出力ドライバ10の出力インピーダンスを目標値または目標範囲内とすることができる。
特許文献1,2に開示された従来の送信装置は、複製ドライバ20から出力される第1試験電圧V21および第2試験電圧V22それぞれを目標値または目標範囲内とする制御を行うために、第1試験電圧V21を第1基準電圧と大小比較する第1比較部と、第2試験電圧V22を第2基準電圧と大小比較する第2比較部とを備える。すなわち、従来の送信装置は2つの比較部を備える。
ところで、SSTによる送信装置においてPCI Express(登録商標)のGen3以上に対応しようとすると、出力ドライバは、約40種類ものFFE(Feed ForwardEqualizer)強度を実現する必要がある。FFE強度は、出力ドライバの出力端に接続される伝送路の歪を予め補償するための前置歪を与えた出力電圧の強度を指し、プリエンファシスまたはデエンファシスとプリシュートとを組み合わせることで実現される(非特許文献1,2参照)。
それ故、PCI ExpressのGen3以上に対応する出力ドライバは、多くの種類の出力電圧を出せるようにするとともに、出力インピーダンスを目標値または目標範囲内とするために、スライス数が増える傾向にある。
その一方で、PCI Expressの次世代のGen4に対応するには、出力ドライバは、16Gbpsという高速で動作する必要があり(非特許文献2参照)、負荷容量が大きくなりがちである。それ故、負荷容量の増加を抑制するために、出力ドライバおよび複製ドライバそれぞれのスライス数の増加の抑制が望まれる。
スライス数を少なくすると、送信装置を半導体基板上に形成する際に出力ドライバおよび複製ドライバそれぞれの必要面積が小さくなるから、コスト安となることが期待されるところである。しかし、本発明者の知見によれば、全体の必要面積が大きくなり、コスト高になることが明らかとなった。このことについて以下に更に説明する。
出力ドライバおよび複製ドライバそれぞれのスライス数が少ないと、出力ドライバの設定可能な出力インピーダンスの分解能が粗くならざるを得ず、また、複製ドライバから出力される試験電圧の分解能も粗くならざるを得ない。このような場合において、複製ドライバから出力される試験電圧と基準電圧とを比較部により大小比較するときに、基準電圧が1つのみであると、試験電圧が基準電圧より大きいか否かの判断しかできず、出力ドライバの出力インピーダンスが要求仕様を満たさない場合がある。
これに対して、基準電圧が2つであると、これら2つの基準電圧の間に試験電圧が位置するか否かを比較部により判断することができるので、この点では好ましい。しかし、複製ドライバから出力される試験電圧の分解能が粗いので、2つの基準電圧の間の差を大きくする必要がある。そうすると、出力ドライバの出力インピーダンスの要求仕様の上限値および下限値と2つの基準電圧との間のマージンが小さくなるので、比較部は高精度であること(すなわち、ばらつきが小さく、分解能が高いこと)が要求される。
このような高精度の比較部は、半導体基板上に形成する際の必要面積が大きい。例えば、特許文献1に開示された3Gbps程度の送信レートが想定された送信装置と比べると、16Gbpsの送信レートで動作する送信装置では比較部の必要面積は飛躍的に大きくならざるを得ない。本発明者による実際の設計例では、複製ドライバの面積より比較部の面積が大きくなる場合があった。
以上のように、PCI ExpressのGen4等に対応する為に高速化を図ろうとすると、負荷容量の増加を抑制するために、出力ドライバおよび複製ドライバそれぞれのスライス数の増加の抑制が望まれる。この点では、送信装置を半導体基板上に形成する際に出力ドライバおよび複製ドライバそれぞれの必要面積が小さくなる点で好ましい。しかし、出力ドライバの設定可能な出力インピーダンスの分解能が粗くならざるを得ず、また、複製ドライバから出力される試験電圧の分解能も粗くならざるを得ないことから、比較部は高精度であることが要求され、比較部の必要面積は大きくなる。したがって、これら出力ドライバ,複製ドライバおよび比較部等を備える送信装置を半導体基板上に形成する際に全体の必要面積が大きくなりコスト高となる場合がある。半導体製造プロセスの微細化が進むほど、このような問題は顕著になる。
本発明は、以上のような本発明者の知見に基づいて為されたものである。図3は、送信装置1および受信装置2を備える送受信システム100の構成を示す図である。本実施形態の送信装置1は、出力ドライバ10、複製ドライバ20、基準電圧生成部30、第1選択部40、第2選択部50、比較部60および制御部70を備える。
出力ドライバ10は、図1に示された構成を有し、受信装置2へ送出すべき信号Tx_dataを出力端16から出力する。複製ドライバ20は、図2に示された構成を有し、基準抵抗器26とともに出力ドライバ10の出力インピーダンスを校正する為に用いられる。
基準電圧生成部30は複数の基準電圧を出力する。基準電圧生成部30は、電源電位端Vddと接地電位端Vssとの間に直列的に設けられた複数の抵抗器を含む構成とすることができ、これらの複数の抵抗器により抵抗分割されて生成される基準電位を出力することができる。
第1選択部40は、複製ドライバ20から出力される第1試験電圧V21および第2試験電圧V22のうちの一方を選択して比較部60へ出力する。第2選択部50は、基準電圧生成部30から出力される複数の基準電圧のうちの何れかの基準電圧を選択して比較部60へ出力する。
比較部60は、第1選択部40により選択されて出力された第1試験電圧V21と、第2選択部50により選択されて出力された第1基準電圧V31とを大小比較して、当該比較結果を表す第1選択結果信号を出力する。また、比較部60は、第1選択部40により選択されて出力された第2試験電圧V22と、第2選択部50により選択されて出力された第2基準電圧V32とを大小比較して、当該比較結果を表す第2選択結果信号を出力する。
比較部60は、1つのみ設けられている。比較部60は、第1試験電圧V21と第1基準電圧V31との大小比較と、第2試験電圧V22と第2基準電圧V32との大小比較とを、時分割で行う。なお、第1試験電圧V21と比較される第1基準電圧V31は、1つの値であってもよいが、2つの値であってもよい。第2試験電圧V22と比較される第2基準電圧V32も、1つの値であってもよいが、2つの値であってもよい。各試験電圧と比較される基準電圧が2つであると、これら2つの基準電圧の間に試験電圧が位置するか否かを比較部により判断することができるので好ましい。
制御部70は、第1選択部40、第2選択部50および比較部60それぞれの動作を制御する。また、制御部70は、比較部60から出力される第1比較結果信号および第2比較結果信号に基づいて、複製ドライバ20の第1複製回路21および第2複製回路22それぞれの抵抗値を調整して、第1試験電圧V21を第1基準電圧V31に応じた目標値または目標範囲内とするとともに、第2試験電圧V22を第2基準電圧V32に応じた目標値または目標範囲内とする制御を行う。そして、制御部70は、出力ドライバ10の第1出力回路11および第2出力回路12それぞれの抵抗値を同様に調整することにより、出力ドライバ10の出力インピーダンスを目標値または目標範囲内とすることができる。
次に、出力ドライバ10のスライス15および複製ドライバ20のスライス25それぞれの構成例について説明する。なお、出力ドライバ10および複製ドライバ20それぞれの構成は、以下に説明するものに限定されるものではなく、他の態様も可能である。
図4は、出力ドライバ10のスライス15の第1構成例を示す図である。図5は、出力ドライバ10のスライス15の第2構成例を示す図である。図6は、複製ドライバ20のスライス25の構成例を示す図である。図6に示される複製ドライバ20のスライス25は、出力ドライバ10のスライス15の第1構成例および第2構成例の複製である。
図4に示される出力ドライバ10のスライス15の第1構成例では、第1単位回路13は、第1電位端(電源電位端Vdd)と出力端16との間に、スイッチ85、PMOSトランジスタ83および抵抗器81が直列的に設けられている。第2単位回路14は、第2電位端(接地電位端Vss)と出力端16との間に、スイッチ86、NMOSトランジスタ84および抵抗器82が直列的に設けられている。
図5に示される出力ドライバ10のスライス15の第2構成例では、第1単位回路13は、第1電位端(電源電位端Vdd)と出力端16との間に、スイッチ85、PMOSトランジスタ83および抵抗器80が直列的に設けられている。第2単位回路14は、第2電位端(接地電位端Vss)と出力端16との間に、スイッチ86、NMOSトランジスタ84および抵抗器80が直列的に設けられている。すなわち、第1構成例では第1単位回路13および第2単位回路14それぞれが別個に抵抗器81,82を含むのに対して、第2構成例では第1単位回路13および第2単位回路14は抵抗器80を共有している。
第1構成例および第2構成例の双方において、スイッチ85は、制御部70からスライス毎に与えられる制御信号CTL1のレベルに応じて開閉状態が設定される。スイッチ86は、制御部70からスライス毎に与えられる制御信号CTL2のレベルに応じて開閉状態が設定される。スイッチ85,86は、単一のMOSトランジスタにより構成することができ、また、トランスファーゲートにより構成することもできる。PMOSトランジスタ83およびNMOSトランジスタ84それぞれのゲートには、受信装置2へ送出すべき信号Tx_dataが入力される。
出力ドライバ10に含まれる複数のスライス15のうち、制御部70から与えられる制御信号CTL1,CTL2によりスイッチ85,86が閉じているスライス15は、信号Tx_dataを出力することができる。一方、スイッチ85,86が開いているスライス15は、信号Tx_dataを出力することができず、第1単位回路13と第2単位回路14との接続点がハイインピーダンス状態となる。このように、出力ドライバ10に含まれる複数のスライス15それぞれのスイッチ85,86に与える制御信号CTL1,CTL2のレベルによって、複数のスライス15のうち駆動されるスライス15の数が調整され、出力ドライバ10の出力インピーダンスが調整され得る。
図6に示される複製ドライバ20のスライス25の構成例では、第1単位回路13の複製である第1単位回路23、および、第2単位回路14の複製である第2単位回路24が設けられている。スイッチ85は、制御部70からスライス毎に与えられる制御信号CTL1のレベルに応じて開閉状態が設定される。スイッチ86は、制御部70からスライス毎に与えられる制御信号CTL2のレベルに応じて開閉状態が設定される。PMOSトランジスタ83およびNMOSトランジスタ84の双方はオン状態とされている。第1単位回路23と第2単位回路24との間に基準抵抗器26が設けられる。
複製ドライバ20に含まれる複数のスライス25のうち、制御部70から与えられる制御信号CTL1,CTL2によりスイッチ85,86が閉じているスライス25は、電源電位端Vddから基準抵抗器26を経て接地電位端Vssへ電流が流れる。一方、スイッチ85,86が開いているスライス25は、電流が流れず、第1単位回路23と第2単位回路24との接続点がハイインピーダンス状態となる。このように、複製ドライバ20に含まれる複数のスライス25それぞれのスイッチ85,86に与える制御信号CTL1,CTL2のレベルによって、複数のスライス25のうち駆動されるスライス25の数が調整され、第1試験電圧V21および第2試験電圧V22が変化する。
図7は、出力ドライバ10のスライス15の第3構成例を示す図である。図8は、出力ドライバ10のスライス15の第4構成例を示す図である。図9は、複製ドライバ20のスライス25の構成例を示す図である。図9に示される複製ドライバ20のスライス25は、出力ドライバ10のスライス15の第3構成例および第4構成例の複製である。
前述の図4〜図6の構成例では、制御信号CTL1,CTL2のレベルに基づくスイッチ85,86の開閉状態により、各スライス15,25を駆動するか否かが設定された。これに対して、図7〜図9の構成例では、制御信号CTL1,CTL2のレベルに基づくゲート回路87,88の出力レベルにより、各スライス15,25を駆動するか否かが設定される。
図7または図8に示される出力ドライバ10のスライス15においては、第1ゲート回路87は、制御信号CTL1のレベルによって、PMOSトランジスタ83のゲートに与えられる信号を送信信号Tx_dataおよびハイレベルの何れかとすることができる。第2ゲート回路88は、制御信号CTL2のレベルによって、NMOSトランジスタ84のゲートに与えられる信号を送信信号Tx_dataおよびローレベルの何れかとすることができる。
出力ドライバ10に含まれる複数のスライス15のうち、制御部70から与えられる制御信号CTL1,CTL2によりPMOSトランジスタ83およびNMOSトランジスタ84それぞれのゲートに信号Tx_dataが入力されるスライス15は、信号Tx_dataを出力することができる。一方、PMOSトランジスタ83のゲートにハイレベルが与えられ且つNMOSトランジスタ84のゲートにローレベルが与えられるスライス15は、信号Tx_dataを出力することができず、第1単位回路13と第2単位回路14との接続点がハイインピーダンス状態となる。このように、出力ドライバ10に含まれる複数のスライス15それぞれの第1ゲート回路87および第2ゲート回路88に与える制御信号CTL1,CTL2のレベルによって、複数のスライス15のうち駆動されるスライス15の数が調整され、出力ドライバ10の出力インピーダンスが調整され得る。
図9に示される複製ドライバ20のスライス25においては、第1ゲート回路87は、制御信号CTL1のレベルによって、PMOSトランジスタ83のゲートに与えられる信号をローレベルおよびハイレベルの何れかとすることができる。第2ゲート回路88は、制御信号CTL2のレベルによって、NMOSトランジスタ84のゲートに与えられる信号をハイレベルおよびローレベルの何れかとすることができる。
複製ドライバ20に含まれる複数のスライス25のうち、制御部70から与えられる制御信号CTL1,CTL2によりPMOSトランジスタ83のゲートにローレベルが与えられ且つNMOSトランジスタ84のゲートにハイレベルが与えられるスライス25は、電源電位端Vddから基準抵抗器26を経て接地電位端Vssへ電流が流れる。一方、PMOSトランジスタ83のゲートにハイレベルが与えられ且つNMOSトランジスタ84のゲートにローレベルが与えられるスライス25は、電流が流れず、第1単位回路23と第2単位回路24との接続点がハイインピーダンス状態となる。このように、複製ドライバ20に含まれる複数のスライス25それぞれの第1ゲート回路87および第2ゲート回路88に与える制御信号CTL1,CTL2のレベルによって、複数のスライス25のうち駆動されるスライス25の数が調整され、第1試験電圧V21および第2試験電圧V22が変化する。
従来例では、高速化を図ろうとしたときに、負荷容量の増加を抑制するために、出力ドライバおよび複製ドライバそれぞれのスライス数を少なくすると、比較部の面積が大きくなり、送信装置の全体としても面積が大きくなる問題点があった。これに対して、比較部を1つのみ設ければよいので、面積を小さくすることができ、また、コストや消費電力を低減することもできる。
1…送信装置、2…受信装置、10…出力ドライバ、11…第1出力回路、12…第2出力回路、13…第1単位回路、14…第2単位回路、15…スライス、16…出力端、20…複製ドライバ、21…第1複製回路、22…第2複製回路、23…第1単位回路、24…第2単位回路、25…スライス、26…基準抵抗器、30…基準電圧生成部、40…第1選択部、50…第2選択部、60…比較部、70…制御部、80〜82…抵抗器、83…PMOSトランジスタ、84…NMOSトランジスタ、85,86…スイッチ、87…第1ゲート回路、88…第2ゲート回路、100…送受信システム。

Claims (3)

  1. 第1電位端と出力端との間に設けられ抵抗値が可変である第1出力回路と、第2電位端と前記出力端との間に設けられ抵抗値が可変である第2出力回路とを含み、前記出力端から信号を出力する出力ドライバと、
    前記第1出力回路の複製である第1複製回路と、前記第2出力回路の複製である第2複製回路とを含み、前記第1複製回路において設定された抵抗値に応じた第1試験電圧を出力し、前記第2複製回路において設定された抵抗値に応じた第2試験電圧を出力する複製ドライバと、
    複数の基準電圧を出力する基準電圧生成部と、
    前記複製ドライバから出力される第1試験電圧および第2試験電圧のうちの一方を選択して出力する第1選択部と、
    前記基準電圧生成部から出力される複数の基準電圧のうちの何れかの基準電圧を選択して出力する第2選択部と、
    前記第1選択部により選択されて出力された第1試験電圧と前記第2選択部により選択されて出力された第1基準電圧とを大小比較して当該比較結果を表す第1比較結果信号を出力し、前記第1選択部により選択されて出力された第2試験電圧と前記第2選択部により選択されて出力された第2基準電圧とを大小比較して当該比較結果を表す第2比較結果信号を出力する比較部と、
    前記比較部から出力される第1比較結果信号および第2比較結果信号に基づいて、前記第1複製回路および前記第2複製回路それぞれの抵抗値を調整して、前記第1試験電圧を前記第1基準電圧に応じた目標値または目標範囲内とするとともに、前記第2試験電圧を前記第2基準電圧に応じた目標値または目標範囲内とする制御を行い、前記第1出力回路および前記第2出力回路それぞれの抵抗値を調整する制御部と、
    を備え、
    前記第2選択部は、前記基準電圧生成部から出力される複数の基準電圧のうちから、前記第1基準電圧として2つの基準電圧を選択して出力し、前記第2基準電圧として2つの基準電圧を選択して出力し、
    前記比較部は、前記第2選択部により前記第1基準電圧として選択された2つの基準電圧の間に前記第1試験電圧が位置するか否かを判断して前記第1比較結果信号を出力し、前記第2選択部により前記第2基準電圧として選択された2つの基準電圧の間に前記第2試験電圧が位置するか否かを判断して前記第2比較結果信号を出力する、
    送信装置。
  2. 前記複製ドライバは、前記第1複製回路と前記第2複製回路との間に基準抵抗器が設けられ、前記第1複製回路と前記基準抵抗器との接続点から前記第1試験電圧を出力し、前記第2複製回路と前記基準抵抗器との接続点から前記第2試験電圧を出力する、請求項1に記載の送信装置。
  3. 請求項1または2に記載の送信装置と、この送信装置から出力された信号を受信する受信装置と、を備える送受信システム。
JP2016002721A 2016-01-08 2016-01-08 送信装置 Active JP6807642B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016002721A JP6807642B2 (ja) 2016-01-08 2016-01-08 送信装置
US15/535,262 US10756769B2 (en) 2016-01-08 2016-12-28 Transmitter and transmission/reception system including the same
PCT/JP2016/089070 WO2017119390A1 (ja) 2016-01-08 2016-12-28 送信装置およびそれを含む送受信システム
CN201680004102.8A CN107148755B (zh) 2016-01-08 2016-12-28 发送装置以及包含该发送装置的收发系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016002721A JP6807642B2 (ja) 2016-01-08 2016-01-08 送信装置

Publications (2)

Publication Number Publication Date
JP2017123606A JP2017123606A (ja) 2017-07-13
JP6807642B2 true JP6807642B2 (ja) 2021-01-06

Family

ID=59274208

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016002721A Active JP6807642B2 (ja) 2016-01-08 2016-01-08 送信装置

Country Status (4)

Country Link
US (1) US10756769B2 (ja)
JP (1) JP6807642B2 (ja)
CN (1) CN107148755B (ja)
WO (1) WO2017119390A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111446955B (zh) * 2020-05-07 2023-07-14 江苏集萃智能集成电路设计技术研究所有限公司 预编码型摆幅可控的低功耗sst驱动器

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162915A (ja) * 1988-12-16 1990-06-22 Rohm Co Ltd ウィンドウコンパレータ
JPH10104281A (ja) * 1996-09-26 1998-04-24 Matsushita Electric Works Ltd ウインドコンパレータ回路
DE19646684C1 (de) * 1996-11-12 1998-03-05 Ericsson Telefon Ab L M Ausgangspufferschaltkreis
JP2001119441A (ja) * 1999-10-18 2001-04-27 Matsushita Electric Ind Co Ltd データ送信回路、データ受信回路及びデータ送受信システム
JP2003298395A (ja) * 2002-04-04 2003-10-17 Mitsubishi Electric Corp 差動終端抵抗調整回路
JP3972787B2 (ja) * 2002-10-01 2007-09-05 ヤマハ株式会社 ウィンドウコンパレータ
US6771097B1 (en) 2003-04-22 2004-08-03 Broadcom Corporation Series terminated CMOS output driver with impedance calibration
DE10351016B3 (de) 2003-10-31 2005-06-09 Infineon Technologies Ag Pseudo-dynamische Off-Chip-Treiber-Kalibrierung
JPWO2006022132A1 (ja) 2004-08-23 2008-05-08 日本電気株式会社 高周波回路およびこれを用いた通信装置
JP4562175B2 (ja) * 2004-08-31 2010-10-13 ルネサスエレクトロニクス株式会社 終端抵抗調整回路
KR100699828B1 (ko) * 2004-10-11 2007-03-27 삼성전자주식회사 임피던스 교정 회로와 이를 포함하는 집적 회로 및 이를이용한 출력 드라이버의 임피던스 조절 방법
US7522670B2 (en) * 2005-02-03 2009-04-21 International Business Machines Corporation Digital transmission circuit and method providing selectable power consumption via single-ended or differential operation
US7233177B2 (en) 2005-04-04 2007-06-19 International Business Machines Corporation Precision tuning of a phase-change resistive element
US7368902B2 (en) 2005-10-28 2008-05-06 International Business Machines Corporation Impedance calibration for source series terminated serial link transmitter
JP5069507B2 (ja) * 2006-06-30 2012-11-07 エスケーハイニックス株式会社 データ入出力ドライバのインピーダンスを調整可能な半導体装置
JP4934522B2 (ja) * 2007-06-22 2012-05-16 ルネサスエレクトロニクス株式会社 半導体装置
JP2011040983A (ja) * 2009-08-11 2011-02-24 Renesas Electronics Corp 半導体集積回路、半導体記憶装置、及びインピーダンス調整方法
JP5691158B2 (ja) * 2009-11-13 2015-04-01 ミツミ電機株式会社 出力電流検出回路および送信回路
JP2011211608A (ja) * 2010-03-30 2011-10-20 Renesas Electronics Corp インピーダンス調整回路及びその制御方法
JP2011223430A (ja) 2010-04-13 2011-11-04 Renesas Electronics Corp 半導体装置
JP6084764B2 (ja) * 2011-02-22 2017-02-22 ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. 半導体装置
US20140126665A1 (en) 2012-11-06 2014-05-08 Ati Technologies Ulc Output driver with adjustable voltage swing
JP6126458B2 (ja) * 2013-05-22 2017-05-10 富士通株式会社 抵抗調整回路、及び、抵抗調整方法
JP2015076655A (ja) * 2013-10-07 2015-04-20 マイクロン テクノロジー, インク. 半導体装置

Also Published As

Publication number Publication date
CN107148755B (zh) 2020-12-11
US20180316366A1 (en) 2018-11-01
JP2017123606A (ja) 2017-07-13
US10756769B2 (en) 2020-08-25
CN107148755A (zh) 2017-09-08
WO2017119390A1 (ja) 2017-07-13

Similar Documents

Publication Publication Date Title
JP6140860B2 (ja) シングルエンド構成可能マルチモードドライバ
EP2229733B1 (en) Replica bias circuit for high speed low voltage common mode driver
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
KR100885141B1 (ko) 출력 회로를 구비하는 반도체 집적 회로
US8198912B1 (en) Driver circuit correction arm decoupling resistance in steady state mode
US10606788B2 (en) USB chipset
CN104113498A (zh) 均衡器电路和包括均衡器电路的接收器电路
US8674725B2 (en) Transmitter circuit
KR101000289B1 (ko) 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
US10057090B2 (en) Apparatus and method for transmitting data signal based on various transmission modes
JP6807642B2 (ja) 送信装置
US7656198B1 (en) Method and apparatus for providing a combination differential driver
EP3381138A1 (en) On-chip test interface for voltage-mode mach-zehnder modulator driver
US9838011B2 (en) Integrated circuit chip and its impedance calibration method
TWI638267B (zh) Usb晶片組
US9948293B1 (en) Transmitter driver circuits and methods
KR101621844B1 (ko) 저전압 차동 신호 전송기
US10700685B1 (en) High-speed signal driving device
WO2015198804A1 (ja) 送信装置および通信システム
JP2018207195A (ja) 回路装置及び電子機器
KR101995027B1 (ko) 정전류 소모가 없는 저전력 송신기
US9705499B1 (en) System and method for interchangeable transmission driver output stage and low-power margining mode
US9647699B1 (en) Dual supply voltage power harvesting in an open drain transmitter circuit
CN114564431B (zh) 混合型发射端驱动器及其应用方法
Megahed et al. 12-Gb/s low-power voltage-mode driver for multi-standard serial-link applications

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200526

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201208

R150 Certificate of patent or registration of utility model

Ref document number: 6807642

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250