KR100885141B1

KR100885141B1 - 출력 회로를 구비하는 반도체 집적 회로

Info

Publication number: KR100885141B1
Application number: KR1020070053461A
Authority: KR
Inventors: 세이이치 와타라이
Original assignee: 엔이씨 일렉트로닉스 가부시키가이샤
Priority date: 2006-05-31
Filing date: 2007-05-31
Publication date: 2009-02-23
Also published as: CN101083464A; US7573299B2; JP4798618B2; EP1863242A3; CN101083464B; EP1863242B1; KR20070115759A; US20070279124A1; EP1863242A2; JP2007324799A

Abstract

출력 회로는 입력된 차동 신호를 증폭시키도록 구성된 차동 섹션; 차동 섹션에 전류를 공급하도록 구성된 전류원 섹션, 차동 섹션과 접속된 부하 저항 섹션; 그리고 소스 섹션으로부터 전류의 값을 설정하도록 구성된 제어 유닛 및 제어 유닛에 공급된 신호에 기초하여 부하 저항 섹션의 저항값을 포함한다. 출력 회로는 차동 신호를 차동 신호의 출력 신호와 상이한 인터페이스 레벨의 출력 신호로 변환하고, 그 출력 신호를 밸런스-전송한다.

차동 신호, 차동 인터페이스 레벨, 차동 섹션

Description

출력 회로를 구비하는 반도체 집적 회로{SEMICONDUCTOR INTEGRATED CIRCUIT INCLUDING OUTPUT CIRCUIT}

도 1 은 종래의 레벨 변환 회로 (LVDS-PECL) 를 나타내는 회로도.

도 2 는 종래의 레벨 변환 회로 (PECL-LVDS) 를 나타내는 회로도.

도 3 은 외부 종단 저항을 사용하지 않는 인터페이스를 나타내는 회로도.

도 4 는 통상적인 인터페이스의 사양을 나타내는 도면.

도 5 는 각각의 인터페이스 회로의 비교를 나타내는 도면.

도 6 은 본 발명의 실시형태에 따른 출력 회로의 회로도.

도 7 은 본 발명의 실시형태에 따른 출력 회로에서 기준 전류원 섹션을 나타내는 회로도.

도 8 은 본 발명의 실시형태에 따른 출력 회로 (PECL) 의 동작을 나타내는 회로도.

도 9 는 본 발명의 실시형태에 따른 출력 회로 (LVDS) 의 동작을 나타내는 회로도.

도 10 은 본 발명의 실시형태에 따른 출력 회로 (AC-coupled IF) 의 동작을 나타내는 회로도.

* 도면의 주요 부분에 대한 부호의 설명 *

10 : 출력 회로 11 : 차동 출력 섹션

12 : 레벨 검출 섹션 13 : 기준 전류원 섹션

14 : 전류 보정 섹션 15 : 레벨 생성 섹션

16 : 내부 저항 섹션 17 : 외부 저항 섹션

19 : 제어 섹션 20 : 수신 섹션

21 : 수신 회로 23 : 단자 저항

40 : LVDS 인터페이스 출력 회로 41, 42 : N 채널 트랜지스터

43 : 전류원 46, 47 : 부하 저항

51, 52, 53, 55, 56, 57 : 저항

60 : PECL 인터페이스 출력 회로 61, 62 : 차동쌍 트랜지스터

63 : 전류원 65, 66 : 출력 트랜지스터

67, 68 : 부하 저항 70 : 수신기

71, 72, 74, 75 : 저항

80 : PCI-express 인터페이스 81, 82 : N 채널 트랜지스터

83 : 전류원 86, 87, 88 : 부하 저항

90 : 수신기 91 : 종단 저항

111, 112, 113, 114, 130, 131, 132, 133, 141 : N 채널 트랜지스터

121, 122, 152 : 저항

134, 158 : 스위치 회로 136, 155 : 전류원

142 : 레벨 결정 회로 154, 155 : 전류원

161, 162, 171, 172, 173 : 저항

165, 166 : P 채널 트랜지스터

1. 발명의 분야

본 발명은 밸런스 신호를 출력하기 위한 출력 회로를 구비하는 반도체 집적회로에 관한 것이다.

2. 종래 기술의 설명

신호를 일 집적 회로에서 다른 집적 회로로 전송하기 위한 출력 회로의 출력 레벨은 표준에 따라서 사전에 정의된다. 일반적인 예는 PECL (Pseudo-Emitter Coupled Logic), LADS (Low Voltage Differential Signaling) 을 포함하고, 최근에는, PCI (Peripheral Component Interconnect-) -express, XAUI (10 Gigabit Attachment Unit Interface), Infini Band, 및 시리얼-ATA 를 포함한다. 도 4 는 통상적인 인터페이스 레벨의 사양을 나타낸다. 도 4 에서 명백한 바와 같이, 이들 인터페이스 레벨은 서로 호환이 가능하지 않다. 예를 들어, 도 4 의 PECL 인터페이스 레벨의 사양과 LVDS 인터페이스 레벨의 사양을 비교하면, PECL 의 출력 레벨 (VOH, VOL) 은 전원 전압으로부터 일정한 값만큼 낮아진 전압이고, LVDS 의 출력 레벨 (VOH, VOL) 은 전원 전압의 변화와는 관계없는 전압이다.

따라서, 출력 전압은 일반적으로 각각의 표준의 인터페이스 레벨에 적합한 별개의 회로 포맷에 따라서 구성된다. 이들 인터페이스 각각은, 낮은 전력 소비와 같은, 다른 인터페이스에 의해 달성될 수 없는 특징을 가진다. 따라서, 상이한 목적을 위한 상이한 인터페이스를 이용하기 위해, 유사한 기능을 가지는 상이한 인터페이스 레벨을 갖는 수많은 시스템 디바이스들이 있다. 그 결과, 상이한 인터페이스 레벨 사이에서의 전송 및 수신이 요구된다. 이러한 예는 광 전송기 모듈 (optical transmitter module) 의 전기적 입/출력 인터페이스를 포함한다.

일반적으로, PECL 또는 LVDS 인터페이스는 광 전송기 모듈의 전기적 입/출력 인터페이스의 메인스트림이 되고, 수많은 방법으로 ASSP (Application Specific Standard Product) 에 널리 이용된다. DC-커플링 인터페이스로서, PECL 과 LVDS 사이의 인터페이스 레벨로 신호를 변환하기 위해, 외부 종단 저항을 이용하는 레벨이 일반적으로 이용된다. 이하, 일 예가 나타난다.

도 1 은 레벨 변환 방법의 일 통상적인 예의 회로 구성을 나타낸다. 도 1 에서, LVDS 인터페이스에서의 출력 회로 (40) 의 출력은 PECL 인터페이스 레벨로 변환되고, 수신기 (50) 로 출력된다. LVDS 인터페이스 출력 회로 (40) 는 차동쌍으로서 N 채널 트랜지스터 (41 및 42), 전류원 (43), 저항값 (RL) 을 가지는 부하 저항 (46 및 47) 및 레벨 제어기 (48) 을 가진다. 차동쌍의 N 채널 트랜지스터 (41 및 42) 의 게이트에 차동 신호 (INA, INB) 가 인가되고, 도 4 에 도시된 바와 같이 LVDS 레벨의 신호가 출력 단자 (OUTA 및 OUTB) 에서 출력된다.

출력 회로 (40) 의 출력은 저항 (51 내지 53, 및 55 내지 57) 을 가지는 레 벨 변환 회로에 의해 PECL 인터페이스 레벨로 변환되고, 수신기 (50) 로 인가된다. 저항값 R1 을 가지는 저항 (51), 저항값 R2 를 가지는 저항 (52) 및 저항값 R3 를 가지는 저항 (53) 은 전원 전압 (VDD2) 와 접지 (GND) 사이에 직렬로 접속된다. 출력 단자 (OUTB) 는 저항 (52) 과 저항 (53) 의 접속 노드에 접속된다. PECL 레벨의 신호는 저항 (51) 과 저항 (52) 의 접속 노드 (ROUTB) 에서 출력된다. 대칭적으로, 저항값 R1 을 가지는 저항 (55) 및 저항값 R2 를 가지는 저항 (56) 및 저항값 R3 를 가지는 저항 (57) 은 전원 전압 (VDD2) 와 접지 (GND) 사이에 직렬로 접속된다. 출력 단자 (OUTA) 는 저항 (56) 과 저항 (57) 의 접속 노드에 접속된다. PECL 레벨의 신호는 저항 (55) 과 저항 (56) 의 접속 노드 ROUTA 에서 출력된다.

출력 노드 (ROUTA 및 ROUTB) 의 "H" 레벨 출력 전압은 VOH 이고, 출력 노드 (ROUTA 및 ROUTB) 의 "L" 레벨 출력 전압은 VOL 이라 가정하면, 진폭, 즉, 출력 신호의 차동 출력 전압은 VOD 이고, 각각의 전압은 이하의 식 (1-1) 내지 식 (1-3) 에 따라서 획득될 수 있다. 전원 전압 VDD 과 함께, VDD1 = VDD2 = VDD 이다.

VOH = VDD×(R2+R3)/(R1+R2+R3)+RL×I1×R1/{2×(R1+R2)} (1-1)

VOL = VDD×(R2+R3)/(R1+R2+R3)-RL×I1×R1/{2×(R1+R2)} (1-2)

VOD = RL×I1×R1/(R1+R2) (1-3)

저항 (51 내지 53, 55 내지 57) 을 적절하게 선택함으로써, 레벨은 어떤 범위로 PECL 인터페이스에 대응하도록 변환될 수 있다. 그러나, 도 4 에서 알 수 있는 바와 같이, LVDS 인터페이스의 신호는 1.2V 의 공통 전압 및 전원 전압과는 관계없는 고정 전압을 가지는 신호이다. 반대로, PECL 인터페이스의 신호는 전원 전압에 관련하여 레벨이 변화하는 상대 전압을 가지는 신호이다. 도 1 의 저항-분배 레벨 변환 회로에서, 식 (1-1) 및 (1-2) 으로 표현된 바와 같이, 출력 전압 (VOH 및 VOL) 은 전원 전압 VDD 의 저항 분할비에 따라서 변화한다. 따라서, 출력 전압 (VOH 및 VDD) 은 PECL 인터페이스의 진폭 표준 (VOD) 을 충족하지만, 저항값 R1, R2 및 R3 이 전원 전압 VDD 에 의존하여 변화하지 않는 한, 출력 레벨 (VOH, VOL) 의 그 표준을 충족시킬 수 없다.

도 2 는 PECL 인터페이스를 LVDS 인터페이스로 변환하는 회로의 일 예를 나타낸다. PECL 인터페이스의 출력 회로 (60) 는 차동쌍으로서 트랜지스터 (61 및 62), 전류원 (63), 출력 트랜지스터 (65 및 66) 및 부하 저항 (67 및 68) 을 가진다. 차동 신호 (INA, INB) 는 트랜지스터 (61 및 62) 의 베이스에 인가되고, 도 4 의 PECL 레벨의 신호는 출력 단자 (OUTA 및 OUTB) 에서 출력된다.

출력 회로 (60) 의 출력은 저항 (71, 72, 74 및 75) 을 가지는 레벨 변환 회로에 의해 LVDS 레벨의 출력으로 변환되고, 변환된 출력은 수신기 (70) 로 인가된다. 저항값 R1 을 가지는 저항 (71) 및 저항값 R2 을 가지는 저항 (72) 은 출력 단자 (OUTA) 와 접지 (GND) 사이에 직렬로 접속된다. LVDS 레벨의 신호는 저항 (71) 및 저항 (72) 의 접속 노드 (ROUTA) 에서 출력된다. 대칭적으로, 저항값 R1 을 가지는 저항 (74) 및 저항값 R2 를 가지는 저항 (75) 은 출력 단자 (OUTB) 와 접지 (GND) 사이에 직렬로 접속된다. LVDS 레벨의 신호는 저항 (74) 및 저항 (75) 의 접속 노드 (ROUTB) 에서 출력된다.

출력 노드 (ROUTA 및 ROUTB) 에서 출력된 밸런스 신호의 공통 전압이 VCM 라고 가정하면, 진폭, 즉, 출력 신호의 차동 출력 전압은 VOD 이며, 각각의 전압은 이하의 식 (2-1) 및 (2-2) 에 따라서 획득될 수 있다.

VCM = (VCC1-RL×I1/2-VF)×R2/(R1+R2) (2-1)

VOD = RL×I1×R2/(R1+R2) (2-2)

여기서, VF 는 트랜지스터 (65 및 66) 의 베이스-이미터 전압이다. 이 예에서, 도 1 을 참조하여 설명된 레벨 변환에 상반되는 변환이 수행된다. 식 (2-2) 에 따른 저항값 (R1 및 R2) 을 적절하게 선택함으로써, LVDS 진폭 표준 (VOD) 이 충족될 수 있다. 그러나, 식 (2-1) 으로 표현된 바와 같이, 전원 전압 VCC1 에서의 변화에 따라서, 출력 공통 전압 VCM 은 저항 분할비에 의존하여 변화한다. 따라서, 저항값 (R1 및 R2) 이 전원 전압 VCC1 에서의 변화에 따라서 변화하지 않는 한, 레벨 변환 회로는 출력 공통 전압 VCM 의 표준을 충족시킬 수 없다.

몇몇 인터페이스는 임의의 외부 종단 저항을 이용하지 않는다. 예를 들어, 도 3 에 도시된 바와 같이, 통상적인 예는 PCI-express 인터페이스이다. PCI-express 인터페이스의 출력 회로 (80) 는 차동쌍으로서 N 채널 트랜지스터 (81 및 82), 전류원 (83) 및 부하 저항 (86, 87 및 88) 을 갖는다. 차동 신호 (INA, INB) 는 N 채널 트랜지스터 (81 및 82) 의 게이트에 인가되고, PCI-express 인터페이스 레벨의 신호는 N 채널 트랜지스터 (81 및 82) 와 부하 저항 (86 및 87) 의 드레인의 접속 노드 (OUTA, OUTB) 로부터 각각 출력된다. 출력 회로 (80) 의 출력은 저항값 RE 을 가지는 종단 저항 (91) 에 의해 차단되고, 수신기 (90) 로 인가된다.

PCI-express 인터페이스 표준은 출력 진폭 (VOD) 만을 정의한다. 출력 회로 (80) 가 PECL 인터페이스의 수신기 (90) 용으로 이용되는 경우, 저항값 RD 를 가지는 저항 (88) 은 PECL 인터페이스의 "H" 레벨 출력 전압 VOH 및 "L" 레벨 출력 전압 (VOL) 에 대응하도록 조정될 수도 있다. 출력 단자 (OUTA 및 OUTB) 의 출력 레벨 (VOH 및 VOL) 및 진폭 (VOD) 은 이하의 식 (3-1) 내지 (3-3) 에 따라서 획득될 수 있다.

VOH = VDD1-{RL×RL/(2×RL+RE)+RD}×I1 (3-1)

VOL = VDD1-{RL×(RL+RE)/(2×RL+RE)+RD}×I1 (3-2)

VOD = I1×RL×RE/(2×RL+RE) (3-3)

식 (3-3) 은 PECL 인터페이스의 진폭 표준 (VOD) 및 전원 전압과 관계없는 LVDS 인터페이스를 총족하는 솔루션을 갖는다. 식 (3-1) 및 식 (3-2) 으로 표현된 바와 같이, 출력 단자 (OUTA) 및 OUTB 의 출력 레벨 VOH 및 VOL 은 출력 회로 (80) 의 저항 (86 내지 88) 및 수신기 (90) 의 종단 저항 (91) (저항값 RE) 에 기초하여 결정된다. 출력 회로 (80) 의 저항 (86 내지 88) 이 트랜지스터 등과 동시에 반도체 집적 회로에서 제조될 때, 저항의 저항값은 상대적으로 큰 제조 변화를 갖는다. 일반적으로, 반도체 집적 회로에서의 저항의 저항값은 약 -20% 내지 +20% 의 제조 변화를 갖는다. 따라서, 전술한 저항값과 수신측의 종단 저항 (91) 의 저항값 사이에 미스매치 (mismatch) 가 있을 때, PECL 인터페이스의 표 준, LVDS 인터페이스의 출력 레벨 VOH 및 VOL 및 공통 전압 VCM 은 충족될 수 없다. 예를 들어, PECL 인터페이스의 출력 레벨 VOH 및 VOL 의 표준을 충족시키기 위해서는, 저항값의 제조 변화가 -10% 내지 +10% 사이로 하향 조정되는 것이 필요하다. 따라서, PCI-express 인터페이스를 이용하는 출력 회로가 PECL 또는 LVDS 인터페이스의 출력 레벨 VOH 및 VOL 의 표준, 또는 공통 전압 VCM 의 표준을 충족시키는 것은 어렵다.

전술한 바와 같이, 출력 회로에서의 부하 저항 (저항값 RL) 및 전류원 (전류값 I1) 은 변화 (변동) 에 대해 상반된 특징을 갖는다. 예를 들어, 부하 저항의 저항값 RL 은 제조 변동에 의해 1.2 배만큼 증가하고, 반대로 전류원의 전류값 I1 은 1/1.2 배만큼 감소한다. 따라서, 차동 출력 단자 (OUTA 및 OUTB) 가 개방 상태에 있는 경우, 즉, 출력 단자에 아무것도 접속되지 않은 경우, 부하 저항 및 전류원에 의해 생성된 진폭은 전술한 경우 모두에서 일정하게 유지된다.

그러나, PECL 인터페이스의 출력 레벨 표준은 전원 전압에 접속되고, LVDS 인터페이스의 출력 레벨 표준은 접지 전압에 대해 고정되며, 이들은 상반된 특징을 갖는다. 이러한 출력 회로의 출력 레벨이 전류원과 접지 사이에 삽입된 외부 저항을 가지는 레벨 시프트 회로에 의해 변환될 때, 출력 레벨이 저항 분할비에 의존하는 전원 전압에 대해서 결정된다. 이러한 이유로, 저항값이 사용 환경에 따른 각각의 인터페이스 및 각각의 전원 전압에 대해 조정되지 않는 한, 표준은 충족될 수 없다.

반도체 집적 회로에 형성된 저항이 출력 회로의 부하 저항으로서 이용될 때, 저항값은 제조 변동로 인해 크게 변화한다. 출력 회로의 출력 레벨은 수신측의 부하 저항 및 종단 저항의 편차비에 의존하여 결정된다. 이러한 이유로, 부하 저항이 제조 변동에 따라서 변화하고, 수신측에서 종단 저항의 값에 매치되지 않을 때, 인터페이스의 표준은 충족될 수 없다. 특히, 출력 레벨의 좁은 허용가능 범위를 가지는 PECL 인터페이스에서, 표준을 충족시키기는 어렵다.

도 5 는 전술한 통상적인 종래의 출력 회로에서의 레벨 변환의 비교를 개괄한다. 도 5 에서, 원 (circle) 은 외부 저항 등에 의한 레벨 시프트를 통한 구현을 포함하고, 또는, 전류 흐름을 스위칭하는 가능성을 나타낸다.

전술한 레벨 변환을 이용하지 않는 방법으로서, 일본 특허 공개 공보 (JP-P2003-152522A) 는 PECL 과 LVDS 사이에서의 스위칭을 위한 회로를 개시한다. 일본 특허 공개 공보 (JP-P2003-152522A) 에 개시된 출력 회로는 제 1 출력 포트를 포함하는 제 1 출력 블록 및 제 2 출력 포트를 포함하는 제 2 출력 블록을 갖는다. 제 1 및 제 2 출력 블록은 제 1 외부 제어 신호에 따라서 제 1 전송 모드를 매치하고, 제 1 및 제 2 출력 포트에서 제 1 출력 특징을 유발하도록 구성된다. 제 1 및 제 2 출력 블록은 제 2 외부 제어 신호에 따라서 제 2 전송 모드를 매치하고, 제 1 및 제 2 출력 포트에서 제 2 출력 특징을 유발하도록 구성된다. 제 1 전송 모드는 포지티브 ECL (PECL) 표준이고, 제 2 전송 모드는 저전압 차동 신호 전송 (LVDS) 표준이다. 제 1 및 제 2 출력 블록 각각은 복수의 소정 전류에서 선택된 전류를 선택된 외부 제어 신호에 따른 각각의 포트에 공급하기 위해 스위칭이 가능한 전류원을 포함한다.

본 발명은 각각의 표준에 따라 레벨의 신호를 출력할 수 있는 출력 회로를 포함하는 반도체 집적 회로를 제공한다.

본 발명의 일 실시형태에서, 출력 회로는 입력된 차동 신호를 증폭하도록 구성된 차동 섹션; 차동 섹션에 전류를 공급하도록 구성된 전류원 섹션; 차동 섹션에 접속된 부하 저항 섹션; 및 제어 유닛으로 공급된 신호에 기초하여 전류원 섹션으로부터의 전류값 및 상기 부하 저항 섹션의 저항값을 설정하도록 구성된 상기 제어 유닛을 포함한다. 출력 회로는 차동 신호의 인터페이스 레벨과는 상이한 인터페이스 레벨의 출력 신호로 차동 신호를 변환하고, 이 출력 신호를 밸런스-전송한다.

이러한 방법으로, 본 발명은 상이한 인터페이스 레벨의 신호를 출력할 수 있는 출력 회로 및 반도체 집적 회로를 제공한다. 일반적으로 이용되는 LVPECL 및 LVDS 와 같은 상이한 출력 레벨뿐만 아니라 최근에 이용되는 PCI-express 및 XAUI 와 같은 고속 직렬 인터페이스를 가지는 인터페이스들에 대해, 각각의 표준에 따르는 레벨이 출력될 수 있다.

본 발명의 전술된 목적과 다른 목적, 이점 및 특징이 첨부된 도면에 대해서 취해진 특정의 바람직한 실시형태의 이하의 설명으로부터 더욱 명백해진다.

이하, 본 발명의 출력 회로가 첨부된 도면을 참조하여 상세하게 설명된다.

도 6 은 본 발명의 일 실시형태에 따른 출력 회로의 구성을 나타내는 회로도 이다. 도 6 을 참조하여, 본 발명의 출력 회로 (10) 는 차동 출력 섹션 (11), 레벨 검출 섹션 (12), 기준 전류원 섹션 (13) 과 전류 보정 섹션 (14) 을 포함하는 전류원 섹션, 내부 저항 섹션 (16) 과 외부 저항 섹션 (17) 을 포함하는 저항 섹션, 및 제어 섹션 (19) 을 갖는다. 수신 섹션 (20) 이 수신측의 회로로서 예시된다. 수신 섹션 (20) 은 수신 회로 (22) 및 단자 저항 (23) 을 가지고, 출력 회로 (10) 로부터 출력된 신호를 수신한다. 일반적으로, 단자 저항 (23) 의 저항값 RE 은 100Ω 이다.

차동 출력 섹션 (11) 은 차동쌍으로서 N 채널 트랜지스터 (111 및 112) 및 N 채널 트랜지스터 (111 및 112) 에 각각 캐스캐이드-접속된 N 채널 트랜지스터 (113 및 114) 를 갖는다. N 채널 트랜지스터 (113 및 114) 는 N 채널 트랜지스터 (111 및 112) 의 게이트 산화막 보다 두꺼운 게이트 산화막을 갖는다. 고정 바이어스 전압은 차동쌍의 N 채널 트랜지스터 (111 및 112) 의 파괴 전압을 보상하기 위해 N 채널 트랜지스터 (113 및 114) 의 게이트에 공급된다. N 채널 트랜지스터 (111 및 112) 의 파괴 전압에서의 어떠한 문제도 없는 경우, N 채널 트랜지스터 (113 및 114) 가 생략될 수도 있다. 차동 입력 신호의 신호들 (INA-INB) 은 N 채널 트랜지스터 (111 및 112) 의 게이트에 공급된다. N 채널 트랜지스터 (111 및 112) 의 소스는 서로 접속되고, 전류원 섹션으로서 기준 전류원 섹션 (13) 및 전류 보정 섹션 (14) 에 접속된다.

전류원 섹션은 기준 전류원 섹션 (13) 및 전류 보정 섹션 (14) 을 가지고, N 채널 트랜지스터 (111 및 112) 로 흐르는 전류를 제어한다. 기준 전류원 섹션 (13) 은 차동쌍으로서 N 채널 트랜지스터 (111 및 112) 로 규칙적으로 흐르는 전류를 제어한다. 도 6 에서, 기준 전류는 적절한 고정 바이어스 전압 E 을 N 채널 트랜지스터 (130) 에 인가함으로써 공급된다. 그러나, 도 7 에서 나타난 바와 같이, 기준 전류는 복수의 전류원으로부터 공급될 수도 있다.

도 7 에서, 기준 전류원 섹션 (13) 은 전류원 (136), N 채널 트랜지스터 (131, 132 및 133) 및 스위치 회로 (134) 를 갖는다. N 채널 트랜지스터 (131, 132 및 133) 는 전류 미러 회로로서 기능하고, 전류는 전류원 (136) 으로부터 공급된 전류를 기준으로서 이용함으로써 스위치 회로 (134) 에 의해 제어된다. 예를 들어, N 채널 트랜지스터 (131, 132 및 133) 는 동일한 특징을 가지고, N 채널 트랜지스터 (133) 는 스위치 회로 (134) 에 의해 ON 상태로 설정되고, N 채널 트랜지스터 (131) 을 통해서 흐르는 전류와 동일한 값의 전류가 N 채널 트랜지스터 (132 및 133) 를 통해서 흐른다. 따라서, 기준 전류원 섹션 (13) 은 전류원 (136) 으로부터 공급된 전류의 2 배의 전류가 흐른다. N 채널 트랜지스터 (133) 가 스위치 회로 (134) 에 의해 OFF 상태로 설정되는 경우, N 채널 트랜지스터 (131) 를 통해서 흐르는 전류와 동일한 값의 전류가 N 채널 트랜지스터 (132) 를 통해서 흐른다. 따라서, 기준 전류원 섹션 (13) 은 전류원 (136) 으로부터 공급된 전류와 동일한 값의 전류를 공급한다. 기준 전류원 섹션 (13) 으로부터 공급된 전류는 다양한 인터페이스에 적응하도록 트랜지스터를 추가하거나 트랜지스터의 특징을 조절함으로써 설정될 수 있다.

전류 보정 섹션 (14) 은 N 채널 트랜지스터 (141) 및 차동 증폭기를 포함하 는 레벨 결정 회로 (142) 를 갖는다. 레벨 결정 회로 (142) 는 레벨 결정 섹션 (12) 에 의해 검출된 출력 신호의 레벨을 레벨 생성 섹션 (15) 에 의해 생성된 인터페이스 신호의 소정의 기준 출력 레벨과 비교하고, N 채널 트랜지스터 (141) 를 통해서 흐르는 전류를 제어한다. 따라서, 출력 신호의 레벨은 레벨 생성 섹션 (15) 에 의해 생성된 기준 출력 레벨과 동일하도록 제어된다. 전류 보정 섹션 (14) 은 제어 섹션 (19) 에 의한 제어에 기초하여 디스에이블된다.

레벨 검출 섹션 (12) 은 저항값 RM 을 가지는 저항 (121 및 122) 을 갖는다. 저항 (121 및 122) 은 출력 단자 (OUTA 및 OUTB) 사이에 직렬로 접속된다. 레벨 검출 섹션 (12) 의 출력은 저항 (121) 및 저항 (122) 의 접속 노드로부터 획득된다. 즉, 레벨 검출 섹션 (12) 은 출력 신호의 중간 레벨을 출력한다. 수십 Kohm 의 저항값 RM 을 가지는 저항이 레벨 검출 섹션 (12) 의 저항 (121 및 122) 으로 이용된다.

레벨 생성 섹션 (15) 은 전류값 I2 을 가지는 전류원 (154 및 155), 저항값 RS1 을 가지는 저항 (151), 저항값 RS2 를 가지는 저항 (152) 및 스위치 회로 (158) 를 갖는다. 저항 (151) 및 전류원 (154) 은 전원 전압 (VDD) 과 접지 (GND) 사이에 직렬로 접속된다. 전원 전압 (VDD) 보다 일정값 만큼 낮은 전압이 PECL 인터페이스의 출력 레벨로서 저항 (151) 과 전류원 (154) 의 접속 노드로부터 취해진다. 전류원 (155) 및 저항 (152) 은 전원 전압 (VDD) 과 접지 (GND) 사이에 직렬로 접속된다. GND 보다 일정값 만큼 높은 전압이 LVDS 출력 레벨로서 전류원 (155) 과 저항 (152) 의 접속 노드로부터 취해진다. 스위치 회로 (158) 는 제어 섹션 (19) 에 의한 제어를 기초로 하여 생성된 전압들 중 하나를 선택하도록 스위치하고, 선택된 전압을 전류 보정 섹션 (14) 에 공급한다.

저항 섹션은 내부 저항 섹션 (16) 및 외부 저항 섹션 (17) 을 포함한다. 내부 저항 섹션 (16) 은 저항값 RL 을 가지는 저항 (161 및 162) 및 P 채널 트랜지스터 (165 및 166) 를 갖는다. 저항 (161) 은 출력 단자 (OUTB) 와 전원 전압 VDD 사이에 삽입되고, 저항 (161) 과 전원 전압 VDD 사이의 접속부는 P 채널 트랜지스터 (165) 에 의해 제어된다. 저항 (162) 은 출력 단자 (OUTA) 와 전원 전압 VDD 사이에 삽입되고, 저항 (162) 과 전원 전압 VDD 사이의 접속부는 P 채널 트랜지스터 (166) 에 의해 제어된다. P 채널 트랜지스터 (165 및 166) 는 제어 섹션 (19) 에 의한 제어에 기초하여 전원 전압 VDD 으로 또는 전원 전압 VDD 으로부터 저항 (161 및 162) 을 접속 또는 분리한다. 외부 저항 섹션 (17) 은 저항값 RT (일반적으로, 50 ohm) 을 가지는 저항 (171 및 172) 및 저항값 RC 을 가지는 저항 (173) 을 갖는다. 저항 (171 및 172) 은 출력 단자 (OUTA 및 OUTB) 사이에 직렬로 접속된다. 저항 (173) 은 저항 (171) 과 저항 (172) 및 전원 전압 VDD 의 접속 노드 사이에 삽입된다. 내부 저항 섹션 (16) 의 종단 저항의 저항값의 정확도가 낮거나 유량 전류값이 큰 경우, 외부 저항 섹션 (17) 은 반도체 집적 회로의 외부에 제공된다. 따라서, 외부 저항 섹션 (17) 은 외부 저항이 제공될 필요가 있는 경우에만 제공될 수 있다.

제어 섹션 (19) 은 외부 단자 (S1 내지 S3) 에 공급된 전압의 레벨에 기초하여 제어 신호를 생성하고 각각의 섹션을 제어한다. 출력 회로 (10) 로부터 출 력되는 인터페이스의 특성을 나타내는 신호는 외부 단자 (S1 및 S3) 에 공급된다. 즉, 제어 섹션 (19) 은 기준 전류원 섹션 (13) 으로부터 흐른 전류의 값을 제어하고, 그 전류가 전류 보정 섹션 (14) 에 의해 보정되는지의 여부를 제어한다. 제어 섹션 (19) 은 레벨 생성 섹션 (15) 에 의해 생성된 복수의 기준 레벨 중 하나를 선택하고, 선택된 레벨을 전류 보정 섹션 (14) 에 공급하거나, 공급을 중단한다. 또한, 제어 섹션 (19) 은 내부 저항 섹션 (16) 이 이용되는지의 여부를 제어한다.

다음으로, 출력 회로 (10) 의 동작이 설명된다. 먼저, 출력 회로 (10) 가 PECL 인터페이스의 신호를 출력하는 경우가 도 8 을 참조하여 설명된다. 전압 신호는 출력 회로 (10) 의 외부 단자 (S1 내지 S3) 에 공급되어 PECL 인터페이스를 선택한다. 따라서, 도 8 에 도시된 바와 같이, 출력 회로가 PECL 인터페이스 출력 회로로서 동작할 때, 동작에 관여하지 않는 회로 부분은 파선으로 표현된다 (제어 회로 (19) 및 외부 단자 (S1 내지 S3) 는 미도시됨). 제어 회로 (19) 는 내부 저항 섹션 (16) 을 개방상태로 설정하고, 외부 저항 섹션 (17) 을 부하 저항으로 이용한다. 또한, 제어 회로 (19) 는 레벨 생성 섹션 (15) 의 스위치 회로 (158) 를 제어하여 저항 (151) 과 전류원 (154) 의 접속 노드의 전압을 선택하고, 그 선택된 전압을 전류 보정 섹션 (14) 으로 공급한다. 즉, 레벨 생성 섹션 (15) 은 소정의 전압에 의한 PECL 인터페이스의 출력 레벨을 나타내는 전원 전압 VDD 보다 낮은 전압을 생성하고, 생성된 전압을 출력한다.

출력 단자 (OUTA 및 OUTB) 에서 출력된 PECL 인터페이스의 출력 레벨은 저항 (173) 을 이용하여 조절된다. 이 회로에서, 저항 (173) 의 저항값 RC 은 이하의 식 (4-1) 에 따라서 계산된다.

RC=RT×RE×{VDD-(VOH+VOL)/2-VOD}/{2×RT+RE)×VOD} (4-1)

따라서, 전압 VOH, VOL, VOD 에 대한 PECL 인터페이스 표준의 VOH, VOL, VOD 의 중심값을 식 (4-1) 에 대입하고, 또한, 전원 전압 VDD 으로서 출력 회로 (10) 에 인가된 전원 전압의 중심값을 식 (4-1) 에 대입함으로써, 저항값 RC 이 획득될 수 있다. 정상 임피던스 매칭에 이용되는 저항의 중심값은 저항값 RT 및 저항값 RE 에 대해 치환된다.

전류원 섹션에서 공급된 전류의 전류값이 I 라고 가정하면, 즉, 기준 전류원 섹션 (13) 및 전류 보정 섹션 (14) 이 전류값 I 를 가지는 전류를 흐르는 경우, 출력 레벨 (VOH 및 VOL) 및 진폭 VOD 은 이하 식 (4-2), (4-3) 및 (4-4) 따라서 계산된다.

VOH = VDD-{RT×RT/(2×RT+RE)+RC}×I (4-2)

VOL = VDD-{RT×(RT+RE)/(2×RT+RE)+RC}×I (4-3)

VOD = I×RT×RE/(2×RT+RE) (4-4)

전술한 식으로 이해되는 바와 같이, 기준 전류원 섹션 (13) 은 고정값의 전류를 흐르게 하기 때문에, 출력 레벨 (VOH, VOL) 및 진폭 (VOD) 은 전류 보정 섹션 (14) 에 의해 전류원 섹션으로부터 공급된 전류의 값을 제어함으로써 제어될 수 있다. 다시 말해서, 레벨 검출 섹션 (12) 에 의해 검출된 전압값, 즉, 저항 (121) 및 저항 (122) 의 접속 노드에서의 전압값이 레벨 생성 섹션 (15) 에서 출력 된 전압값과 동일하도록, 전류 보정 섹션 (14) 은 N 채널 트랜지스터 (141) 에 의해 전류원 섹션으로부터 공급된 전류를 보정한다. 이에 따라, 출력 레벨 (VOH 및 VOL) 및 진폭 (VOD) 은 레벨 생성 섹션 (15) 에 의해 생성된 기준 레벨에 기초하여 PECL 인터페이스의 신호 레벨과 동일하게 된다. 따라서, 저항값 및 전압값의 전술한 설정 및 보정 동작을 통해서, 출력 회로 (10) 는 PECL 인터페이스의 출력 레벨을 가지는 신호를 출력할 수 있다.

저항 (173) 의 저항값 RC 은 출력 회로 (10) 의 구성에서 도 4 의 PECL 인터페이스의 출력 레벨을 총족시키기 위해 18 ohm 으로 설정되는 것이 바람직하다는 것이 명시된다. 이 저항값은 일반적으로 이용되는 E24 시리즈에 대해 지정된 저항값이다.

다음으로, 출력 회로 (10) 가 LVDS 인터페이스의 신호를 출력하는 경우가 도 9 를 참조하여 설명된다. 전압 신호는 출력 회로 (10) 의 외부 단자 (S1 내지 S3) 에 인가되어 LVDS 인터페이스를 선택한다. 도 9 에 도시된 바와 같이, LVDS 인터페이스의 출력 회로의 동작에 관여하지 않는 회로 섹션은 파선으로 표현된다 (제어 회로 (19) 및 외부 단자 (S1 내지 S3) 는 미도시됨).

제어 회로 (19) 는 내부 저항 섹션 (16) 을 개방 상태로 설정하고, 외부 저항 섹션 (17) 을 부하 저항으로서 이용한다. 또한, 제어 회로 (19) 는 레벨 생성 섹션 (15) 의 스위치 회로 (158) 를 제어하여 저항 (155) 과 전류원 (152) 의 접속 노드의 전압을 선택하고, 그 전압를 전류 보정 섹션 (14) 으로 인가한다. 즉, 레벨 생성 섹션 (15) 은 LVDS 인터페이스의 출력 레벨을 나타내는 접지 (GND) 보다 소정의 전압만큼 높은 전압을 생성시키고, 생성된 전압을 출력한다. 출력 단자 (OUTA 및 OUTB) 에서 출력된 LVDS 인터페이스의 출력 레벨은 저항 (173) 을 사용하여 조절된다. 이 회로에서, 저항 (173) 의 저항값 RC 은 이하 식 (5-1) 에 따라서 계산된다.

RC = RT×RE×(VDD-VCM-VOD)/{(2×RT+RE)×VOD} (5-1)

따라서, 전압 VCM 및 VOD 에 대한 LVDS 인터페이스 표준의 VCM 및 VOD 의 중심값을 식 (5-1) 에 대입한 후, 전원 전압 VDD 으로서 출력 회로 (10) 에 인가된 전원 전압의 중심값을 식 (5-1) 에 대입함으로써, 저항값 RC 이 획득될 수 있다. 임피던스 매칭에 이용되는 저항의 중심값은 저항값 RT 및 저항값 RE 에 대해 대입된다. 전류원 섹션이 전류값 I 을 가지는 전류를 흐르게 하는 경우, 진폭 VOD 및 공통 전압 VCM 은 이하의 식 (5-2) 및 (5-3) 에 따라 계산된다.

VOD = I×RT×RE/(2×RT+RE) (5-2)

VCM = VDD-{RL×RL/(2RL+RE)+RD}×I (5-3)

전술한 식에 의해 이해되는 바와 같이, 기준 전류원 섹션 (13) 이 고정값의 전류를 공급하기 때문에, 진폭 (VOD) 및 공통 전압 (VCM) 은 전류 보정 섹션 (14) 에 의해 전류원 섹션에서 공급된 전류의 값을 제어함으로써 레벨 생성 섹션 (15) 에 의해 생성된 중심값에 대응하도록 제어될 수 있다. 즉, 레벨 검출 섹션 (12) 에 의해 검출된 전압값, 즉, 저항 (121) 과 저항 (122) 의 접속 노드에서의 전압값이 레벨 생성 섹션 (15) 에 의해 출력된 전압값과 동일하도록, 전류 보정 섹션 (14) 은 N 채널 트랜지스터 (141) 에 의해 전류원 섹션으로부터 흐르는 전류를 보정한다. 이로 인해, 공통 전압 VCM 및 진폭 VOD 은 레벨 생성 섹션 (15) 에 의해 생성된 기준 레벨에 기초하여 LVDS 인터페이스의 신호 레벨과 동일하게 된다. 따라서, 저항값 및 전압값의 전술된 설정 및 보정 동작을 통해서, 출력 회로 (10) 는 LVDS 인터페이스의 출력 레벨의 신호를 출력할 수 있다.

저항 (173) 의 저항값 RC 은 출력 회로 (10) 의 구성에서 도 4 의 LVDS 인터페이스의 출력 레벨을 충족시키기 위해 130 ohm 으로 설정되는 것이 바람직하다는 것이 명시된다. 이 저항값은 일반적으로 이용되는 E24 시스템에 대해 지정된 저항값이다.

다음으로, 출력 회로 (10) 가 XAUI 와 같은 AC-커플링 인터페이스의 신호를 출력하는 경우가 도 10 을 참조하여 설명된다. 여기서, PCI-express 인터페이스가 예시된다. 전압 신호는 출력 회로 (10) 의 외부 단자 (S1 내지 S3) 에 인가되어 PCI-express 인터페이스를 선택한다. 도 10 에 도시된 바와 같이, PCI-express 인터페이스에 대한 출력 회로의 동작에 관련되지 않는 회로 부분이 파선으로 표현된다 (제어 회로 (19) 및 외부 단자 (S1 내지 S3) 는 미도시됨).

AC-커플링 인터페이스에 의해, 수신 섹션 (20) 은 커패시터를 가지는 AC 접속 섹션 (30) 을 통해서 출력 회로 (10) 에 접속된다. AC-커플링 인터페이스의 경우, 진폭 표준만이 충족되어야만 한다. 따라서, 제어 회로 (19) 는 레벨 생성 섹션 (15) 및 전류 보정 섹션 (14) 을 디스에이블하고, 전류원 섹션의 기준 전류원 섹션 (13) 만이 동작된다. 부하 저항으로서, 내부 저항 섹션 (16) 은 외부 저항 섹션 (17) 을 이용하지 않고 이용된다. AC 접속 섹션 (30) 이 충분한 커패시턴스를 가지는 경우, 진폭 VOD 은 이하의 식에 따라서 계산될 수 있다.

VOD = I×RL×RE/(2×RL+RE) (6-1)

진폭 VOD 이 PCI-express 인터페이스의 진폭 표준을 충족하도록, 기준 전류원 섹션 (13) 의 전류값 I 및 내부 저항 섹션 (16) 의 저항값 RL 이 설정될 수도 있다. 전술한 설정을 통해서, 출력 회로 (10) 는 PCI-express 인터페이스의 신호를 출력할 수 있다.

전술한 바와 같이, 출력 회로 (10) 의 변화를 종래의 출력 회로의 변화를 가지는 3 가지 종류의 통상적인 인터페이스 표준에 대해 비교하면, 출력 회로 (10) 의 성능은 종래의 출력 회로의 성능보다 모든 인터페이스 표준에서 우세하다. 본 실시형태에서, 통상의 인터페이스의 3 가지 종류가 설명되었다. 그러나, 본 발명의 출력 회로는 다른 밸런스 전송 인터페이스에 또한 적용될 수 있다.

전류원 섹션이 출력 회로 레벨의 매칭을 조절하기 위해 접속된 저항을 통해서 흐르는 전류를 제어하기 때문에, 출력 회로는 다양한 인터페이스 표준을 충족할 수 있다. 또한, 레벨 조절 저항의 저항값이 각각의 인터페이스 표준으로부터 계산될 수 있기 때문에, 입/출력 회로의 종단 저항 및 출력 레벨과 전원 전압의 중심값이 중심값에 대응하도록 제어되고, 출력 회로는 다양한 인터페이스 표준을 충족시킬 수 있다. 즉, 출력 회로 (10) 는 PECL 및 LVDS 와 같은 DC-커플링 인터페이스 및 PCI-express과 같은 AC-커플링 인터페이스에 대응하는 신호를 출력할 수 있다. PECL 인터페이스 및 LVDS 인터페이스의 경우, 소정의 인터페이스 레벨의 출력 신호는 레벨 조절 저항 (173) 의 저항값만을 조정함으로써 외부 저항 섹션 (17) 의 구성을 변경하지 않고 출력될 수 있다. 즉, 임피던스 매칭 저항 (저항 (171 및 172)) 의 저항값은 변경되지 않는다.

본 실시형태에서, 출력 회로 (10) 는 외부 저항 섹션 (17) 을 포함한다. 이는, 전술한 인터페이스가 임피던스 매칭 저항의 저항값에 대해 상대적으로 엄격한 표준을 가지기 때문이다. 기준을 충족시킬 수 있는 요소가 제조될 수 있는 경우, 저항 섹션은 외부적이 아니라 내부적으로 제공될 수도 있다. 본 실시형태에서, 출력 회로 (10) 가 내부 저항 섹션 (16) 이외의 섹션에서 N 채널 트랜지스터로 구성되지만, 전류원의 극성이 반대일 경우, 출력 회로 (10) 는 P 채널 트랜지스터로 구성될 수도 있다.

본 발명이 몇몇 실시형태와 관련하여 전술되었지만, 이들 실시형태가 본 발명을 설명하기 위해 단독으로 제공되고, 제한적으로 첨부된 청구범위를 해석하기에만 의존하지 않는다는 것은 당업자에게 명백하다.

전술한 바와 같이, 본 발명에 따르면, 출력 회로는 출력 회로가 다른 집적 회로에 속하는 집적회로의 신호를 전송할 수 있다. 이러한 경우, 출력 회로는 부하 저항을 통해서 흐르는 전류를 내부적으로 또는 외부적으로 제어하도록 제공된 부하 저항의 공지된 값을 이용함으로써 매칭된 상이한 인터페이스 레벨의 신호를 출력할 수 있다. 여기서, 각각의 표준에 따르는 인터페이스 레벨은 광 전송기 모듈 뿐만 아니라 최근 새롭게 이용되는 PCI-express 및 XAUI 와 같은 고속 직렬 인터페이스의 ASSP (Application Specific Standard Product) 에 일반적으로 이용 되는 차동 출력 레벨을 가지는 인터페이스에 출력될 수 있다.

Claims

입력된 차동 신호를 증폭하도록 구성된 차동 섹션;

상기 차동 섹션에 전류를 공급하도록 구성된 전류원 섹션;

상기 차동 섹션과 접속된 부하 저항 섹션; 및

제어 유닛으로 공급된 신호에 기초하여 상기 전류원 섹션으로부터의 전류값 및 상기 부하 저항 섹션의 저항값을 설정하도록 구성된 제어 유닛을 포함하며,

상기 차동 신호의 인터페이스 레벨과는 상이한 인터페이스 레벨의 출력 신호로 상기 차동 신호를 변환하고, 상기 출력 신호를 밸런스-전송하는, 출력 회로.
제 1 항에 있어서,

상기 출력 신호의 출력 레벨을 검출하도록 구성된 레벨 검출 섹션을 더 포함하고,

상기 전류원 섹션은 상기 레벨 검출 섹션에 의해 검출된 상기 출력 레벨에 응답하여 상기 전류를 상기 차동 섹션에 공급하도록 제어하는, 출력 회로.
제 2 항에 있어서,

상기 레벨 검출 섹션은, 상기 출력 신호가 출력되는 2 개의 노드 사이에 직렬로 접속된 2 개의 저항을 포함하며, 상기 출력 레벨이 상기 2 개의 저항의 접속 노드로부터 출력되는, 출력 회로.
제 2 항에 있어서,

상기 전류원 섹션은,

일정 전류를 상기 차동 섹션으로 항상 공급하도록 구성된 기준 전류원 섹션; 및

상기 레벨 검출 섹션으로부터의 상기 출력 레벨에 응답하여 상기 차동 섹션으로 상기 전류가 공급되게 제어하도록 구성된 전류 보정 섹션을 포함하는, 출력 회로.
제 4 항에 있어서,

상기 전류 보정 섹션은,

상기 검출된 출력 레벨과 소정의 레벨을 비교하여 비교 결과를 출력하도록 구성된 레벨 결정 회로; 및

상기 레벨 결정 회로로부터의 상기 비교 결과에 기초하여 상기 전류가 상기 차동 섹션으로 공급되게 제어하도록 구성된 보정 전류원을 포함하는, 출력 회로.
제 5 항에 있어서,

상기 레벨 결정 회로는 상기 제어 유닛으로부터의 제어 신호에 기초하여 상기 비교 결과의 출력을 중단하고,

상기 보정 전류원은 상기 차동 섹션으로의 상기 전류의 공급을 중단하는, 출 력 회로.
제 5 항에 있어서,

상기 보정 전류원은 트랜지스터를 포함하고,

상기 레벨 결정 회로는 차동 증폭기를 포함하며,

상기 차동 증폭기의 출력은 상기 트랜지스터의 게이트와 접속되는, 출력 회로.
제 4 항에 있어서,

상기 기준 전류원 섹션은 상기 제어 유닛에 의해 특정되는 복수의 소정 전류값 중 하나를 상기 차동 섹션에 출력하는, 출력 회로.
제 4 항에 있어서,

상기 기준 전류원 섹션은,

기준 전류를 공급하도록 구성된 기준 전류원;

복수의 트랜지스터를 포함하는 전류 미러 회로; 및

상기 제어 유닛으로부터의 제어 신호에 응답하여 상기 복수의 트랜지스터 중 하나 이상을 선택하도록 구성된 전류 스위칭 회로를 포함하는, 출력 회로.
제 4 항에 있어서,

복수의 소정 레벨을 생성하고, 상기 제어 유닛으로부터의 제어 신호에 응답하여 특정되는 상기 복수의 레벨 중 하나를 상기 레벨 결정 회로에 출력하도록 구성된 레벨 생성 섹션을 더 포함하는, 출력 회로.
제 10 항에 있어서,

상기 레벨 생성 섹션은,

제 1 전류원 및 제 1 저항을 포함하고, 제 1 레벨을 생성하도록 구성된 제 1 레벨 생성 섹션;

제 2 전류원 및 제 2 저항을 포함하고, 제 2 레벨을 생성하도록 구성된 제 2 레벨 생성 섹션; 및

상기 제어 유닛으로부터의 제어 신호에 응답하여 특정되는 상기 제 1 및 제 2 레벨 중 하나를 상기 레벨 결정 회로에 출력하도록 구성된 레벨 스위칭 회로를 포함하는, 출력 회로.
제 11 항에 있어서,

상기 제 1 레벨 생성 섹션은 전원 전압보다 소정의 전압만큼 낮은 전압을 생성하고,

상기 제 2 레벨 생성 섹션은 접지 전압보다 소정의 전압만큼 높은 전압을 생성하는, 출력 회로.
제 11 항에 있어서,

상기 제 1 저항은 일단에서 전원에 접속되고 타단에서 상기 제 1 전류원을 통해 접지에 접속되며,

상기 제 2 저항은 일단에서 전원에 접속되고 타단에서 상기 제 2 전류원을 통해 전원에 접속되는, 출력 회로.
제 1 항 내지 제 13 항 중 어느 한 항에 있어서,

상기 차동 섹션은, 상기 차동 신호가 게이트에 공급되는 한 쌍의 제 1 및 제 2 트랜지스터를 포함하는, 출력 회로.
제 14 항에 있어서,

상기 차동 섹션은,

상기 제 1 트랜지스터와 캐스코드-접속된 제 3 트랜지스터; 및

상기 제 2 트랜지스터와 캐스코드-접속된 제 4 트랜지스터를 더 포함하고,

상기 제 3 및 제 4 트랜지스터는 각각 상기 제 1 및 제 2 트랜지스터의 게이트 산화막 보다 두꺼운 게이트 산화막을 가지는, 출력 회로.
제 1 항 내지 제 13 항 중 어느 한 항에 있어서,

상기 부하 저항 섹션은 제 1 저항 섹션 및 제 2 저항 섹션을 포함하고,

상기 제어 유닛은, 상기 제 1 저항 섹션이 이용되는지의 여부 및 상기 제 2 저항 섹션이 이용되는지의 여부를 설정하는, 출력 회로.
제 16 항에 있어서,

상기 제 1 저항 섹션은,

상기 출력 신호가 출력되는 2 개의 출력 단자와 전원 사이에 접속된 내부 저항, 및

상기 제어 유닛으로부터의 제어 신호에 응답하여 제어되도록 상기 내부 저항과 상기 전원 사이에 제공된 트랜지스터를 포함하는, 출력 회로.
제 16 항에 있어서,

상기 제 2 저항 섹션은,

2 개의 출력 단자 사이에 직렬로 접속된 2 개의 외부 저항; 및

전원과 상기 외부 저항의 접속 노드 사이에 접속된 외부 조정 저항을 포함하는, 출력 회로.
제 18 항에 있어서,

각각의 외부 저항의 저항값이 RT 이고, 수신 회로의 종단 저항의 저항값이 RE 이고, 전원 전압이 VDD 이고, 상기 출력 신호의 진폭이 VOD 이며, 상기 출력 신호의 공통 전압이 VCM 인 경우, 상기 외부 조정 저항의 저항값 RC 은 식

RC = RT×RE×(VDD-VCM-VOD)/{(2×RT+RE)×VOD}

으로부터 계산되는, 출력 회로.
입력된 차동 신호를 증폭하도록 구성된 차동 섹션;

적용되는 인터페이스 표준에 기초하여 결정되는 기준 전압에 기초하여 상기 차동 섹션에 전류를 공급하도록 구성된 전류원 섹션;

상기 차동 섹션과 접속된 내부 부하 저항 섹션;

상기 차동 섹션과 접속된 외부 부하 저항 섹션; 및

인가된 신호에 기초하여 상기 전류원 섹션으로부터의 전류값 및 상기 부하 저항 섹션의 저항값을 설정하도록 구성된 제어 유닛을 포함하며,

상기 차동 신호를 상이한 인터페이스 레벨의 출력 신호로 변환하고, 상기 출력 신호를 밸런스-전송하는, 반도체 집적 회로.