JP6371111B2

JP6371111B2 - 受信装置

Info

Publication number: JP6371111B2
Application number: JP2014102335A
Authority: JP
Inventors: 賢三浦
Original assignee: THine Electronics Inc
Current assignee: THine Electronics Inc
Priority date: 2014-05-16
Filing date: 2014-05-16
Publication date: 2018-08-08
Anticipated expiration: 2034-05-16
Also published as: US9712344B2; CN105099408B; US20150333869A1; CN105099408A; JP2015220579A

Description

本発明は、エラーを含む信号を受信した時に速やかに復帰する受信装置に関する。

従来、送信装置から送信された信号を受信する場合に、受信エラー等を防止する受信回路が提案されている（例えば、特許文献１参照）。このような信号伝送では、例えば、ランレングスやＤＣバランスを考慮した変調を行ってから送信装置から送信し、これを受信装置において受信した後、データを復調している。このような通信方式は、ノイズ耐性が強いことが知られている。

特開２００８−２１９８１３号公報

しかしながら、外来ノイズ、特に放電ノイズが伝送路に印加された場合、伝送路に電荷が蓄積され、後段の回路においてエラーが生じるが、正常状態に復帰するのに時間を要するという問題がある。

本発明は、このような課題に鑑みてなされたものであり、エラーを含む信号を受信した時に速やかに復帰する受信装置を提供することを目的とする。

上述の課題を解決するため、第１の受信装置では、受信した信号が入力される終端回路と、前記終端回路の後段で処理を行う処理回路と、受信した信号に含まれるエラーを検出するエラー検出回路と、を備え、前記エラー検出回路によってエラーが検出された場合には、前記終端回路の終端抵抗値を低下させ、この受信装置の入力側の伝送路に蓄積された電荷を放出することを特徴とする。

この受信装置によれば、受信装置の入力側の伝送路に蓄積された電荷は、終端抵抗値を低下させることで、速やかに放出することができるため、受信装置は、速やかに復帰することができる。

第２の受信装置では、前記エラー検出回路は、前記処理回路の後段に位置していることを特徴とする。

第３の受信装置では、前記エラー検出回路は、受信した信号のパターンが正常であるかどうかを判定し、判定結果が正常でないと判断される場合には、エラーである旨を出力することを特徴とする。

第４の受信装置では、前記エラー検出回路は、受信した信号に含まれる同一の値が、規定回数以上、連続した場合には、受信した信号のパターンが正常でないと判断することを特徴とする。

第５の受信装置では、前記エラー検出回路は、受信した信号を、その繰り返し周波数よりも高い周波数でサンプリングし、サンプリングした値のパターンが、正常でないパターンを含む場合には、受信した信号のパターンが正常でないと判断することを特徴とする。

第６の受信装置では、前記エラー検出回路は、前記終端回路又は前記処理回路の前段に位置している。
第７の受信装置では、前記エラー検出回路は、前記終端回路に信号を伝送する伝送路の電圧を検出し、検出された電圧が規定範囲内にない場合には、エラーである旨を出力することを特徴とする。

第８の受信装置では、前記受信した信号は、２本の伝送路によって伝送される差動信号であり、前記終端回路は、前記伝送路間の節点に接続された抵抗回路網を備え、前記抵抗回路網は、前記エラー検出回路によってエラーが検出された場合には、前記抵抗回路網の抵抗値を下げることを特徴とする。

第９の受信装置では、受信した信号が入力される終端回路と、前記終端回路の後段で処理を行う処理回路と、受信した信号に含まれるエラーを検出するエラー検出回路と、を備え、前記エラー検出回路によってエラーが検出された場合には、前記終端回路に接続された入力側の伝送路に蓄積された電荷が放出されるよう、前記伝送路を、固定電位に接続することを特徴とする。伝送路を固定電位に接続すると、伝送路に蓄積された電荷が速やかに放出されるので、受信装置は、速やかに正常状態に復帰することができる。

本発明の受信装置によれば、エラーを含む信号を受信した時に速やかに復帰することができる。

受信装置を含む送受信システムのブロック図である。受信装置の詳細な構造を示す回路図である。終端回路の変形例を示す回路図である。

以下、実施の形態に係る受信装置について説明する。同一要素には、同一符号を用いることとし、重複する説明は省略する。

図１は、受信装置１０と送信装置２０を含む送受信システムのブロック図である。

受信装置１０は、送信装置２０から送信された信号を受信する。送信装置２０は、基準クロックで信号のエンコーディングを行うドライバ回路ＤＶを有している。送信装置２０から送信された信号は、伝送路Ｄを伝播して受信装置１０に入力される。

受信装置１０は、受信した信号が入力される終端回路１と、終端回路１の後段で処理を行う処理回路２と、受信した信号に含まれるエラーを検出するエラー検出回路３とを備えている。この装置では、エラー検出回路３によってエラーが検出された場合には、終端回路１の終端抵抗値を低下させる。同図（Ａ）は、エラー検出回路３が、処理回路２の後段に位置している場合の構成であり、同図（Ｂ）は、エラー検出回路３が、終端回路１或いは処理回路２の前段に位置している場合の構成である。

信号を伝送する際の伝送路Ｄの終端には、終端抵抗を含む終端回路１が配置されており、多くの回路では、伝送路の特性インピダンスと同一の抵抗値が取り付けられる。従来の装置においては、この抵抗値は規格（たとえばＵＳＢ、ＶｂｙＯｎｅＨＳ、ＰＣＩｅ等）で決まっており、変えることができない。また、抵抗値を小さくすると一般に消費電力が増加してしまうため、従来、抵抗値を低下させる変更をすることは無かった。

本実施形態では、受信装置１０は、ノイズに応じて発生するエラーを検出するエラー検出回路３を備えており、外来ノイズ、特に放電ノイズが来たことを検出する。エラーが検出された場合、終端抵抗の抵抗値を低下させる。なお、送信装置２０におけるエンコーディング、または、送信用データの制限を利用すれば、エラーを検出することが容易となり、さらにエラー検出感度を増加させることができる。

これにより、伝送規格を満たし、かつ通常時の消費電力を増やさないまま、外来ノイズ、特に放電ノイズのような、突発的なノイズが来たときには、データ伝送の復帰を早め、結果として伝送特性を向上させることが出来る。

放電ノイズ等が伝送路Ｄに重畳された場合には、伝送路Ｄに電荷が蓄積され、伝送路Ｄの電位が変動して、後段の回路でエラーが生じる。エラー検出回路３において、エラーが検出された場合には、送信装置２０から、信号を再送信するべきであるが、伝送路Ｄがチャージアップされた状態では、正常な信号伝送が困難である。したがって、エラー検出回路３によって、エラーが検出された場合には、終端回路１の終端抵抗値を低下させている。

この場合、伝送路に蓄積された電荷が、速やかに放出され、伝送路が正常な電位を有する状態に速やかに復帰することができる。

図１の（Ａ）では、エラー検出回路３は、処理回路２の後段に位置している。エラー検出回路３が後段に配置されることで、前段側に配置した場合よりも、実際に、信号内にエラーが含まれるかどうかを検出しやすくなる。エラーの検出方式としては、様々なものが知られている。

例えば、送信装置２０において、正常パターンと異常パターンが判別可能な信号の変調（エンコーディング）をしておき、エラー検出回路３は、受信した信号のパターンが正常であるかどうかを判定し、判定結果が正常でないと判断される場合には、エラーである旨を出力する方法である。

このような手法は、幾つか知られている。

同図（Ａ）のエラー検出回路３は、受信した信号を、その繰り返し周波数よりも高い周波数でサンプリングし、サンプリングした値のパターンが、正常でないパターンを含む場合には、受信した信号のパターンが正常でないと判断する。なお、エラー検出回路３は、受信した信号に含まれる同一の値が、規定回数以上、連続した場合には、受信した信号のパターンが正常でないと判断することもできる。

その他、サンプリングされたデータのランレングスが制限されたエンコーディングを用いている場合は、受信側のエラー検出回路３でランレングスのエラーを検出すればよい。

また、エラー検出回路３は、同図（Ｂ）に示すように、処理回路２或いは終端回路１の前段に位置させることもできる。この場合、エラー検出回路３は、終端回路１に信号を伝送する伝送路Ｄの電圧を検出し、検出された電圧が規定範囲内にない場合には、エラーである旨を出力することができる。

図２は、上記受信装置の詳細な構造を示す回路図である。上述の伝送路Ｄは、図２においては、２本の伝送路Ｄ１，Ｄ２で表現されている。

上述の終端抵抗値を低下させる変更をする方法として、抵抗回路網１１を用いることができる。この場合、受信装置１０において、受信した信号は、２本の伝送路Ｄ１，Ｄ２によって伝送される差動信号である。

伝送路Ｄ１と伝送路Ｄ２との間には、終端回路１が設けられている。終端回路１は、伝送路Ｄ１と伝送路Ｄ２との間に、直列に接続された抵抗Ｒ１，Ｒ２を備えている。抵抗Ｒ１と抵抗Ｒ２との接続点（節点）ＶＣＯＭ、すなわち、伝送路間の節点ＶＣＯＭには、抵抗回路網１１が接続されている。抵抗回路網１１においては、エラー検出回路３によってエラーが検出された場合には、抵抗回路網１１の抵抗値を下げる変更を行う。

伝送路Ｄ１と、節点ＶＣＯＭとの間には、抵抗Ｒ１と、抵抗Ｒａ及びスイッチＳ１とが並列に接続されている。また、伝送路Ｄ２と、節点ＶＣＯＭとの間には、抵抗Ｒ２と、抵抗Ｒｂ及びスイッチＳ２とが並列に接続されている。節点ＶＣＯＭは、抵抗回路網１１内の節点ＶＣＯＭ１に接続されている。

節点ＶＣＯＭ１と電源Ｖｃｃとの間には抵抗Ｒ１１が接続され、節点ＶＣＯＭ１とグランドとの間には抵抗Ｒ１２が接続され、節点ＶＣＯＭ１はスイッチＳ３及び抵抗Ｒ２１を介して、電源Ｖｃｃに接続されている。また、節点ＶＣＯＭ１はスイッチＳ３、抵抗Ｒ２２、及びスイッチＳ４を順次介して、グランドに接続されている。

エラー検出回路３によって、エラーが検出された場合、同図（Ａ）では、スイッチＳ１，Ｓ２，Ｓ３，Ｓ４をＯＮすることにより、上記抵抗の合成抵抗値が低くなり、終端回路１の終端抵抗体が低下する。エラーが検出されていない場合は、これらのスイッチＳ１，Ｓ２，Ｓ３，Ｓ４は全てＯＦＦである。なお、正常時にスイッチＳ４をＯＦＦしている場合には、抵抗Ｒ２１および抵抗Ｒ２２に電流が流れないため、消費電力を節約することができる。

好適な抵抗Ｒ１、Ｒ２，Ｒａ，Ｒｂ，Ｒ１１，Ｒ１２，Ｒ２１，Ｒ２２の抵抗値の大小関係は、例えば、Ｒ１とＲａは同程度、Ｒ２とＲｂは同程度、Ｒ１＝Ｒ２、Ｒａ＝Ｒｂ、Ｒ１１：Ｒ１２＝Ｒ２１：Ｒ２２のように設定することができるが、本発明では、様々な変形が可能である。なお、上記同程度及び等号で示されるパラメータ間の関係に関して、一方のパラメータの値は、他方のパラメータの値±３０％に等しい関係を有することができる。

抵抗回路網１１の抵抗値を下げる変更をすると、伝送路Ｄ（Ｄ１，Ｄ２）の電位を制御することができ、速やかに終端抵抗値を変更して、伝送路Ｄ（Ｄ１，Ｄ２）に蓄積された電荷を放出することができる。

なお、本例の処理回路２は、バッファ回路２１とサンプリング回路２２を備えているが、エンコーダなどの他の処理回路を用いることもできる。伝送路Ｄ１，Ｄ２の信号はバッファ回路２１を介してサンプリング回路２２に入力され、同図（Ａ）の場合、受信信号がデジタル値としてエラー検出回路３を介して出力される。エラー検出回路３は、エラーが検出された場合、スイッチＳ１〜Ｓ４をＯＮにする。

また、同図（Ｂ）の場合、エラー検出回路３は、伝送路Ｄ１，Ｄ２間の電圧を検出し、検出された電圧が規定範囲内にない場合には、エラーである旨を出力し、スイッチＳ１〜Ｓ４をＯＮにする。エラー検出回路３は、節点ＶＣＯＭの電位を検出して、検出された電圧が規定範囲内にない場合には、エラーである旨を出力し、スイッチＳ１〜Ｓ４をＯＮにすることもできる。

なお、終点抵抗値を変更する手法は、以下のように、他にも考えられる。

図３は、終端回路の変形例を示す回路図である。

同図（Ａ）では、上述の節点ＶＣＯＭを、スイッチＳ３１を介して、グランドに接続した例であり、スイッチＳ３１を、エラー検出時にはＯＮとし、その他の通常状態ではＯＦＦとする。

同図（Ｂ）では、上述の節点ＶＣＯＭを、スイッチＳ３１を介して、電源Ｖｃｃに接続した例であり、スイッチＳ３１を、エラー検出時にはＯＮとし、その他の通常状態ではＯＦＦとする。

同図（Ｃ）では、上述の節点ＶＣＯＭを、スイッチＳ３１及び抵抗Ｒを介して、グランドに接続した例であり、スイッチＳ３１を、エラー検出時にはＯＮとし、その他の通常状態ではＯＦＦとする。

同図（Ｄ）では、上述の節点ＶＣＯＭを、スイッチＳ３１及び抵抗Ｒを介して、電源Ｖｃｃに接続した例であり、スイッチＳ３１を、エラー検出時にはＯＮとし、その他の通常状態ではＯＦＦとする。

同図（Ｅ）では、上述の節点ＶＣＯＭを、スイッチＳ３１及び抵抗Ｒ１１を介して、電源Ｖｃｃに接続し、また、スイッチＳ３１及び抵抗Ｒ１２を介してグランドに接続した例であり、スイッチＳ３１を、エラー検出時にはＯＮとし、その他の通常状態ではＯＦＦとする。

また、同図（Ｆ）に示すように、伝送路に蓄積された電荷を直接的に放出してもよい。

すなわち、受信装置は、受信した信号が入力される終端回路１と、終端回路１の後段で処理を行う処理回路２と、受信した信号に含まれるエラーを検出するエラー検出回路３と、を備え、エラー検出回路３によってエラーが検出された場合には、終端回路１に接続された入力側の伝送路Ｄ１，Ｄ２に蓄積された電荷が放出されるよう、伝送路Ｄ１，Ｄ２を、固定電位に接続する。伝送路Ｄ１はスイッチＳ３ａを介して、電源Ｖｃｃに接続されており、伝送路Ｄ２はスイッチＳ３ｂを介して、グランドに接続されている。伝送路Ｄを、これらの固定電位に接続すると、伝送路Ｄ１，Ｄ２に蓄積された電荷が速やかに放出されるので、受信装置１０は、速やかに正常状態に復帰することができる。スイッチＳ３ａ及びスイッチＳ３ｂは、エラー検出時にはＯＮとし、その他の通常状態ではＯＦＦとする。

なお、上記の構成では、差動入力について説明したが、単一の伝送路を介して、信号がバッファ回路２１に入力されるような構成の場合も、本発明は適用することができる。すなわち、同図（Ｇ）に示すように、伝送路Ｄと節点ＶＣＯＭとの間には、抵抗Ｒ１と、抵抗Ｒａ及びスイッチＳ１が並列に接続されており、節点ＶＣＯＭには、図３の（Ａ）〜（Ｅ）の回路構成が接続可能である。

なお、節点ＶＣＯＭの電位は、抵抗回路網１１によって決定されている。抵抗値を下げたときにおいても、節点ＶＣＯＭの電位は一定に維持することも可能であり、伝送の復帰が早くなる効果がある。

以上、説明したように、上述の回路構成によれば、エラー検出時にのみ終端抵抗値を低下させることにより、終端回路１から終端抵抗値に応じて電荷が抜けていく。電荷が抜けるまでは正常にデータを伝送できず、電荷が抜けきった後再度データを伝送できるようになる。終端抵抗値が大きいほど、再度正常にデータを復元するまで時間がかかるが、本発明では、終端抵抗値を小さくするので、電荷が抜ける時間が短くなり、規格を満たし、かつ、通常動作時のパワーを変えずに電圧の収束性を向上させ、伝送特性をよくすることが出来る。

１０…受信装置、１…終端回路、２…処理回路、３…エラー検出回路。

Claims

受信した信号が入力される終端回路と、
前記終端回路の後段で処理を行う処理回路と、
受信した信号に含まれるエラーを検出するエラー検出回路と、
を備え、
前記エラー検出回路によってエラーが検出された場合には、前記終端回路の終端抵抗値を低下させ、この受信装置の入力側の伝送路に蓄積された電荷を放出する、
ことを特徴とする受信装置。
前記エラー検出回路は、前記処理回路の後段に位置している、
ことを特徴とする請求項１に記載の受信装置。
前記エラー検出回路は、受信した信号のパターンが正常であるかどうかを判定し、判定結果が正常でないと判断される場合には、エラーである旨を出力する、
ことを特徴とする請求項１又は２に記載の受信装置。
前記エラー検出回路は、受信した信号に含まれる同一の値が、規定回数以上、連続した場合には、受信した信号のパターンが正常でないと判断する、
ことを特徴とする請求項３に記載の受信装置。
前記エラー検出回路は、受信した信号を、その繰り返し周波数よりも高い周波数でサンプリングし、サンプリングした値のパターンが、正常でないパターンを含む場合には、受信した信号のパターンが正常でないと判断する、
ことを特徴とする請求項３に記載の受信装置。
前記エラー検出回路は、前記終端回路又は前記処理回路の前段に位置している、
ことを特徴とする請求項１に記載の受信装置。
前記エラー検出回路は、前記終端回路に信号を伝送する伝送路の電圧を検出し、検出された電圧が規定範囲内にない場合には、エラーである旨を出力する、
ことを特徴とする請求項６に記載の受信装置。
前記受信した信号は、２本の伝送路によって伝送される差動信号であり、
前記終端回路は、
前記伝送路間の節点に接続された抵抗回路網を備え、
前記抵抗回路網は、前記エラー検出回路によってエラーが検出された場合には、前記抵抗回路網の抵抗値を下げる、
ことを特徴とする請求項１〜７のいずれか一項に記載の受信装置。
受信した信号が入力される終端回路と、
前記終端回路の後段で処理を行う処理回路と、
受信した信号に含まれるエラーを検出するエラー検出回路と、
を備え、
前記エラー検出回路によってエラーが検出された場合には、前記終端回路に接続された入力側の伝送路に蓄積された電荷が放出されるよう、前記伝送路を、固定電位に接続することを特徴とする受信装置。