CN104022744A - 运算放大器 - Google Patents

运算放大器 Download PDF

Info

Publication number
CN104022744A
CN104022744A CN201410061894.5A CN201410061894A CN104022744A CN 104022744 A CN104022744 A CN 104022744A CN 201410061894 A CN201410061894 A CN 201410061894A CN 104022744 A CN104022744 A CN 104022744A
Authority
CN
China
Prior art keywords
input terminal
operational amplifier
comparator
terminal
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410061894.5A
Other languages
English (en)
Other versions
CN104022744B (zh
Inventor
津崎敏之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Publication of CN104022744A publication Critical patent/CN104022744A/zh
Application granted granted Critical
Publication of CN104022744B publication Critical patent/CN104022744B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供运算放大器，能够在不限制输入信号的电压范围的情况下检测出输入端子成为开路的情况。该运算放大器具备：第一比较器，其检测运算放大器的反相输入端子的开路；第二比较器，其检测运算放大器的同相输入端子的开路；第一电阻和第一开关，它们由第一比较器和第二比较器的输出信号控制，串联连接在运算放大器的同相输入端子与接地端子之间；以及第二电阻和第二开关，它们串联连接在运算放大器的反相输入端子与电源端子之间。

Description

运算放大器
技术领域
本发明涉及运算放大器，尤其涉及能够在不限制输入信号电压范围的情况下防止当输入端子成为开路时输出端子变得不稳定的运算放大器。
背景技术
图3示出现有的运算放大器的电路图。现有的运算放大器包括比较器301以及303、基准电压电路302以及304、OR电路305、恒流电路306、运算放大器106、电阻307以及308、输入端子101以及102、输出端子103、电源端子104和接地端子105。
对现有的运算放大器的动作进行说明。
比较器301在同相输入端子的电压大于基准电压电路302的电压时输出高电平的信号。基准电压电路302的电压被设定为比电源端子104的电压VDD低的电压。当输入端子101成为开路状态时，比较器301的同相输入端子被电阻307上拉至电压VDD。因此，比较器301可检测出输入端子101成为开路的情况。
比较器303在反相输入端子的电压小于基准电压电路304的电压时，输出高电平的信号。基准电压电路304的电压被设定为比接地端子105的电压VSS高的电压。当输入端子102成为开路状态时，比较器303的反相输入端子被电阻308下拉至电压VSS。因此，比较器303可检测出输入端子102成为开路的情况。
只要比较器301以及比较器303的输出信号中的任意一方成为高电平的信号，则OR电路305输出高电平的信号。恒流电路306停止，所以运算放大器106的输出端子103成为高阻抗，能够使外部知道运算放大器的输入端子成为开路的情况（例如，参照专利文献1）。
专利文献1：日本特开2003-143239号公报
但是，在现有的运算放大器中存在这样的问题：在通常动作时不能增大输入端子电阻，从而限制运算放大器可处理的输入信号的电压范围。
而且，存在这样的问题：在输入端子成为开路时，输出端子的输出变得不稳定，与运算放大器的输出端子连接的电路的动作变得不稳定。
发明内容
本发明是为了解决以上这样的问题而完成的，提供如下这样的运算放大器：在通常动作时可增大输入端子电阻，能够在不限制运算放大器可处理的输入信号的电压范围的情况下检测出输入端子成为开路的情况。
为了解决现有的问题，本发明的运算放大器采用以下这样的结构。
该运算放大器具备：第一比较器，其同相输入端子与运算放大器的同相输入端子连接，反相输入端子与运算放大器的反相输入端子连接，该第一比较器的反相输入端子具有输入偏置电压；第二比较器，其同相输入端子与运算放大器的反相输入端子连接，反相输入端子与运算放大器的同相输入端子连接，该第二比较器的反相输入端子具有输入偏置电压；放大器，其同相输入端子与运算放大器的同相输入端子连接，反相输入端子与运算放大器的反相输入端子连接；逻辑电路，其连接在第一比较器的输出端子与第二比较器的输出端子之间；第一电阻和第一开关，它们设置在运算放大器的同相输入端子与接地端子之间，并且串联连接；以及第二电阻和第二开关，它们设置在运算放大器的反相输入端子与电源端子之间，并且串联连接。
发明的效果
根据本发明，利用比较器检测输入端子成为开路的情况，仅在成为开路时对输入端子进行下拉或上拉，由此在通常动作时能够增大输入端子电阻，所以能够在不限制运算放大器可处理的输入信号的电压范围的情况下检测出输入端子成为开路的情况。
附图说明
图1是第一实施方式的运算放大器的电路图。
图2是第二实施方式的运算放大器的电路图。
图3是现有的运算放大器的电路图。
标号说明
106运算放大器；107、109、301、303比较器；108、110偏置（offset）；111OR（或）电路；201延迟电路；302、304基准电压电路；306恒流电路。
具体实施方式
<实施方式1>
图1是第一实施方式的运算放大器的电路图。第一实施方式的运算放大器包括比较器107、109、OR电路111、开关114、116、运算放大器106、电阻113、115、输入端子101、102、输出端子103、电源端子104和接地端子105。
比较器107的同相输入端子与输入端子101连接，反相输入端子与输入端子102连接，输出端子与OR电路111的第一输入端子连接。比较器109的反相输入端子与输入端子101连接，同相输入端子与输入端子102连接，输出端子与OR电路111的第二输入端子连接。OR电路111的输出与开关116以及开关114连接，控制通断。运算放大器106的同相输入端子与输入端子101连接，反相输入端子与输入端子102连接，输出与输出端子103连接。电阻115的一个端子与开关116连接，另一个端子与输入端子102连接。开关116的另一个端子与电源端子104连接。电阻113的一个端子与开关114连接，另一个端子与输入端子101连接。开关114的另一个端子与接地端子105连接。
说明第一实施方式的运算放大器的动作。
比较器107的反相输入端子设定了偏置108。另外，比较器109的反相输入端子设定了偏置110。设输入端子101的电压为V+，设输入端子102的电压为V-，设偏置108的电压为VA，设偏置110的电压为VB。
在(V+)＞(V-)+(VA)时，比较器107输出高电平的信号，比较器109输出低电平的信号。即，
(V+)-(V-)＞(VA)···(1),
当输入端子101与输入端子102的电位差大于偏置108的电压时，比较器107输出高电平的信号。
在(V-)＞(V+)+(VB)时，比较器109输出高电平的信号，比较器107输出低电平的信号。即，
(V+)-(V-)＜-(VB)···(2),
当输入端子101与输入端子102的电位差小于偏置110的电压乘以负1后的电压时，比较器109输出高电平的信号。
因此，偏置的电压VA以及VB充分地大到不会限制运算放大器可处理的输入信号的电压范围的程度，而且被设定为能够检测出输入端子的开路的程度。
比较器107以及比较器109的输出被输入至OR电路111，当由某一方输出高电平时，OR电路111输出高电平的信号，使开关116以及114接通。然后，将输入端子102上拉至电源端子104的电压VDD，将输入端子101下拉至接地端子105的电压VSS。然后，将运算放大器106的输出固定为低电平。
这里，将电阻113与115的电阻值设定得足够大。因此，当输入端子101没有成为开路时，例如即使开关114接通，输入端子101也不会被下拉至电压VSS。同样，即使开关116接通，输入端子102也不会被上拉至电压VDD。
当输入端子101成为开路时，因为满足式（2），所以比较器109输出高电平的信号。OR电路111接受比较器109输出的高电平的信号，输出高电平的信号。开关114接受OR电路111输出的高电平的信号而接通，使运算放大器106的同相输入端子经由电阻113与电压VSS连接。开关116接受OR电路111输出的高电平的信号而接通，使运算放大器106的反相输入端子经由电阻115与电压VDD连接。
这里，因为输入端子101成为开路，所以运算放大器106的同相输入端子被下拉至电压VSS。因此，运算放大器106向输出端子103输出低电平的信号。这样，第一实施方式的运算放大器检测出输入端子101成为开路的情况，通过将运算放大器106的输出固定为低电平来向外部进行告知。
当输入端子102成为开路时，因为满足式（1），所以比较器107输出高电平的信号。OR电路111接受比较器107输出的高电平的信号，输出高电平的信号。开关116以及114接受高电平的信号而接通。
这里，因为输入端子102成为开路，所以运算放大器106的反相输入端子被上拉至电压VDD。因此，运算放大器106向输出端子103输出低电平的信号。这样，第一实施方式的运算放大器检测出输入端子102成为开路的情况，通过将运算放大器106的输出固定为低电平来向外部告知。
当处于对输入端子101和输入端子102施加电压信号的通常状态时，式（1）以及式（2）都不满足，所以比较器107以及109输出低电平的信号。OR电路111输出低电平的信号，使开关116以及114关断。这样，能够防止基于电阻115以及113的输入端子电阻降低，因此能够防止限制输入信号电压范围的情况。
如上所述，第一实施方式的运算放大器在通常动作时可增大输入端子电阻，所以能够在不限制运算放大器可处理的输入信号的电压范围的情况下检测出输入端子成为开路的情况。
<实施方式2>
图2是第二实施方式的运算放大器的电路图。与第一实施方式的运算放大器的不同之处是追加了延迟电路201。延迟电路201连接在OR电路111与开关116以及114之间。其它的电路结构与第一实施方式的运算放大器相同，所以标注同样的标号，省略连接关系的说明。
说明第二实施方式的运算放大器的动作。
比较器107的反相输入端子设定了偏置108。另外，比较器109的反相输入端子设定了偏置110。设输入端子101的电压为V+，设输入端子102的电压为V-，设偏置108的电压为VA，设偏置110的电压为VB。
在(V+)＞(V-)+(VA)时，比较器107输出高电平的信号，比较器109输出低电平的信号。
在(V-)＞(V+)-(VB)时，比较器109输出高电平的信号，比较器107输出低电平的信号。
比较器107以及比较器109的输出被输入至OR电路111，当由某一方输出高电平时，OR电路111输出高电平的信号，经由延迟电路201使开关116以及114接通。然后，将输入端子102上拉至电源端子104的电压VDD，将输入端子101下拉至接地端子105的电压VSS，将运算放大器106的输出固定为低电平。
这里，延迟电路112进行动作，使来自OR电路111的一定时间以下的高电平信号不向后级电路输出，防止由于输入端子101或102的过渡性电压变动而进行误动作的情况。
如上所述，第二实施方式的运算放大器在通常动作时可增大输入端子电阻，所以能够在不限制运算放大器可处理的输入信号的电压范围的情况下检测出输入端子成为开路的情况。能够防止输出端子变得不稳定的情况。另外，即使在通常状态下输入端子发生过渡性电压变动，也能够防止电路的误动作。

Claims (2)

1.一种运算放大器，其具有反相输入端子、同相输入端子和输出端子，其特征在于，该运算放大器具备：
第一比较器，其同相输入端子与所述运算放大器的同相输入端子连接，反相输入端子与所述运算放大器的反相输入端子连接，该第一比较器的反相输入端子具有输入偏置电压；
第二比较器，其同相输入端子与所述运算放大器的反相输入端子连接，反相输入端子与所述运算放大器的同相输入端子连接，该第二比较器的反相输入端子具有输入偏置电压；
放大器，其同相输入端子与所述运算放大器的同相输入端子连接，反相输入端子与所述运算放大器的反相输入端子连接；
逻辑电路，其连接在所述第一比较器的输出端子与所述第二比较器的输出端子之间；
第一电阻和第一开关，它们设置在所述运算放大器的同相输入端子与接地端子之间，并且串联连接；以及
第二电阻和第二开关，它们设置在所述运算放大器的反相输入端子与电源端子之间，并且串联连接，
所述第一开关和所述第二开关由所述逻辑电路的输出信号控制。
2.根据权利要求1所述的运算放大器，其特征在于，
在所述逻辑电路的输出端子处设置有延迟电路。
CN201410061894.5A 2013-02-28 2014-02-24 运算放大器 Expired - Fee Related CN104022744B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-039652 2013-02-28
JP2013039652A JP2014168181A (ja) 2013-02-28 2013-02-28 オペアンプ

Publications (2)

Publication Number Publication Date
CN104022744A true CN104022744A (zh) 2014-09-03
CN104022744B CN104022744B (zh) 2018-02-09

Family

ID=51387537

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410061894.5A Expired - Fee Related CN104022744B (zh) 2013-02-28 2014-02-24 运算放大器

Country Status (5)

Country Link
US (1) US9093961B2 (zh)
JP (1) JP2014168181A (zh)
KR (1) KR20140108161A (zh)
CN (1) CN104022744B (zh)
TW (1) TWI580177B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788392A (zh) * 2017-01-09 2017-05-31 四川埃姆克伺服科技有限公司 一种用于伺服控制器的单端型模拟量输入接口电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104469347B (zh) * 2014-12-08 2016-08-24 硅谷数模半导体（北京）有限公司 视频传输电缆的检测电路和视频输出芯片

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183715A (ja) * 1998-12-16 2000-06-30 Nec Corp フェールセーフ回路
US6417776B1 (en) * 1999-08-30 2002-07-09 Nec Corporation Input buffer circuit having function for detecting cable connection
US20020130665A1 (en) * 1999-04-08 2002-09-19 Bertness Kevin I. Electronic battery tester
US20030081663A1 (en) * 2001-11-01 2003-05-01 Hideo Nagano Interface circuit of differential signaling system
CN101097233A (zh) * 2006-06-28 2008-01-02 三洋电机株式会社 电流检测电路
US20100231988A1 (en) * 2009-03-12 2010-09-16 Ricoh Company, Ltd Receiving device, driving unit, and image forming apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0352436A (ja) * 1989-07-20 1991-03-06 Nec Corp 平衡伝送回路におけるフェイルセーフ回路
US5648742A (en) * 1995-10-23 1997-07-15 National Semiconductor Corporation Amplifier circuit with reduced turn-on and turn-off transients
FR2830699B1 (fr) * 2001-10-05 2004-12-24 St Microelectronics Sa Circuit amplificateur audio
JP4407881B2 (ja) * 2002-10-16 2010-02-03 ローム株式会社 バッファ回路及びドライバｉｃ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000183715A (ja) * 1998-12-16 2000-06-30 Nec Corp フェールセーフ回路
US20020130665A1 (en) * 1999-04-08 2002-09-19 Bertness Kevin I. Electronic battery tester
US6417776B1 (en) * 1999-08-30 2002-07-09 Nec Corporation Input buffer circuit having function for detecting cable connection
US20030081663A1 (en) * 2001-11-01 2003-05-01 Hideo Nagano Interface circuit of differential signaling system
CN101097233A (zh) * 2006-06-28 2008-01-02 三洋电机株式会社 电流检测电路
US20100231988A1 (en) * 2009-03-12 2010-09-16 Ricoh Company, Ltd Receiving device, driving unit, and image forming apparatus

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106788392A (zh) * 2017-01-09 2017-05-31 四川埃姆克伺服科技有限公司 一种用于伺服控制器的单端型模拟量输入接口电路
CN106788392B (zh) * 2017-01-09 2023-05-09 四川埃姆克伺服科技有限公司 一种用于伺服控制器的单端型模拟量输入接口电路

Also Published As

Publication number Publication date
JP2014168181A (ja) 2014-09-11
US20140240042A1 (en) 2014-08-28
TWI580177B (zh) 2017-04-21
US9093961B2 (en) 2015-07-28
TW201505364A (zh) 2015-02-01
CN104022744B (zh) 2018-02-09
KR20140108161A (ko) 2014-09-05

Similar Documents

Publication Publication Date Title
US9933493B2 (en) Battery management system
JP6228865B2 (ja) センサ装置の検査方法及びそのセンサ装置
EP1118865A1 (en) Circuit and method for detecting load impedance
TW201826711A (zh) 高電壓自舉採樣電路
CN105223411A (zh) 过电流检测电路及电源供应系统
CN104079164A (zh) 一种有源emi滤波器及电源管理装置
US10733129B2 (en) Compensating DC loss in USB 2.0 high speed applications
CN104022744A (zh) 运算放大器
CN109030929B (zh) 负载插入检测电路和方法
CN103018588B (zh) 一种低功耗抗干扰的三态输入检测电路
EP4134684A1 (en) Fault detection circuit and detection system
US9557789B2 (en) Power control device
CN109959837B (zh) 一种漏电检测电路
CN106505980B (zh) 电压探测电路以及上电复位电路
US7633318B2 (en) Data receiver of semiconductor integrated circuit and method for controlling the same
US9813816B2 (en) Audio plug detection structure in audio jack corresponding to audio plug and method thereof
TWI545890B (zh) 電子裝置與其比較器
CN104897949A (zh) 电压检测电路
CN102385018B (zh) 外界设备连接侦测电路
US20150317970A1 (en) Buzzer circuit
CN104852723A (zh) 一种输入缓冲电路和方法、以及集成电路
US9667451B2 (en) System for transmitting information between circuits
US9817034B2 (en) Measuring device
US12026115B2 (en) Compensating DC loss in USB 2.0 high speed applications
JP2014062825A (ja) 電圧検出回路及び電圧検出方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20160329

Address after: Chiba County, Japan

Applicant after: SEIKO INSTR INC

Address before: Chiba County, Japan

Applicant before: Seiko Instruments Inc.

GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder
CP01 Change in the name or title of a patent holder

Address after: Chiba County, Japan

Patentee after: EPPs Lingke Co. Ltd.

Address before: Chiba County, Japan

Patentee before: SEIKO INSTR INC

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20180209

Termination date: 20210224