TWI580177B - 運算放大器 - Google Patents

運算放大器 Download PDF

Info

Publication number
TWI580177B
TWI580177B TW103104714A TW103104714A TWI580177B TW I580177 B TWI580177 B TW I580177B TW 103104714 A TW103104714 A TW 103104714A TW 103104714 A TW103104714 A TW 103104714A TW I580177 B TWI580177 B TW I580177B
Authority
TW
Taiwan
Prior art keywords
input terminal
operational amplifier
terminal
inverting input
comparator
Prior art date
Application number
TW103104714A
Other languages
English (en)
Other versions
TW201505364A (zh
Inventor
津崎敏之
Original Assignee
精工半導體有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 精工半導體有限公司 filed Critical 精工半導體有限公司
Publication of TW201505364A publication Critical patent/TW201505364A/zh
Application granted granted Critical
Publication of TWI580177B publication Critical patent/TWI580177B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/52—Circuit arrangements for protecting such amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/441—Protection of an amplifier being implemented by clamping means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45101—Control of the DC level being present
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45604—Indexing scheme relating to differential amplifiers the IC comprising a input shunting resistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Description

運算放大器
本發明係關於運算放大器，尤其關於不用限制輸入訊號電壓範圍，可以防止當輸入端子成為開啟之時，輸出端子成為不穩定之情形的運算放大器。
圖3表示以往之運算放大器之電路圖。以往之運算放大器係由比較器301及303、基準電壓電路302及304、OR電路305、定電流電路306、運算放大器106、電阻307及308、輸入端子101及102、輸出端子103、電源端子104和接地端子105所構成。
針對以往之運算放大器之動作予以說明。
比較器301於非反轉輸入端子之電壓大於基準電壓電路302之電壓大於，輸出High之訊號。基準電壓電路302之電壓被設定成較電源端子104之電壓VDD低的電壓。當輸入端子101成為開啟狀態時，比較器301之非反轉輸入端子藉由電阻307被上拉至電壓VDD。因此，比較器301可以檢測出輸入端子101成為開啟。
比較器303於反轉輸入端子之電壓小於基準電壓電路304之電壓時，輸出High之訊號。基準電壓電路304之電壓被設定成較接地端子105之電壓VSS高的電壓。當輸入端子102成為開啟狀態時，比較器303之反轉輸入端子藉由電阻308被下拉至電壓VSS。因此，比較器303可以檢測出輸入端子102成為開啟。
若比較器301及比較器303之輸出訊號中之任一方成為High之訊號時，High之訊號從OR電路305被輸出。因定電流電路306停止，故運算放大器106之輸出端子103成為高阻抗，可以向外部告知運算放大器之輸入端子成為開啟之情形(例如，參照專利文獻1)。
〔先行技術文獻〕 〔專利文獻〕
〔專利文獻1〕日本特開2003-143239號公報
但是，在以往之運算放大器中，有於通常動作時無法增大輸入端子電阻，限制了運算放大器所處理的輸入訊號之電壓範圍的課題。
並且，當輸入端子成為開啟時，輸出端子之輸出不確定，有被連接於運算放大器之輸出端子的電路之動作成為不穩定之課題。
本發明係為了解決上述課題而創作出，提供於通常動作時可以增大輸入端子電阻，不用限制運算放大器所處理之輸入訊號的電壓範圍，可以檢測出輸入端子成為開啟的運算放大器。
為了解決以往之課題，本發明之運算放大器構成如下述般。
為一種運算放大器，其具備：第一比較器，其係在非反轉輸入端子被連接運算放大器之非反轉輸入端子，在具有輸入偏置電壓之反轉輸入端子被連接運算放大器之反轉輸入端子；第二比較器，其係在非反轉輸入端子被連接運算放大器之反轉輸入端子，在具有輸入偏置電壓之反轉輸入端子被連接運算放大器之非反轉輸入端子；放大器，其係在非反轉輸入端子被連接運算放大器之非反轉輸入端子，在反轉輸入端子被連接運算放大器之反轉輸入端子；邏輯電路，其係被連接於第一比較器之輸出端子和第二比較器之輸出端子；被串聯連接之第一電阻和第一開關，其係被設置在運算放大器之非反轉輸入端子和接地端子之間；及被串聯連接之第二電阻和第二開關，其係被設置在運算放大器之反轉輸入端子和電源端子之間。
若藉由本發明時，因藉由比較器檢測出輸入 端子成為開啟之情形，僅在成為開啟之時，對輸入端子進行下拉或上拉，依此因可以於通常動作時增大輸入端子電阻，故不用限制運算放大器所處理之輸入訊號的電壓範圍，可以檢測出輸入端子成為開啟。
106‧‧‧運算放大器
107、109、301、303‧‧‧比較器
108、110‧‧‧偏置件
111‧‧‧OR電路
201‧‧‧延遲電路
302、304‧‧‧基準電壓電路
306‧‧‧定電流電路
圖1為表示第一實施型態之運算放大器的電路圖。
圖2為表示第二實施型態之運算放大器的電路圖。
圖3為以往之運算放大器之電路圖。
〔實施型態1〕
圖1為表示第一實施型態之運算放大器的電路圖。第一實施型態之運算放大器係由比較器107、109、OR電路111、開關114、116、運算放大器106、電阻113、115、輸入端子101、102、輸出端子103、電源端子104、接地端子105所構成。
比較器107係非反轉輸入端子被連接於輸入端子101，反轉輸入端子被連接於輸入端子102，輸出端子被連接於OR電路111之第一輸入端子。比較器109係反轉輸入端子被連接於輸入端子101，非反轉輸入端子被連接於輸入端子102，輸出端子被連接於OR電路111之 第二輸入端子。OR電路111之輸出被連接於開關116和開關114，控制接通斷開。運算放大器106係非反轉輸入端子被連接於輸入端子101，反轉輸入端子被連接於輸入端子102，輸出被連接於輸出端子103。電阻115係一方之端子被連接於開關116，另一方之端子被連接於輸入端子102。開關116之另一方之端子被連接於電源端子104。電阻113係一方之端子被連接於開關114，另一方之端子被連接於輸入端子101。開關114之另一方的端子被連接於接地端子105。
針對第一實施型態之運算放大器之動作予以說明。
比較器107在反轉輸入端子設定有偏置件(offset)108。再者，比較器109在反轉輸入端子設定有偏置件110。將輸入端子101之電壓設為V+，將輸入端子102之電壓設為V-，將偏置件108之電壓設為VA，將偏置件110之電壓設為VB。
於(V+)>(V-)+(VA)之時，比較器107輸出High之訊號，比較器109輸出Low之訊號。即是，(V+)-(V-)>(VA)．．．(1)，當輸入端子101和輸入端子102之電位差大於偏置件108之電壓時，比較器107輸出High之訊號。
於(V-)>(V-)+(VB)之時，比較器109輸出High之訊號，比較器107輸出Low之訊號。即是，(V+)-(V-)<(VB)．．．(2)，當輸入端子101 和輸入端子102之電位差小於偏置件110之電壓乘以負號的電壓時，比較器109輸出High之訊號。
因此，偏置件之電壓VA及VB大到足夠不會有限制運算放大器所處理之輸入訊號之電壓範圍之情形的程度，並且被設定成可以檢測出輸入端子之開啟的程度。
比較器107及比較器109之輸出被輸入至OR電路111，無論在哪一方輸出High之時，OR電路111輸出High之訊號，使開關116及114接通。然後，將輸入端子102朝電源端子104之電壓VDD上拉，將輸入端子101朝接地端子105之電壓VSS下拉。然後，將運算放大器106之輸出固定在Low。
在此，設定足夠大的電阻113和115之電阻值。因此，若輸入端子101不成為開啟時，例如即使開關114接通，也不會有輸入端子101朝電壓VSS被下拉之情形。同樣地，即使開關116接通，也不會有輸入端子102朝電壓VDD被上拉之情形。
當輸入端子101開啟時，因滿足式(2)，故輸出比較器109為High之訊號。OR電路111接受比較器109輸出的High之訊號，輸出High之訊號。開關114接受OR電路111輸出之High之訊號而接通，運算放大器106之非反轉輸入端子經由電阻113而與電壓VSS連接。開關116接受OR電路111輸出之High之訊號而接通，運算放大器106之反轉輸入端子經由電阻115而與電壓VDD連接。
在此，因輸入端子101成為開啟，故運算放大器106之非反轉輸入端子朝電壓VSS被下拉。因此，運算放大器106對輸出端子103輸出Low之訊號。如此一來，第一實施型態之運算放大器檢測出輸入端子101成為開啟，藉由將運算放大器106之輸出固定在Low位準而通知外部。
當輸入端子102開啟時，因滿足式(1)，故輸出比較器107輸出High之訊號。OR電路111接受比較器107輸出的High之訊號，輸出High之訊號。開關116及114接收High之訊號而接通。
在此，因輸入端子102成為開啟，故運算放大器106之反轉輸入端子朝電壓VDD被上拉。因此，運算放大器106對輸出端子103輸出Low之訊號。如此一來，第一實施型態之運算放大器檢測出輸入端子102成為開啟，藉由將運算放大器106之輸出固定在Low位準而通知外部。
輸入端子101和輸入端子102被施加電壓訊號之通常狀態時，因不滿足式(1)及式(2)，故比較器107及109輸出Low之訊號。OR電路111輸出Low之訊號而使開關116及114接通。如此一來，因可以防止由於電阻115及113而導致輸入端子電阻下降，故可以防止限制輸入訊號電壓範圍之情形。
如上述說明般，第一實施型態之運算放大器因於通常動作時可以增大輸入端子電阻，故不會限制運算 放大器所處理之輸入訊號之電壓範圍，可以檢測出輸入端子成為開啟。
〔實施型態2〕
圖2為表示第二實施型態之運算放大器的電路圖。與第一實施型態之運算放大器不同的係追加延遲電路201之點。延遲電路201被連接於OR電路111和開關116及114之間。其他電路構成因與第一實施型態之運算放大器相同，故賦予相同符號，省略連接關係之說明。
針對第二實施型態之運算放大器之動作予以說明。
比較器107在反轉輸入端子設定有偏置件108。再者，比較器109在反轉輸入端子設定有偏置件110。將輸入端子101之電壓設為V+，將輸入端子102之電壓設為V-，將偏置件108之電壓設為VA，將偏置件110之電壓設為VB。
於(V+)>(V-)+(VA)之時，比較器107輸出High之訊號，比較器109輸出Low之訊號。
於(V-)>(V-)+(VB)之時，比較器109輸出High之訊號，比較器107輸出Low之訊號。
比較器107及比較器109之輸出被輸入至OR電路111，無論在哪一方輸出High之時，OR電路111輸出High之訊號經延遲電路201使開關116及114接通。然後，將輸入端子102朝電源端子104之電壓VDD上 拉，將輸入端子101朝接地端子105之電壓VSS下拉，而將運算放大器106之輸出固定在Low。
在此，延遲電路112係以從OR電路111經一定時間以下之High的訊號不輸出至後段之電路之方式進行動作，防止由於輸入端子101或102之過渡性電壓變動而進行錯誤動作的情形。
如上述說明般，第二實施型態之運算放大器因於通常動作時可以增大輸入端子電阻，故不會限制運算放大器所處理之輸入訊號之電壓範圍，可以檢測出輸出端子成為開啟。可以防止輸出端子成為不穩定之情形。再者，即使在通常狀態下輸入端子引起過渡性之電壓變動，亦可以防止電路之錯誤動作。
101‧‧‧輸入端子
102‧‧‧輸入端子
103‧‧‧輸出端子
104‧‧‧電源端子
105‧‧‧接地端子
106‧‧‧運算放大器
107、109‧‧‧比較器
108、110‧‧‧偏置件
111‧‧‧OR電路
113‧‧‧電阻
114‧‧‧開關
115‧‧‧電阻
116‧‧‧開關

Claims (2)

  1. 一種運算放大器，為具備反轉輸入端子、非反轉輸入端子和輸出端子的運算放大器，其特徵在於：具備第一比較器，其係在非反轉輸入端子被連接上述運算放大器之非反轉輸入端子，在具有輸入偏置電壓之反轉輸入端子被連接上述運算放大器之反轉輸入端子；第二比較器，其係在非反轉輸入端子被連接上述運算放大器之反轉輸入端子，在具有輸入偏置電壓之反轉輸入端子被連接上述運算放大器之非反轉輸入端子；放大器，其係在非反轉輸入端子被連接上述運算放大器之非反轉輸入端子，在反轉輸入端子被連接上述運算放大器之反轉輸入端子；邏輯電路，其係被連接於上述第一比較器之輸出端子和上述第二比較器之輸出端子；被串聯連接之第一電阻和第一開關，其係被設置在上述運算放大器之非反轉輸入端子和接地端子之間；及被串聯連接之第二電阻和第二開關，其係被設置在上述運算放大器之反轉輸入端子和電源端子之間，上述第一開關和上述第二開關係藉由上述邏輯電路之輸出訊號而被控制。
  2. 如請求項1所記載之運算放大器，其中在上述邏輯電路之輸出端子設置延遲電路。
TW103104714A 2013-02-28 2014-02-13 運算放大器 TWI580177B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039652A JP2014168181A (ja) 2013-02-28 2013-02-28 オペアンプ

Publications (2)

Publication Number Publication Date
TW201505364A TW201505364A (zh) 2015-02-01
TWI580177B true TWI580177B (zh) 2017-04-21

Family

ID=51387537

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103104714A TWI580177B (zh) 2013-02-28 2014-02-13 運算放大器

Country Status (5)

Country Link
US (1) US9093961B2 (zh)
JP (1) JP2014168181A (zh)
KR (1) KR20140108161A (zh)
CN (1) CN104022744B (zh)
TW (1) TWI580177B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104469347B (zh) * 2014-12-08 2016-08-24 硅谷数模半导体（北京）有限公司 视频传输电缆的检测电路和视频输出芯片
CN106788392B (zh) * 2017-01-09 2023-05-09 四川埃姆克伺服科技有限公司 一种用于伺服控制器的单端型模拟量输入接口电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648742A (en) * 1995-10-23 1997-07-15 National Semiconductor Corporation Amplifier circuit with reduced turn-on and turn-off transients
US6765437B2 (en) * 2001-10-05 2004-07-20 Stmicroelectronics S.A. Audio amplifying circuit
US7142055B2 (en) * 2002-10-16 2006-11-28 Rohm Co., Ltd. Buffer circuit and driver IC

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0352436A (ja) * 1989-07-20 1991-03-06 Nec Corp 平衡伝送回路におけるフェイルセーフ回路
JP2000183715A (ja) * 1998-12-16 2000-06-30 Nec Corp フェールセーフ回路
US6323650B1 (en) * 1999-04-08 2001-11-27 Midtronics, Inc. Electronic battery tester
JP3498944B2 (ja) * 1999-08-30 2004-02-23 Ｎｅｃエレクトロニクス株式会社 ケーブル検出機能付き入力バッファ回路
JP2003143239A (ja) 2001-11-01 2003-05-16 Mitsubishi Electric Corp インタフェース回路
JP2008008724A (ja) * 2006-06-28 2008-01-17 Sanyo Electric Co Ltd 電流検出回路
JP2010213246A (ja) * 2009-03-12 2010-09-24 Ricoh Co Ltd 受信装置、駆動装置、画像形成装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5648742A (en) * 1995-10-23 1997-07-15 National Semiconductor Corporation Amplifier circuit with reduced turn-on and turn-off transients
US6765437B2 (en) * 2001-10-05 2004-07-20 Stmicroelectronics S.A. Audio amplifying circuit
US7142055B2 (en) * 2002-10-16 2006-11-28 Rohm Co., Ltd. Buffer circuit and driver IC

Also Published As

Publication number Publication date
TW201505364A (zh) 2015-02-01
CN104022744B (zh) 2018-02-09
KR20140108161A (ko) 2014-09-05
CN104022744A (zh) 2014-09-03
JP2014168181A (ja) 2014-09-11
US20140240042A1 (en) 2014-08-28
US9093961B2 (en) 2015-07-28

Similar Documents

Publication Publication Date Title
US8669759B2 (en) Omnipolar magnetic switches
KR101445424B1 (ko) 검출 회로 및 센서 장치
EP2894537A1 (en) Voltage regulator
JP2008118381A (ja) リセット装置
US10734955B2 (en) Audio amplifier, audio output device including the same, and electronic apparatus
KR101223481B1 (ko) 오버드라이빙 회로를 포함하는 연산증폭기
US20070064953A1 (en) Speaker protection circuit
TWI580177B (zh) 運算放大器
TWI558112B (zh) 振幅門檻偵測器
US9454174B2 (en) Power supply voltage monitoring circuit, and electronic circuit including the power supply voltage monitoring circuit
CN105738002B (zh) 过热检测电路及半导体装置
JP6098244B2 (ja) 増幅回路
JP2014062825A (ja) 電圧検出回路及び電圧検出方法
JP2017225049A (ja) 半導体物理量センサ装置
JP2011172065A (ja) レベル変換回路
JP6436821B2 (ja) 電流検出回路
CN111628731B (zh) 噪声检测电路
TWI671999B (zh) Ｄ類功率放大器電路
KR20200114583A (ko) 전압 온-오프 검출기 및 이를 포함하는 전자 소자
TWI535192B (zh) 交流耦合放大電路
TWI410640B (zh) 參考電壓產生偵測器及其電壓偵測電路
JP2017181145A (ja) 電圧差における異常を検出する異常検出装置
JP2015061187A (ja) 光受信回路
JP2016139390A (ja) 検出回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees