KR101445424B1

KR101445424B1 - 검출 회로 및 센서 장치

Info

Publication number: KR101445424B1
Application number: KR1020100002784A
Authority: KR
Inventors: 마사카즈 스기우라; 아츠시 이가라시
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2009-01-13
Filing date: 2010-01-12
Publication date: 2014-09-26
Also published as: TW201040557A; CN103762965B; JP5283078B2; CN103762965A; KR20100083729A; CN101795128B; US20100180059A1; TWI461713B; JP2010166183A; CN101795128A; US8183907B2

Abstract

(과제) 소비 전력을 삭감한 회로 구성에 의해 전원 전압 감시를 실시하는 검출 회로 및 그 검출 회로를 갖는 센서 장치를 제공한다.
(해결 수단) 검출 회로 (100) 는, 입력된 입력 신호를 검출하며 출력 신호를 출력한다. 인터럽트 조건 생성 회로 (10a) 는, 공급되는 전원의 전원 전압 (VDD) 을 직접 검출하고, 그 전원 전압이 정해진 전압 범위로 천이할 때까지 인터럽트 신호를 출력한다. 인터럽트 조건 접수 회로는, 인터럽트 신호에 의한 인터럽트가 해제될 때까지 입력 신호 (Vtemp) 의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하며, 인터럽트 신호에 의한 인터럽트가 해제되면 입력 신호의 출력을 허가하여 출력 신호로서 출력한다.

Description

검출 회로 및 센서 장치{DETECTION CIRCUIT AND SENSOR DEVICE}

본 발명은 전원 투입 시에 출력하는 신호의 신뢰도를 확보하는 검출 회로 및 센서 장치에 관한 것이다.

센서 장치 등에 사용되는 검출 회로에서는, 그 회로에 적합한 동작 가능 전원 전압 범위가 정해져 있다. 그 동작 가능 전원 전압 범위에 있어서는, 그 회로의 정상적인 동작이 보증되고, 그 회로로부터 출력되는 신호의 신뢰도를 확보할 수 있다.

전원 투입 시에는, 그 전원 전압이 동작 가능 전원 전압이 될 때까지 과도적으로 상승하므로, 상기의 동작 가능 전원 전압에 도달할 때까지의 상태 천이가 발생하게 된다. 검출 회로에는, 이 사이에 출력되는 신호의 신뢰도를 확보하기 위해서, 출력되는 신호를 제어하여 확정시키는 처치가 실시되고 있다 (예를 들어, 특허문헌 1 참조).

이와 같은 처치로서, 전원 전압 감시 회로를 형성하고, 입력되는 전원 전압을 감시하여, 저전원 전압 상태를 검출하는 처치가 취해지는 경우가 있다. 예를 들어, 특허문헌 1 의 도 1 에 나타낸 전원 전압 검출 회로에서는, 감시하는 전원 전압이 소정의 설정값 이상이 되면, 전자 회로 (20) 에 대해 동작 허가 신호를 제공한다. 이로써, 전자 회로 (20) 가 오동작하는 것을 방지할 수 있게 된다.

또, 상태를 검출하는 센서 장치는, 저소비 전력으로 동작하는 것이 바람직하다. 특히 상태의 온도를 검출하는 온도 센서에서는, 센서 장치의 자기 발열에 의해 정확한 측정을 방해하게 될 수도 있다.

[특허문헌1]일본공개특허공보평08-279739호

그러나, 특허문헌 1 에 나타내어지는 전원 전압 감시 회로는, 블리더 저항을 포함하고 있다. 그 때문에, 전원 전압 감시 회로는 전원 전압의 저하 검출을 목적으로 하는 회로인데, 전원 전압이 동작 가능 전원 전압 범위여도, 전원 전압 감시 회로에 형성된 블리더 저항 등에 의해 불필요한 전력이 소비된다는 문제가 있다.

또한, 이와 같은 블리더 저항을 포함한 구성으로 저소비 전력화를 실시하기 위해서는, 블리더 저항의 임피던스를 높일 필요가 있다. 블리더 저항의 임피던스를 높이는 것은 칩 면적 증대의 원인이 되어, 비용 증대를 일으킨다는 문제가 있다.

본 발명은 상기 문제를 해결하기 위하여 이루어진 것으로서, 소비 전력을 삭감한 회로 구성에 의해 전원 전압 감시를 실시하는 검출 회로 및 그 검출 회로를 갖는 센서 장치를 제공하는 것에 있다.

상기 문제를 해결하기 위해서, 본 발명은, 입력된 입력 신호를 검출하며 출력 신호를 출력하는 검출 회로로서, 공급된 전원 전압을 직접 검출하고, 그 전원 전압이 정해진 전압 범위로 천이할 때까지 인터럽트 신호를 출력하는 인터럽트 조건 생성 회로와, 상기 인터럽트 신호에 의한 인터럽트가 해제될 때까지 상기 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하며, 그 인터럽트 신호에 의한 인터럽트가 해제되면 상기 입력 신호의 출력을 허가하여 출력 신호로서 출력하는 인터럽트 조건 접수 회로를 구비하는 것을 특징으로 하는 검출 회로이다.

또, 본 발명은, 상기 발명에 있어서, 상기 인터럽트 조건 생성 회로는, 미리 정해지는 전위차에 의해 나타내어지는 오프셋 전압을 일방의 입력에 설정하고, 입력되는 2 개의 신호의 전위차가 그 오프셋 전압을 만족하지 않는 경우에 상기 인터럽트 신호를 출력하며, 그 전위차가 그 오프셋 전압을 만족하는 경우에 상기 인터럽트 신호를 해제하는 판정 회로를 구비하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 인터럽트 조건 생성 회로는, 전원 투입으로부터 미리 정해지는 시간이 경과할 때까지 상기 인터럽트 신호를 출력하며, 그 시간이 경과한 후에 상기 인터럽트 신호를 해제하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 미리 정해지는 임계값 전압에 기초한 비교에 의해, 상기 전원 전압이 그 임계값 전압을 만족하지 않는 경우에 상기 인터럽트 신호를 출력하며, 그 전원 전압이 그 임계값 전압을 만족하는 경우에 상기 인터럽트 신호를 해제하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 미리 정해지는 임계값 전압은, 스위칭 동작을 실시하는 반도체 소자에 의해 설정된 임계값 전압으로 하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 인터럽트 조건 생성 회로는, 상기 인터럽트 신호의 상태를 유지하는 유지 회로를 구비하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 인터럽트 조건 생성 회로는, 상기 전원 투입으로부터 미리 정해지는 시간이 경과할 때까지 상기 유지 회로를 리셋하는 리셋 지시를 출력하고, 그 시간이 경과한 후에 상기 리셋 지시를 해제하며, 상기 전원 전압이 미리 정해지는 소정 전압에 도달한 것을 검출한 경우에 상기 유지 회로를 세트하여 상기 인터럽트 신호를 해제하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 인터럽트 조건 생성 회로는, 미리 정해지는 임계값 전압에 기초한 비교에 의해, 상기 전원 전압이 그 임계값 전압을 만족하지 않는 경우에 상기 유지 회로를 리셋하는 리셋 지시를 출력하고, 그 전원 전압이 그 임계값 전압을 만족하는 경우에 상기 리셋 지시를 해제하며, 상기 전원 전압이 미리 정해지는 소정 전압에 도달한 것을 검출한 경우에 상기 유지 회로를 세트하여 상기 인터럽트 신호를 해제하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 인터럽트 조건 접수 회로는, 상기 인터럽트 신호에 의한 인터럽트가 해제될 때까지 상기 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하는 인터럽트 상태로 설정되는 경우에 소정의 논리 신호를 출력하며, 그 인터럽트 상태가 해제된 해제 상태인 경우에 상기 입력 신호에 따라 출력하는 신호의 논리를 선택하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 인터럽트 조건 접수 회로는, 상기 인터럽트 신호에 의한 인터럽트가 해제될 때까지 상기 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하는 인터럽트 상태로 설정되는 경우에 소정의 전압 신호를 출력하며, 그 인터럽트 상태가 해제된 해제 상태인 경우에 상기 입력 신호에 따라 출력하는 신호의 전압을 선택하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 입력 신호를 검출하는 비교기를 추가로 구비하고, 상기 인터럽트 조건 접수 회로는, 상기 비교기의 출력 신호가 입력되어, 상기 인터럽트 신호에 따라 출력하는 출력 신호를 생성하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명에 있어서, 상기 입력 신호를 검출하는 비교기를 추가로 구비하고, 상기 인터럽트 조건 접수 회로는, 상기 인터럽트 신호에 따라 출력하는 출력 신호를 생성하여, 상기 비교기에 출력 신호를 입력하는 것을 특징으로 한다.

또, 본 발명은, 상기 발명 중 어느 하나에 기재된 검출 회로와, 검출된 물리량에 따른 정보를 출력하는 검출부를 구비하는 것을 특징으로 하는 센서 장치이다.

또, 본 발명은, 상기 발명에 있어서, 상기 검출부는, 온도를 검출하는 온도 센서인 것을 특징으로 한다.

본 발명에 의하면, 검출 회로는, 입력된 입력 신호를 검출하며 출력 신호를 출력한다. 인터럽트 조건 생성 회로는, 공급된 전원 전압을 직접 검출하고, 그 전원 전압이 정해진 전압 범위로 천이할 때까지 인터럽트 신호를 출력한다. 인터럽트 조건 접수 회로는, 인터럽트 신호에 의한 인터럽트가 해제될 때까지 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하며, 그 인터럽트 신호에 의한 인터럽트가 해제되면 입력 신호의 출력을 허가하여 출력 신호로서 출력한다.

이로써, 검출 회로는, 인터럽트 조건 생성 회로가 전원 전압을 직접 검출한다. 검출 회로는, 전원 전압을 변환하는 회로를 사용하지 않고 전원 전압을 검출할 수 있다. 또, 전압 변환에 필요한 소비 전력을 억제할 수 있으며 변환에 필요한 회로를 생략할 수 있다. 즉, 검출 회로가 전원 투입 직후에 출력하는 출력 신호가, 인터럽트 조건 생성 회로에 의해 전원 전압이 정해진 전압 범위로 천이한 것을 검출하여 인터럽트 신호를 해제할 때까지 인터럽트 조건 접수 회로에 의해 미리 정해지는 소정 전압을 출력하며, 인터럽트 신호가 해제되면 입력 신호의 출력을 허가하여 출력 신호로서 출력할 수 있다. 그리고, 전원 투입 직후에 검출 회로로부터 출력될 수 있는 불안정한 상태를 나타내는 신호의 출력을 회피함으로써, 출력되는 신호의 신뢰도를 확보할 수도 있게 된다.

도 1 은 본 발명의 제 1 실시형태에 의한 검출 회로를 나타내는 개략 구성도.
도 2 는 제 1 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트.
도 3 은 제 2 실시형태에 의한 검출 회로를 나타내는 개략 구성도.
도 4 는 제 2 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트.
도 5 는 제 3 실시형태에 의한 검출 회로를 나타내는 개략 구성도.
도 6 은 제 3 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트.
도 7 은 제 4 실시형태에 의한 검출 회로를 나타내는 개략 구성도.
도 8 은 제 4 실시형태에 의한 저전원 전압 검출 회로를 나타내는 개략 구성도.
도 9 는 제 4 실시형태에 의한 저전원 전압 검출 회로의 동작을 나타내는 도면.
도 10 은 제 4 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트.
도 11 은 제 5 실시형태에 의한 저전원 전압 검출 회로를 나타내는 개략 구성도.
도 12 는 제 5 실시형태에 의한 저전원 전압 검출 회로의 동작을 나타내는 도면.
도 13 은 제 6 실시형태에 의한 검출 회로를 나타내는 개략 구성도.
도 14 는 제 6 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트.
도 15 는 제 7 실시형태에 의한 검출 회로를 나타내는 개략 구성도.
도 16 은 제 7 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트.

이하, 본 발명의 일 실시형태에 의한 검출 회로에 대해 도면을 참조하여 설명한다.

(제 1 실시형태)

도 1 은 제 1 실시형태에 의한 검출 회로를 나타내는 개략 구성도이다.

검출 회로 (100) 는, 인터럽트 조건 생성 회로 (10a), 인터럽트 조건 접수 회로 (20a) 및 콤퍼레이터 (30) 를 구비한다. 검출 회로 (100) 에 있어서의 인터럽트 조건 생성 회로 (10a) 는, 2 개의 입력 단자 (Tip, Tin) 와 출력 단자 (To) 를 갖는다. 인터럽트 조건 생성 회로 (10a) 는, 입력되는 2 개의 신호의 전압을 비교하여, 그 전위차가 소정값 이상인지의 여부를 검출하고, 검출 결과를 2 치화된 논리 신호에 의해 출력한다.

인터럽트 조건 생성 회로 (10a) 의 일 형태로서 오프셋 콤퍼레이터 (11) 를 나타낸다. 오프셋 콤퍼레이터 (11) 는 바이어스 전압원 (11b) 및 콤퍼레이터 (11c) 를 구비한다. 바이어스 전압원 (11b) 은 소정의 바이어스 전압 (Vb) 을 발생시켜, 입력되는 신호에 발생시킨 전압분의 전압 오프셋을 설정한다. 콤퍼레이터 (11c) 는 입력되는 2 개의 신호의 전위차를 검출한다.

오프셋 콤퍼레이터 (11) 에서는, 입력 단자 (Tin) 가 바이어스 전압원 (11b) 을 통해 콤퍼레이터 (11c) 의 반전 입력단에 접속되고, 입력 단자 (Tip) 가 콤퍼레이터 (11c) 의 비반전 입력단에 접속되고, 콤퍼레이터 (11c) 의 출력단이 출력 단자 (To) 에 접속된다.

입력 단자 (Tin) 에 입력되는 신호는, 바이어스 전압원 (11b) 에 의해 바이어스 전압 (Vb) 분만큼 높은 전압으로 변환되어, 콤퍼레이터 (11c) 에 입력된다.

이와 같은 구성을 취함으로써, 오프셋 콤퍼레이터 (11) 는, 입력 단자 (Tip) 에 입력된 신호의 전압이, 입력 단자 (Tin) 에 입력된 신호의 전압보다 소정 전압 (바이어스 전압 (Vb)) 분만큼 높아진 임계값 전압에 의해 비교된다. 입력 단자 (Tip) 에 입력되는 신호의 전압이, 입력 단자 (Tin) 에 입력되는 신호의 전압에 바이어스 전압 (Vb) 을 가산한 전압보다 낮은 상태로부터 높은 상태로 천이하면 출력 신호가 반전된다. 그 출력 신호는, 전자의 상태 (바이어스 전압 (Vb) 을 가산한 전압보다 낮은 상태) 에서는 로우 레벨을 나타낸다.

인터럽트 조건 생성 회로 (10a) 로부터는, 오프셋 콤퍼레이터 (11) 의 출력과 동일한 신호가 출력된다.

인터럽트 조건 접수 회로 (20a) 는, 신호 입력 단자 (In) 와 제어 입력 단자 (Cont) 와 출력 단자 (Out) 를 갖는다. 인터럽트 조건 접수 회로 (20a) 의 일 형태로서 출력 설정 회로 (21) 를 나타낸다. 출력 설정 회로 (21) 는, 인버터 (반전 회로 ; 21a) 및 NAND (반전 논리곱) 게이트 (21b) 를 구비한다. 출력 설정 회로 (21) 에서는, 신호 입력 단자 (In) 가 NAND 게이트 (21b) 의 일방의 입력단에 접속되고, 제어 입력 단자 (Cont) 가 NAND 게이트 (21b) 의 타방의 입력단에 접속되고, NAND 게이트 (21b) 의 출력단이 인버터 (21a) 를 통해 출력 단자 (Out) 에 접속된다. 이와 같은 구성을 취함으로써, 제어 입력 단자 (Cont) 에 입력되는 제어 신호 (Scont) 가 로우 레벨인 경우에는, 출력 신호 (Vout) 가 로우 레벨로 설정되고, 제어 신호 (Scont) 가 하이 레벨인 경우에는, 입력되는 신호 (Sg) 와 동일한 논리를 나타내는 신호가 출력 신호 (Vout) 에 출력된다. 즉, 인터럽트 조건 접수 회로 (20a) 는, 제어 신호로서 입력되는 인터럽트 신호에 의한 인터럽트가 해제될 때까지, 입력되는 신호 (Sg) 의 출력을 허가하지 않고 로우 레벨을 나타내는 소정 전압을 출력 신호 (Vout) 로서 출력한다. 또, 인터럽트 조건 접수 회로 (20a) 는, 인터럽트 신호에 의한 인터럽트가 해제되면, 입력되는 신호 (Sg) 의 출력을 허가하여 출력 신호 (Vout) 로서 출력한다.

콤퍼레이터 (30) 는, 입력되는 2 개의 신호의 전위차를 검출하고, 검출한 전위차에 기초하여 판정한 결과를 2 치화된 논리 신호로 출력한다.

다음으로, 센서 회로를 구성하는 검출 회로 (100) 의 접속예를 나타낸다. 검출 회로 (100) 에는, 검출 회로 (100) 를 작동시키는 전원 전압 (VDD) 과, 도시되지 않은 센서 회로로부터의 입력 신호 (Vtemp) 와, 도시되지 않은 기준 전원 (RF) 으로부터 출력되는 기준 전압 (Vref) 이 입력된다. 도시되지 않은 센서 회로 및 기준 전원 (RF) 은, 전원에 접속되는 전원 단자에 정전류원이 접속되고, 그 정전류원의 부하가 되는 임피던스 소자를 통해 접지 전압 (VSS) 에 접속된다. 각각의 출력은, 정전류원과 임피던스 소자의 접속점으로부터 출력된다. 따라서, 전원 전압 (VDD) 이 낮은 상태에서는, 이들의 출력 전압은 전류원의 기능에 의해 전원 전압 (VDD) 이 된다.

인터럽트 조건 생성 회로 (10a) 에 있어서의 입력 단자 (Tip) 에는, 전원이 접속되어 전원 전압 (VDD) 이 입력된다. 또, 입력 단자 (Tin) 에는, 도시되지 않은 센서 회로의 출력단이 접속된다.

콤퍼레이터 (30) 에 있어서의 비반전 입력 단자에는, 기준 전압 (Vref) 을 출력하는 도시되지 않은 기준 전원 (RF) 이 접속되고, 반전 입력 단자에는, 도시되지 않은 센서 회로의 출력단이 접속된다.

인터럽트 조건 접수 회로 (20a) 에 있어서의 입력 단자 (In) 에는 콤퍼레이터 (30) 의 출력단이 접속되고, 제어 입력 단자 (Cont) 에는 인터럽트 조건 생성 회로 (10a) 의 출력 단자 (To) 가 접속되고, 출력 단자 (Out) 가 검출 회로 (100) 의 출력 단자에 접속된다.

이와 같은 구성에 의한 검출 회로 (100) 에서는, 인터럽트 조건 생성 회로 (10a) 로부터 출력되는 제어 신호 (Scont) 는, 전원 전압 (VDD) 이 입력 신호 (Vtemp) 의 전압에 바이어스 전압 (Vb) 을 가산한 전압보다 낮은 경우에는 로우 레벨을 나타낸다. 또, 인터럽트 조건 생성 회로 (10a) 로부터 출력되는 제어 신호 (Scont) 는, 전원 전압 (VDD) 이 입력 신호 (Vtemp) 의 전압에 바이어스 전압 (Vb) 을 가산한 전압보다 높은 경우에는 하이 레벨을 나타낸다.

콤퍼레이터 (30) 의 출력 신호 (Sg) 는, 입력 신호 (Vtemp) 의 전압이 기준 전압 (Vref) 보다 낮은 경우에는 하이 레벨을 나타내고, 입력 신호 (Vtemp) 의 전압이 기준 전압 (Vref) 보다 높은 경우에는 로우 레벨을 나타낸다.

인터럽트 조건 접수 회로 (20a) 의 출력 신호 (Vout) 에는, 제어 신호 (Scont) 가 로우 레벨인 경우에는, 고정적으로 로우 레벨이 출력되고, 제어 신호 (Scont) 가 하이 레벨인 경우에는, 입력 신호 (Vtemp) 에 따라 변화되는 콤퍼레이터 (30) 로부터의 출력 신호 (Sg) 가 출력된다.

도 2 는 제 1 실시형태에 있어서의 검출 회로 (100) 의 동작을 나타내는 타이밍 차트의 예이다. 도 1 의 블록도에 나타낸 점 A ∼ H 에 따라, 그들 점에 있어서의 각 신호의 천이에 대해 설명한다.

점 A 의 파형은, 센서 회로로부터 입력되어, 검출 회로 (100) 가 검출 처리하는 입력 신호 (Vtemp) 의 전압 천이를 나타낸다. 점 B 의 파형은, 검출 회로 (100) 에 공급되는 전원 전압 (VDD) 의 전압 천이를 나타낸다. 이 전원 전압 (VDD) 은, 검출 회로 (100) 그리고 도 1 에 도시되지 않은 기준 전원 (RF) 및 센서 회로에 공급되어 있는 전원 전압을 나타낸다. 점 C 의 파형은, 인터럽트 조건 생성 회로 (10a) 에 있어서의 오프셋 콤퍼레이터 (11) 에 의해 판정되어, 인터럽트 조건 생성 회로 (10a) 로부터 출력된 제어 신호 (Scont) 의 전압 천이를 나타낸다. 이 신호에 기초하여, 인터럽트 조건 접수 회로 (20a) 가 제어된다. 점 F 의 파형은, 기준 전원 (RF) 으로부터 출력되는 기준 전압 (Vref) 의 전압 천이를 나타낸다. 점 G 의 파형은, 콤퍼레이터 (30) 에 의한 판정 결과인 출력 신호 (Sg) 의 전압 천이를 나타낸다. 이 신호는, 인터럽트 조건 접수 회로 (20a) 에 대한 입력 신호가 된다. 점 H 의 파형은, 인터럽트 조건 접수 회로 (20a) 의 출력 신호 (Vout) 의 전압 천이를 나타낸다. 이 타이밍 차트에 나타내는 범위에서는, 센서 회로에 의해 검출해야 할 사상 (事象) 은 발생하지 않은 상태를 나타내고, 출력 신호 (Vout) 는 항상 로우 레벨을 나타낸다.

도면에 나타내어지는 초기 상태에서는, 전원은 미투입 상태로서, 각각의 회로에 있어서 전하의 충전 등도 없어, 각 신호 모두 무신호 상태를 나타내고 있다.

시각 (t1) 에 있어서, 검출 회로 (100) 그리고 검출 회로 (100) 에 접속되어 있는 센서 회로 및 기준 전원 (RF) 에 대해 전원이 투입된다.

그 후, 전원 전압 (VDD) 이 서서히 상승한다. 동일한 전원으로부터 전력이 공급되는 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 이 낮은 상태에서는, 전류원의 기능에 의해 이들의 출력 전압은 전원 전압 (VDD) 이 된다. 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 의 상승에 따라 동일한 변화 특성을 나타내며 서서히 상승한다.

인터럽트 조건 생성 회로 (10a) 에서는, 입력되는 신호의 판정에 일방의 신호에 오프셋 전압을 인가하여 비교함으로써, 입력되는 신호의 전위차가 작은 경우라도 오프셋된 전압에 의해 비교 판정된 결과가 출력되므로, 출력 신호가 하이 레벨과 로우 레벨을 교대로 출력하여 요동되는 불안정한 상태가 되지는 않는다. 이 때문에, 제어 신호 (Scont) 는 로우 레벨을 나타낸다.

검출 회로 (100) 에서는, 전원 투입 후의 동작 가능 전원 전압이 공급될 때까지의 과도 상태에 있어서는, 콤퍼레이터 (30) 의 출력 신호 (Sg) 에 불필요한 검출 신호가 출력되는 경우가 있다. 즉, 콤퍼레이터 (30) 가 구비하는 입력 신호 판정 회로가 정상적으로 동작하기 위해서 필요한 전원 전압에 도달하지 않았기 때문에, 출력 신호 (Sg) 는 신호의 상태를 특정할 수 없는 부정 상태가 된다.

한편, 인터럽트 조건 접수 회로 (20a) 는, 전원 전압 (VDD) 이 소정 전압에 도달할 때까지 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호 (Vout) 로서 출력한다. 출력 신호 (Vout) 로서 출력되는 소정 전압은, 센서 회로에 있어서 비검출 상태 (해제 상태) 를 나타내는 전압이 설정되고, 제어 신호 (Scont) 에 따라 제어된다. 제어 신호 (Scont) 에는, 로우 레벨이 출력되어 있음으로써, 출력 신호 (Vout) 가 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t2) 에서는, 전원 전압 (VDD) 이 상승하여, 각각의 회로가 동작 가능한 상태로 천이한다.

인터럽트 조건 생성 회로 (10a) 에서는, 입력 신호 (Vtemp) 는 전원 전압 (VDD) 의 상승에 따라 상승하기 때문에, 그 전위차가 작은 상태에 있다. 일방의 신호에는 오프셋 전압이 인가되어 있음으로써, 출력되는 제어 신호 (Scont) 는 로우 레벨로 확정되어 있다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 도 전원 전압 (VDD) 의 상승에 따라 서서히 상승하기 때문에, 그 전위차가 작은 상태에 있다. 전위차가 작은 2 개의 신호를 비교하여 얻어지는 출력 신호 (Sg) 는, 신호의 상태를 특정할 수 없는 부정 상태가 계속된다. 인터럽트 조건 접수 회로 (20a) 에서는, 제어 신호 (Scont) 가 로우 레벨로 확정되어 있음으로써, 출력 신호 (Vout) 가 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t3) 에서는, 기준 전원 (RF) 으로부터 입력되는 기준 전압 (Vref) 이 소정 전압에 도달하면 정전압 제어되어, 일정한 전압이 입력되게 된다. 전원 전압 (VDD) 및 센서 회로로부터의 입력 신호 (Vtemp) 의 전압은 계속적으로 상승한다.

기준 전압 (Vref) 이 소정 전압을 나타내게 되고, 기준 전압 (Vref) 은 입력 신호 (Vtemp) 보다 낮은 전압을 나타내므로, 출력 신호 (Sg) 는, 상태가 정해지지 않은 부정 상태로부터 올바른 판정 결과가 출력되는 상태로 천이한다. 또, 제어 신호 (Scont) 에 의한 제어가 계속됨으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t4) 에서는, 센서 회로로부터의 입력 신호 (Vtemp) 는, 소정의 검출 상태를 나타내는 정상 동작 상태로 천이한다. 이로써, 센서 회로가 검출하는 상태에 의해 입력 신호 (Vtemp) 는 변화하게 되어, 지금까지 계속되고 있던 전원 전압 (VDD) 의 상승에 수반되는 상승은 정지한다. 그리고, 센서 회로가 구비하는 정전류 회로가 공급하는 전류와 센서 회로의 임피던스에 의해 정해지는 입력 신호 (Vtemp) 의 전압값보다 전원 전압 (VDD) 쪽이 높아진 것에 의해, 센서 회로로부터의 입력 신호 (Vtemp) 에 의한 변화를 검출할 수 있게 된다.

시각 (t5) 에서는, 센서 회로로부터의 입력 신호 (Vtemp) 와 전원 전압 (VDD) 에 소정의 전위차, 즉 인터럽트 조건 생성 회로 (10a) 에 있어서의 오프셋 전압의 전압 이상의 전위차가 발생하는 것이, 인터럽트 조건 생성 회로 (10a) 에 의해 검출된다. 그 검출에 의해, 전원 전압 (VDD) 이 센서 회로에 동작 가능한 전원 전압이 공급되는 상태로 천이한 것이 나타난다. 인터럽트 조건 생성 회로 (10a) 에서는, 제어 신호 (Scont) 의 인터럽트 상태 (로우 레벨) 를 해제함으로써, 제어 신호 (Scont) 의 전압이 전원 전압 (VDD) 의 전압 상승에 따라 상승한다.

시각 (t6) 에서는, 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달하여 상승이 멈추고, 전원 전압 (VDD) 이 일정값을 나타내게 된다. 또, 제어 신호 (Scont) 의 전압 상승도 멈추어 일정값을 나타내는 상태로 천이한다.

이상에 나타낸 바와 같이 전원이 투입된 것에 의해 각 신호의 상태가 천이한다. 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달할 때까지, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

(제 2 실시형태)

도면을 참조하여, 형태가 상이한 검출 회로의 실시형태에 대해 나타낸다.

도 3 은 제 2 실시형태에 의한 검출 회로를 나타내는 개략 구성도이다.

검출 회로 (200) 는, 인터럽트 조건 생성 회로 (10b), 인터럽트 조건 접수 회로 (20a) 및 콤퍼레이터 (30) 를 구비한다. 도 1 과 동일한 구성에는 동일한 부호를 붙이고, 상이한 구성에 대해 설명한다.

검출 회로 (200) 에 있어서의 인터럽트 조건 생성 회로 (10b) 는, 전원 투입 시에 소정 시간 동안 초기 상태를 유지하는 신호를 출력한다. 인터럽트 조건 생성 회로 (10b) 는, POC (Power On Clear) 회로 (12) 로 이루어진다. POC 회로 (12) 는 이른바 전원 투입 초기화 회로이다.

POC 회로 (12) 는, 직렬로 접속된 콘덴서 (12c) 와 저항 (12R) 은, 전원 (전원 전압 (VDD)) 에 콘덴서 (12c) 의 일단이 접속되고, 기준이 되는 전원 (접지 전압 (VSS)) 에 저항 (12R) 의 일단이 접속된다. 콘덴서 (12c) 와 저항 (12R) 의 접속점은 인버터 (NOT 회로 ; 12a) 의 입력단에 접속되고, 인버터 (12a) 가 인터럽트 조건 생성 회로 (10b) 의 제어 신호 (Scont) 를 출력한다. 이 인터럽트 조건 생성 회로 (10b) 의 출력 단자는, 인터럽트 조건 접수 회로 (20a) 의 제어 입력 단자 (Cont) 에 접속된다.

이와 같은 구성에 의한 검출 회로 (200) 에서는, 인터럽트 조건 생성 회로 (10b) 로부터 출력되는 제어 신호 (Scont) 는, 전원의 투입 후, 소정 시간 경과할 때까지 로우 레벨을 나타내고, 소정 시간 경과하면 하이 레벨을 나타낸다.

콤퍼레이터 (30) 의 출력 신호 (Sg) 는, 입력 신호 (Vtemp) 의 전압이 기준 전압 (Vref) 보다 낮은 경우에는 하이 레벨을 나타낸다. 또, 콤퍼레이터 (30) 의 출력 신호 (Sg) 는, 입력 신호 (Vtemp) 의 전압이 기준 전압 (Vref) 보다 높은 경우에는 로우 레벨을 나타낸다.

인터럽트 조건 접수 회로 (20a) 의 출력 신호 (Vout) 는, 제어 신호 (Scont) 가 로우 레벨인 경우에는 고정적으로 로우 레벨이 출력되고, 제어 신호 (Scont) 가 하이 레벨인 경우에는 입력 신호 (Vtemp) 에 따라 변화되는 콤퍼레이터 (30) 의 출력 신호 (Sg) 가 출력된다.

도 4 는 제 2 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트이다.

도 3 의 블록도에 나타낸 점 A ∼ H, 점 P 및 점 Vd 에 따라, 그들 점에 있어서의 각 신호의 천이에 대해 설명한다. 도 2 와 동일한 신호, 시각에는 동일한 부호를 붙이고, 상이한 신호, 시각을 중심으로 설명한다. 도 2 에 나타낸 검출 회로 (100) 는, 검출 회로 (200) 로 바꾸어 읽는다.

파형 VDD 는, POC 회로 (12) 의 전원 전압 (VDD) 의 전압 천이를 나타낸다. 점 Vd 의 파형은, POC 회로 (12) 에 있어서의 CR 회로의 접합점 Vd 의 전압 천이를 나타낸다. 점 P 의 파형은, 인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에 의해 판정되고, 출력된 제어 신호 (Scont) 의 전압 천이를 나타낸다. 이 신호에 기초하여, 인터럽트 조건 접수 회로 (20a) 가 제어된다.

시각 (t1) 에 있어서, 검출 회로 (200) 그리고 검출 회로 (200) 에 접속되어 있는 센서 회로 및 기준 전원 (RF) 에 대해 전원이 투입된다. 그 후, 전원 전압 (VDD) 이 서서히 상승한다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 이 낮은 상태에서는, 전류원의 기능에 의해 이들의 출력 전압은 전원 전압 (VDD) 이 된다. 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 의 상승에 따라 동일한 변화 특성을 나타내며 서서히 상승한다.

인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에서는, 전원 전압 (VDD) 을 검출한다.

콘덴서 (12c) 와 저항 (12R) 으로 이루어지는 시상수 회로에 의해, 전원 전압 (VDD) 을 입력으로 한 스텝 응답으로서 동정（同定）되는 1 차 지연의 과도 특성에 의해 점 Vd 의 전압이 천이한다. 전원 투입에 추종하여 점 Vd 의 전압이 상승하는데, 인버터 (12a) 가 아직 활성화되지 않았기 때문에 제어 신호 (Scont) 는 로우 레벨을 나타낸다.

검출 회로 (200) 에서는, 전원 투입 후의 동작 가능 전원 전압이 공급될 때까지의 과도 상태에 있고, 콤퍼레이터 (30) 의 출력 신호 (Sg) 는 신호의 상태를 특정할 수 없는 부정 상태가 된다.

한편, 인터럽트 조건 접수 회로 (20a) 는, 전원 전압 (VDD) 이 소정 전압에 도달할 때까지 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호 (Vout) 로서 출력한다. 출력 신호 (Vout) 로서 출력되는 소정 전압은, 센서 회로에 있어서 비검출 상태 (해제 상태) 를 나타내는 전압이 설정되고, 제어 신호 (Scont) 에 따라 제어된다. 제어 신호 (Scont) 에는, 로우 레벨이 출력되어 있음으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에서는, 점 Vd 의 전압이 인버터 (12a) 에 있어서의 임계값 전압보다 높은 상태를 나타낸다. 인버터 (12a) 의 전원 전압 (VDD) 이 과도적으로 상승함에 따라 인버터 (12a) 의 임계값 전압도 전원 전압 (VDD) 의 상승에 따라 상승한다. 이로써, 제어 신호 (Scont) 는 로우 레벨로 확정되어 있다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 도 전원 전압 (VDD) 의 상승에 따라 서서히 상승하기 때문에, 그 전위차가 작은 상태에 있다. 전위차가 작은 2 개의 신호를 비교하여 얻어지는 출력 신호 (Sg) 는, 신호의 상태를 특정할 수 없는 부정 상태가 계속된다. 인터럽트 조건 접수 회로 (20a) 에서는, 제어 신호 (Scont) 가 로우 레벨로 확정되어 있음으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t6) 에서는, 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달하여 상승이 멈추고, 전원 전압 (VDD) 이 일정값을 나타내게 된다. 또, 제어 신호 (Scont) 의 전압의 상승도 멈추어 일정값을 나타내는 상태로 천이한다.

인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에서는, 전원 전압 (VDD) 이 정전압 제어로 천이하였기 때문에, 점 Vd 의 전압 상승이 멈추어 강하로 변한다.

시각 (t7) 에서는, 인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에서는, 점 Vd 의 전압이 인버터 (12a) 의 임계값 전압 미만으로 저하된 것에 의해 제어 신호 (Scont) 가 하이 레벨로 천이한다. 인터럽트 조건 생성 회로 (10b) 는, 제어 신호 (Scont) 에 출력되고 있던 제어 신호의 인터럽트 상태 (로우 레벨) 를 해제한다. 이로써, 검출 회로 (200) 는, 검출 신호의 출력이 실시되는 통상 상태로 천이한다.

(제 3 실시형태)

도 5 는 제 3 실시형태에 의한 검출 회로를 나타내는 개략 구성도이다.

검출 회로 (300) 는, 인터럽트 조건 생성 회로 (10c), 인터럽트 조건 접수 회로 (20a) 및 콤퍼레이터 (30) 를 구비한다. 도 1 및 도 3 과 동일한 구성에는 동일한 부호를 붙이고, 상이한 구성에 대해 설명한다.

검출 회로 (300) 에 있어서 인터럽트 조건 생성 회로 (10c) 는, 오프셋 콤퍼레이터 (11), POC 회로 (13) 및 RS 플립 플롭 (14) 을 구비한다.

POC 회로 (13) 는 이른바 전원 투입 초기화 회로이다. POC 회로 (13) 는, 직렬로 접속된 콘덴서 (13c) 와 저항 (13R) 은, 전원의 정극 (전원 전압 (VDD)) 에 콘덴서 (13c) 의 일단이 접속되고, 전원의 부극 (접지 전압 (VSS)) 에 저항 (13R) 의 일단이 접속된다. 콘덴서 (13c) 와 저항 (13R) 의 접속점은 버퍼 (13b) 의 입력단에 접속된다. 버퍼 (13b) 는, 입력되는 전압 (점 Vd 의 전압) 이 버퍼 (13b) 의 임계값 전압 (반전 전압) 이상이 되면, 출력하는 신호 (Sp') 가 전원 전압 (VDD) 에 의해 나타내어지는 하이 레벨이 되고, 임계값 전압 (반전 전압) 미만이 되면, 신호 (Sp') 가 접지 전압 (VSS) 에 의해 나타내어지는 로우 레벨이 된다. 버퍼 (13b) 로부터 출력되는 신호는, POC 회로 (13) 의 출력 신호가 된다. 점 Vd 의 전압이 버퍼 (13b) 의 반전 전압 이상이 되면, 신호 (Sp') 가 전원 전압 (VDD) 이 되고, 반전 전압 미만이 되면, 신호 (Sp') 가 접지 전압 (VSS) 이 된다. 버퍼 (13b) 의 임계값 전압은, 전원 전압 (VDD) 의 절반의 전압이 된다.

오프셋 콤퍼레이터 (11) 는, 신호 (Sc) 를 출력한다. 신호 (Sc) 는, 실시형태에 있어서의 제어 신호 (Scont) 에 상당한다. RS 플립 플롭 (14) 은, RS 형 플립 플롭을 나타낸다.

오프셋 콤퍼레이터 (11) 의 출력단이 RS 플립 플롭 (14) 의 세트 입력단 (S) 에 접속되고, POC 회로 (13) 의 출력단이 RS 플립 플롭 (14) 의 리셋 입력단 (R) 에 접속되고, RS 플립 플롭 (14) 의 출력단이 인터럽트 조건 생성 회로 (10c) 의 제어 신호 (Scont) 를 출력한다. RS 플립 플롭 (14) 은, 세트 입력단 (S) 및 리셋 입력단 (R) 에 하이 레벨이 입력된 경우에는, 각각 출력 신호를 하이 레벨 (세트) 및 로우 레벨 (리셋) 로 설정하고, 모두 하이 레벨이 입력되면 리셋 요구를 우선시켜 로우 레벨 (리셋) 을 설정한다.

이와 같은 구성에 의한 검출 회로 (300) 에서는, 인터럽트 조건 생성 회로 (10c) 로부터 출력되는 제어 신호 (Scont) 는, 전원 전압 (VDD) 이 입력 신호 (Vtemp) 의 전압에 바이어스 전압 (Vb) 을 가산한 전압보다 낮은 경우에는 로우 레벨을 나타낸다. 또, 제어 신호 (Scont) 는, 전원 전압 (VDD) 이 입력 신호 (Vtemp) 의 전압에 바이어스 전압 (Vb) 을 가산한 전압보다 높은 경우에는 하이 레벨을 나타낸다.

인터럽트 조건 생성 회로 (10c) 로부터 출력되는 제어 신호 (Scont) 는, 전원의 투입 후, 소정 시간 경과할 때까지 하이 레벨을 나타내고, 소정 시간 경과하면 로우 레벨을 나타낸다.

콤퍼레이터 (30) 의 출력 신호 (Sg) 는, 입력 신호 (Vtemp) 의 전압이 기준 전압 (Vref) 보다 낮은 경우에는 하이 레벨을 나타낸다. 또, 입력 신호 (Vtemp) 의 전압이 기준 전압 (Vref) 보다 높은 경우에는 로우 레벨을 나타낸다.

도 6 은 제 3 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트이다.

도 5 의 블록도에 나타낸 점 A ∼ H 및 점 P' 에 따라, 그들 점에 있어서의 각 신호의 천이에 대해 설명한다. 도 2 및 도 4 와 동일한 신호, 시각에는 동일한 부호를 붙이고, 상이한 신호, 시각을 중심으로 설명한다. 도 2 에 나타낸 검출 회로 (100) 및 도 4 에 나타낸 검출 회로 (200) 는, 검출 회로 (300) 로 바꾸어 읽는다.

점 C 의 파형은, 인터럽트 조건 생성 회로 (10c) 에 있어서의 오프셋 콤퍼레이터 (11) 로부터 출력되는 신호 (Sc) 의 전압 천이를 나타낸다. 점 E 의 파형은, 인터럽트 조건 생성 회로 (10c) 에 있어서의 RS 플립 플롭 (14) 으로부터 출력되는 제어 신호 (Scont) 를 나타낸다. 점 P' 의 파형은, 인터럽트 조건 생성 회로 (10c) 에 있어서의 POC 회로 (13) 로부터 출력되는 신호 (Sp') 의 전압 천이를 나타낸다.

시각 (t1) 에 있어서, 검출 회로 (300) 그리고 검출 회로 (300) 에 접속되어 있는 센서 회로 및 기준 전원 (RF) 에 대해 전원이 투입된다. 그 후, 전원 전압 (VDD) 이 서서히 상승한다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 이 낮은 상태에서는, 전류원의 기능에 의해 이들의 출력 전압은 전원 전압 (VDD) 이 된다. 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 의 상승에 따라 동일한 변화 특성을 나타내며 서서히 상승한다.

검출 회로 (300) 에서는, 전원 투입 후의 동작 가능 전원 전압이 공급될 때까지의 과도 상태에 있고, 콤퍼레이터 (30) 의 출력 신호 (Sg) 는 신호의 상태를 특정할 수 없는 부정 상태가 된다.

인터럽트 조건 생성 회로 (10c) 에 있어서의 오프셋 콤퍼레이터 (11) 에서는, 입력되는 신호의 판정에 일방의 신호에 오프셋 전압을 인가하여 비교함으로써, 입력되는 신호의 전위차가 작은 경우라도 오프셋된 전압에 의해 비교 판정된 결과가 출력되므로, 불안정해지지는 않는다. 이 때문에, 신호 (Sc) 는 로우 레벨을 나타낸다.

POC 회로 (13) 에서는, 전원 전압 (VDD) 을 검출한다. 전원 투입에 추종하여 점 Vd 의 전압이 상승하는데, 버퍼 (13b) 가 아직 활성화되지 않았기 때문에 신호 (Sp') 는 로우 레벨을 나타낸다. RS 플립 플롭 (14) 은, 세트 (S) 단자에 로우 레벨, 리셋 (R) 단자에 로우 레벨이 입력되는데, 아직 활성화되지 않았기 때문에 제어 신호 (Scont) 는 초기 상태가 유지된 로우 레벨이 출력된다.

인터럽트 조건 생성 회로 (10c) 에 있어서의 오프셋 콤퍼레이터 (11) 에서는, 입력 신호 (Vtemp) 와 전원 전압 (VDD) 의 전위차가 작은 상태에 있는데, 일방의 신호에는 오프셋 전압이 인가되어 있음으로써, 신호 (Sc) 는 로우 레벨로 확정되어 있다. POC 회로 (13) 에서는, 점 Vd 에 있어서의 신호의 전압이 버퍼 (13b) 에 있어서의 임계값 전압보다 높은 상태를 나타낸다. 버퍼 (13b) 의 전원 전압 (VDD) 이 과도적으로 상승함에 따라 버퍼 (13b) 의 임계값 전압도 전원 전압 (VDD) 의 상승에 따라 상승한다. 이로써, 신호 (Sp') 는 하이 레벨을 출력한다. RS 플립 플롭 (14) 은, 세트 (S) 단자에 로우 레벨, 리셋 (R) 단자에 하이 레벨이 입력되고, 출력 (Q) 단자에는 제어 신호 (Scont) 로서 로우 레벨이 출력된다.

센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 도 전원 전압 (VDD) 의 상승에 따라 서서히 상승하기 때문에, 그 전위차가 작은 상태에 있다. 전위차가 작은 2 개의 신호를 비교하여 얻어지는 출력 신호 (Sg) 는, 신호의 상태를 특정할 수 없는 부정 상태가 계속된다.

인터럽트 조건 접수 회로 (20a) 에서는, 제어 신호 (Scont) 가 로우 레벨로 확정되어 있음으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t3) 에서는, 기준 전압 (Vref) 에 의해 나타내어지는 기준 전원 (RF) 으로부터의 입력이 소정 전압에 도달하면 정전압 제어되어, 일정한 전압이 입력되게 된다. 전원 전압 (VDD) 및 센서 회로로부터의 입력 신호 (Vtemp) 의 전압은 계속적으로 상승한다.

시각 (t5) 에서는, 센서 회로로부터의 입력 신호 (Vtemp) 와 전원 전압 (VDD) 에 소정의 전위차, 즉 인터럽트 조건 생성 회로 (10c) 에 있어서의 오프셋 전압의 전압 이상의 전위차가 발생하는 것을, 인터럽트 조건 생성 회로 (10c) 에 있어서의 오프셋 콤퍼레이터 (11) 가 검출한다. 그 검출에 의해, 전원 전압 (VDD) 이 센서 회로에 동작 가능한 전원 전압이 공급되는 상태로 천이한 것이 나타난다.

오프셋 콤퍼레이터 (11) 는, 신호 (Sc) 에 하이 레벨을 출력하고, 그 전압은 전원 전압 (VDD) 의 전압 상승에 따라 상승한다. RS 플립 플롭 (14) 은, 세트 (S) 단자에 하이 레벨, 리셋 (R) 단자에 하이 레벨이 입력되고, 출력 (Q) 단자에 로우 레벨을 출력한다. 또, 제어 신호 (Scont) 에 의한 제어가 계속됨으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t6) 에서는, 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달하여 상승이 멈추고, 전원 전압 (VDD) 이 일정값을 나타내게 된다. 또, 신호 (Sc) 외에, 다른 신호의 상승도 멈추어 일정값을 나타내는 상태로 천이한다. 인터럽트 조건 생성 회로 (10c) 에 있어서의 POC 회로 (13) 에 의한 점 Vd 에서는, 점 Vd 에 있어서의 신호의 전압이 저하된다. 점 Vd 에 있어서의 신호는, 전원 전압 (VDD) 의 절반의 전압을 임계값 전압으로서 버퍼 (13b) 에 의해 판정되고, 신호 (Sp') 에 하이 레벨이 출력된다.

인터럽트 조건 생성 회로 (10c) 에 있어서의 RS 플립 플롭 (14) 은, 입력 신호에는 상태의 변경이 없고 세트 (S) 단자에 하이 레벨, 리셋 (R) 단자에 하이 레벨이 입력되고, 출력 (Q) 단자에 로우 레벨의 출력을 계속한다. 인터럽트 조건 생성 회로 (10c) 는, 제어 신호 (Scont) 의 인터럽트 상태 (로우 레벨) 를 계속시킨다. 또, 제어 신호 (Scont) 에 의한 제어가 계속됨으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t7) 에서는, 인터럽트 조건 생성 회로 (10c) 에 있어서의 POC 회로 (13) 에 의한 점 Vd 에서는, 점 Vd 에 있어서의 신호의 전압이 버퍼 (13b) 의 임계값 전압 (전원 전압 (VDD) 의 절반의 전압) 미만으로 저하된 것에 의해 신호 (Sp') 가 로우 레벨로 천이한다.

RS 플립 플롭 (14) 은, 세트 (S) 단자에 하이 레벨, 리셋 (R) 단자에 로우 레벨이 입력되고, 출력 (Q) 단자에는 하이 레벨이 출력되어, 제어 신호 (Scont) 로서 출력된다.

인터럽트 조건 생성 회로 (10c) 는, 제어 신호 (Scont) 를 인터럽트 해제 상태 (하이 레벨) 로 설정한다. 이로써, 검출 회로 (300) 는, 검출 신호의 출력이 실시되는 통상 상태로 천이하고, 인터럽트 조건 접수 회로 (20a) 의 입력인 출력 신호 (Sg) 가 출력되도록 전환된다. 출력 신호 (Sg) 는 로우 레벨이므로, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

(제 4 실시형태)

도 7 은 제 4 실시형태에 의한 검출 회로를 나타내는 개략 구성도이다.

검출 회로 (400) 는, 인터럽트 조건 생성 회로 (10d), 인터럽트 조건 접수 회로 (20a) 및 콤퍼레이터 (30) 를 구비한다. 도 1 및 도 5 와 동일한 구성에는 동일한 부호를 붙이고, 상이한 구성에 대해 설명한다.

검출 회로 (400) 에 있어서 인터럽트 조건 생성 회로 (10d) 는, 오프셋 콤퍼레이터 (11), RS 플립 플롭 (14) 및 저전원 전압 검출 회로 (15) 를 구비한다.

저전원 전압 검출 회로 (15) 는 전원 전압 (VDD) 의 저하 검출을 실시한다.

도 8 은 저전원 전압 검출 회로 (15) 의 일례를 나타내는 개략 구성도이다.

도 8 에 나타낸 저전원 전압 검출 회로 (15a) 는, 트랜지스터 (Q1) 와 정전류원 (I1) 을 구비한다.

트랜지스터 (Q1) 는 N 채널 전계 효과형 트랜지스터 (NM0SFET) 를 나타낸다. 트랜지스터 (Q1) 는, 게이트가 전원의 정극 (전원 전압 (VDD)) 에 접속되고, 소스가 전원의 부극 (접지 전압 (VSS)) 에 접속되고, 드레인이 편단 (片端) 이 전원의 정극에 접속된 정전류원 (I1) 에 접속된다. 즉, 트랜지스터 (Q1) 는, 정전류원 (I1) 을 부하로 한 소스 접지형 증폭 회로를 구성한다.

도 9 는 도 8 에 나타낸 저전원 전압 검출 회로 (15a) 의 동작을 나타내는 도면이다.

도 9 의 (a) 는 가로축에 트랜지스터 (Q1) 에 있어서의 게이트·소스간 전압 (VGS) 을 나타내고, 세로축에 드레인 전류 (ID) 를 나타내고, 트랜지스터 (Q1) 의 증폭 특성을 나타내는 그래프이다. 그래프의 가로축에 있어서의 절편이 되는 Vth 는, 트랜지스터 (Q1) 의 게이트·소스간 전압의 임계값 전압을 나타낸다. 이 그래프에 나타내는 바와 같이, 트랜지스터 (Q1) 의 게이트·소스간 전압 (VGS) 이 소정 전압 (V

) 이하인 상태에서는, 트랜지스터 (Q1) 는 포화 상태가 되지 않아, 정전류원 (I1) 으로 설정된 정전류 (i1) 를 흐르게 할 수 없다. 또, 게이트·소스간 전압 (VGS) 이 소정 전압 (V

) 을 초과한 상태에서는, 트랜지스터 (Q1) 는 포화 상태가 된다.

도 9 의 (b) 는 이 회로 구성에 의해 나타내어지는 특성에 의해 서서히 상승하는 전원 전압 (VDD) 을 인가했을 때의 신호 (Sd) 의 변화를 나타내는 타이밍 차트이다. 전원 전압 (VDD) 이 전압 (V

) 에 도달할 때까지, 신호 (Sd) 의 전압은 전압 (VDD) 의 변화에 따라 천이한다. 전원 전압 (VDD) 이 전압 (V

) 에 도달하면, 신호 (Sd) 는 로우 레벨을 나타내는 상태로 천이한다.

도 7 로 돌아와, 인터럽트 조건 생성 회로 (10d) 의 접속을 나타낸다.

오프셋 콤퍼레이터 (11) 의 출력단이 RS 플립 플롭 (14) 의 세트 입력단 (S) 에 접속되고, 저전원 전압 검출 회로 (15) 의 출력단이 RS 플립 플롭 (14) 의 리셋 입력단 (R) 에 접속되고, RS 플립 플롭 (14) 의 출력단이 인터럽트 조건 생성 회로 (10d) 의 출력 신호를 출력한다.

도 10 은 제 4 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트이다.

도 7 의 블록도에 나타낸 점 A ∼ H 에 따라, 그들 점에 있어서의 각 신호의 천이에 대해 설명한다. 도 2, 도 4 및 도 6 과 동일한 신호, 시각에는 동일한 부호를 붙이고, 상이한 신호, 시각을 중심으로 설명한다. 도 2 에 나타낸 검출 회로 (100), 도 4 에 나타낸 검출 회로 (200) 및 도 6 에 나타낸 검출 회로 (300) 는, 검출 회로 (400) 로 바꾸어 읽는다.

점 D 의 파형은, 저전원 전압 검출 회로 (15) 로부터 출력되는 신호 (Sd) 를 나타낸다.

시각 (t1) 에 있어서, 검출 회로 (400) 그리고 검출 회로 (400) 에 접속되어 있는 센서 회로 및 기준 전원 (RF) 에 대해 전원이 투입된다. 그 후, 전원 전압 (VDD) 이 서서히 상승한다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 이 낮은 상태에서는, 전류원의 기능에 의해 이들의 출력 전압은 전원 전압 (VDD) 이 된다. 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 의 상승에 따라 동일한 변화 특성을 나타내며 서서히 상승한다.

검출 회로 (400) 에서는, 전원 투입 후의 동작 가능 전원 전압이 공급될 때까지의 과도 상태에 있고, 콤퍼레이터 (30) 의 출력 신호 (Sg) 는 신호의 상태를 특정할 수 없는 부정 상태가 된다.

인터럽트 조건 생성 회로 (10d) 에 있어서의 오프셋 콤퍼레이터 (11) 에서는, 입력되는 신호의 판정에 일방의 신호에 오프셋 전압을 인가하여 비교함으로써, 입력되는 신호의 전위차가 작은 경우라도 오프셋된 전압에 의해 비교 판정된 결과가 출력되므로, 불안정해지지는 않는다. 이 때문에, 신호 (Sc) 는 로우 레벨을 나타낸다.

저전원 전압 검출 회로 (15) 에서는, 전원 전압 (VDD) 이 회로를 구성하는 반도체 소자 (예를 들어, 트랜지스터 (Q1 및 Q2)) 에 있어서의 임계값 전압보다 낮은 상태에 있고, 신호 (Sd) 는 전원 전압 (VDD) 의 상승과 함께 상승한다. RS 플립 플롭 (14) 은, 세트 (S) 단자에 로우 레벨, 리셋 (R) 단자에 로우 레벨이 입력되는데, 아직 활성화되지 않았기 때문에 제어 신호 (Scont) 는 초기 상태가 유지된 로우 레벨이 출력된다.

한편, 인터럽트 조건 접수 회로 (20a) 는, 전원 전압 (VDD) 이 소정 전압에 도달할 때까지 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호 (Vout) 로서 출력한다. 출력 신호 (Vout) 로서 출력되는 소정 전압은, 센서 회로에 있어서 비검출 상태 (해제 상태) 를 나타내는 전압이 설정되고, 제어 신호 (Scont) 에 따라 제어된다. 제어 신호 (Scont) 에는, 제어 신호 (Scont) 로서 로우 레벨이 출력되어 있음으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

인터럽트 조건 생성 회로 (10d) 에 있어서의 오프셋 콤퍼레이터 (11) 에서는, 입력 신호 (Vtemp) 와 전원 전압 (VDD) 의 전위차가 작은 상태에 있는데, 일방의 신호에는 오프셋 전압이 인가되어 있음으로써, 신호 (Sc) 는 로우 레벨로 확정되어 있다. 저전원 전압 검출 회로 (15) 에서는, 전원 전압 (VDD) 이 회로를 구성하는 반도체 소자 (예를 들어, 트랜지스터 (Q1 및 Q2)) 에 있어서의 임계값 전압보다 높은 상태가 되고, 신호 (Sd) 는, 전원 전압 (VDD) 이 소정의 임계값 전압을 초과했기 때문에, 로우 레벨을 출력한다. RS 플립 플롭 (14) 은, 세트 (S) 단자에 로우 레벨, 리셋 (R) 단자에 로우 레벨이 입력되고, 제어 신호 (Scont) 에는, 회로가 활성화되어 입력 신호의 상태에 따라 로우 레벨이 출력된다.

기준 전압 (Vref) 이 소정 전압을 나타내게 되고, 기준 전압 (Vref) 은 입력 신호 (Vtemp) 보다 낮은 전압을 나타내므로, 출력 신호 (Sg) 의 출력은, 상태가 정해지지 않은 부정 상태로부터 올바른 판정 결과가 출력되는 상태로 천이한다. 또, 제어 신호 (Scont) 에 의한 제어가 계속됨으로써, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

시각 (t5) 에서는, 센서 회로로부터의 입력 신호 (Vtemp) 와 전원 전압 (VDD) 에 소정의 전위차, 즉 인터럽트 조건 생성 회로 (10d) 에 있어서의 오프셋 전압의 전압 이상의 전위차가 발생하는 것을, 인터럽트 조건 생성 회로 (10d) 에 있어서의 오프셋 콤퍼레이터 (11) 가 검출한다. 그 검출에 의해, 전원 전압 (VDD) 이 센서 회로에 동작 가능한 전원 전압이 공급되는 상태로 천이한 것이 나타난다.

오프셋 콤퍼레이터 (11) 는, 신호 (Sc) 에 하이 레벨을 출력하고, 전원 전압 (VDD) 의 전압 상승에 따라 상승한다. RS 플립 플롭 (14) 은, 세트 (S) 단자에 하이 레벨, 리셋 (R) 단자에 로우 레벨이 입력되고, 출력을 반전시켜 하이 레벨을 출력한다. 인터럽트 조건 생성 회로 (10d) 는, 제어 신호 (Scont) 의 인터럽트 상태 (로우 레벨) 를 해제한다. 이로써, 검출 회로 (400) 는, 검출 신호의 출력이 실시되는 통상 상태로 천이한다.

시각 (t6) 에서는, 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달하여 상승이 멈추고, 전원 전압 (VDD) 이 일정값을 나타내게 된다. 또, 신호 (Sc) 그리고 다른 신호도 전원 전압 (VDD) 의 상승에 따른 전압의 상승도 멈추어 일정값을 나타내는 상태로 천이한다.

(제 5 실시형태)

도면을 참조하여, 형태가 상이한 저전원 전압 검출 회로의 실시형태에 대해 나타낸다.

도 11 은 제 5 실시형태에 의한 저전원 전압 검출 회로를 나타내는 개략 구성도이다.

도 11 에 나타낸 저전원 전압 검출 회로 (15b) 는, 트랜지스터 (Q1, Q2) 와 정전류원 (I1, I2) 을 구비한다.

트랜지스터 (Q1 과 Q2) 는, N 채널 전계 효과형 트랜지스터 (NM0SFET) 를 나타낸다. 트랜지스터 (Q2) 는, 게이트와 드레인이 전원의 정극 (전원 전압 (VDD)) 에 접속되고, 소스가 편단이 전원의 부극 (접지 전압 (VSS)) 에 접속된 정전류원 (I2) 에 접속된다.

트랜지스터 (Q1) 는, 게이트가 트랜지스터 (Q2) 의 소스에 접속되고, 소스가 접지 전압 (VSS) 에 접속되고, 드레인이 편단이 전원의 정극에 접속된 정전류원 (I1) 에 접속된다. 즉, 트랜지스터 (Q1 과 Q2) 는, 다단 접속된 증폭 회로를 형성하고, 정전류원 (I1) 을 부하로 한 소스 접지형 증폭 회로를 출력단으로 한 구성이 된다.

도 12 는 제 5 실시형태에 의한 저전원 전압 검출 회로의 동작을 나타내는 도면이다.

도 12 의 (a) 는 가로축에 트랜지스터 (Q1 (Q2)) 에 있어서의 게이트·소스간 전압 (VGS) 을 나타내고, 세로축에 드레인 전류 (ID) 를 나타내고, 트랜지스터 (Q1 (Q2)) 의 증폭 특성을 나타내는 그래프이다. 그래프 가로축의 절편이 되는 Vth 는, 트랜지스터 (Q1 (Q2)) 의 게이트·소스간 전압 (VGS) 의 임계값 전압을 나타낸다. 이 그래프에 나타내는 바와 같이, 트랜지스터 (Q1 (Q2)) 의 게이트·소스간 전압 (VGS) 이 소정 전압 (V

) 이하인 상태에서는, 설정된 정전류 (I1) 를 흐르게 할 수 없는 트랜지스터 (Q1 (Q2)) 는 오프 (차단) 상태가 된다. 또, 게이트·소스간 전압 (VGS) 이 소정 전압 (V

) 을 초과한 상태에서는, 트랜지스터 (Q1 (Q2)) 는 온 (도통) 상태가 된다. 또한, 트랜지스터 (Q1 과 Q2) 는 특성이 상이한 것을 선정해도 된다.

도 12 의 (b) 는 이 회로 구성에 의해 나타내어지는 특성에 의해 서서히 상승하는 전원 전압 (VDD) 을 인가했을 때의 신호 (Sd) 의 변화를 나타내는 타이밍 차트이다.

전원 전압 (VDD) 이 전압 (2 × V

) 에 도달할 때까지, 신호 (Sd) 의 전압은 전원 전압 (VDD) 의 변화에 따라 천이한다. 전원 전압 (VDD) 이 전압 (2 × V

) 에 도달하면, 신호 (Sd) 는 로우 레벨을 나타내는 상태로 천이한다. 트랜지스터 (Q1 과 Q2) 를 다단으로 접속된 구성으로 함으로써, 저전원 검출 전압의 임계값 전압을 트랜지스터 1 단인 경우의 배의 전압으로 할 수 있다.

(제 6 실시형태)

도 13 은 제 6 실시형태에 의한 검출 회로를 나타내는 개략 구성도이다.

검출 회로 (500) 는, 인터럽트 조건 생성 회로 (10a), 인터럽트 조건 접수 회로 (20b) 및 콤퍼레이터 (30) 를 구비한다. 도 1 과 동일한 구성에는 동일한 부호를 붙이고, 상이한 구성에 대해 설명한다.

검출 회로 (500) 에 있어서의 인터럽트 조건 접수 회로 (20b) 는 선택 회로 (22) 를 구비한다.

선택 회로 (22) 는, 입력되는 제어 신호에 연동하는 스위치 (22a 및 22b) 를 구비한다.

스위치 (22a) 및 스위치 (22b) 는, 입력단 (In1, In2) 에 대응하여 형성되는 출력단 (Out1, Out2) 과의 사이에 각각 접속되고, 제어 입력 단자 (Cont) 에 제어 신호 (Scont) 로서 입력되는 인터럽트 신호에 따라, 소정 전압을 출력하는지 입력단에 입력된 입력 신호를 출력하는지를 선택하여 전환한다. 스위치 (22a) 및 스위치 (22b) 로부터 출력되는 소정 전압은, 스위치 (22b) 로부터 출력되는 전압 (V＋) 보다 스위치 (22a) 로부터 출력되는 전압 (V－) 쪽이 낮게 설정된다. 즉, 인터럽트 조건 접수 회로 (20b) 는, 제어 신호로서 입력되는 인터럽트 신호에 의한 인터럽트가 해제될 때까지 입력 신호의 출력을 허가하지 않고, 스위치 (22a) 및 스위치 (22b) 를 통해 출력하는 소정 전압을 출력 신호로서 출력한다. 또, 인터럽트 조건 접수 회로 (20b) 는, 인터럽트 신호에 의한 인터럽트가 해제되면 입력 신호의 출력을 허가하여 출력 신호로서 출력한다.

다음으로, 검출 회로 (500) 의 접속을 나타낸다.

검출 회로 (500) 에는, 검출 회로 (500) 를 작동시키는 전원과, 도시되지 않은 센서 회로로부터의 입력 신호 (Vtemp) 와, 도시되지 않은 기준 전원 (RF) 으로부터 출력되는 기준 전압 (Vref) 이 입력된다.

인터럽트 조건 생성 회로 (10a) 에 있어서의 입력 단자 (Tip) 에는, 전원의 정극에 접속되어 전압 (VDD) 이 인가된다. 또, 입력 단자 (Tin) 에는, 도시되지 않은 센서 회로의 출력단이 접속된다. 인터럽트 조건 접수 회로 (20b) 에 있어서의 입력 단자 (In1) 에는 기준 전압 (Vref) 을 출력하는 도시되지 않은 기준 전원 (RF) 이 접속되고, 입력 단자 (In2) 에는 도시되지 않은 센서 회로의 출력단이 접속되고, 제어 입력 단자 (Cont) 에는 인터럽트 조건 생성 회로 (10a) 의 출력단이 접속된다. 콤퍼레이터 (30) 에 있어서의 비반전 입력 단자에는, 인터럽트 조건 접수 회로 (20b) 에 있어서의 출력 단자 (Out1) 가 접속되고, 반전 입력 단자에는, 인터럽트 조건 접수 회로 (20b) 에 있어서의 출력 단자 (Out2) 가 접속된다.

도 14 는 제 6 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트이다.

도 13 의 블록도에 나타낸 점 A ∼ G' 에 따라, 그들 점에 있어서의 각 신호의 천이에 대해 설명한다. 도 2 와 동일한 신호, 시각에는 동일한 부호를 붙이고, 상이한 신호, 시각을 중심으로 설명한다. 도 2 에 나타낸 검출 회로 (100) 는, 검출 회로 (500) 로 바꾸어 읽는다.

점 A' 의 파형은, 인터럽트 조건 접수 회로 (20b) 에 있어서의 점 A' 에 출력하는 신호 (Sa') 의 전압 천이를 나타낸다. 신호 (Sa') 에는, 센서 회로로부터 입력된 입력 신호 (Vtemp) 와 동일한 신호 또는 미리 정해진 소정 전압 중 어느 것이 출력된다.

점 F' 의 파형은, 인터럽트 조건 접수 회로 (20b) 에 있어서의 점 F' 에 출력하는 신호 (Sf') 의 전압 천이를 나타낸다. 신호 (Sf') 에는, 검출 회로 (500) 에 공급되는 기준 전원 (RF) 으로부터 출력되는 기준 전압 (Vref) 또는 미리 정해진 소정 전압 중 어느 것이 출력된다.

점 G' 의 파형은, 콤퍼레이터 (30) 에 의해 판정되어, 검출 회로 (500) 의 출력 신호 (Vout) 가 된다. 이 타이밍 차트에 나타내어지는 범위에서는, 센서 회로에 의해 검출해야 할 사상은 발생하지 않은 상태를 나타내고, 출력 신호 (Vout) 는 항상 로우 레벨을 나타낸다.

시각 (t1) 에 있어서, 검출 회로 (500) 그리고 검출 회로 (500) 에 접속되어 있는 센서 회로 및 기준 전원 (RF) 에 대해 전원이 투입된다. 그 후, 전원 전압 (VDD) 이 서서히 상승한다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 이 낮은 상태에서는, 전류원의 기능에 의해 이들의 출력 전압은 전원 전압 (VDD) 이 된다. 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 의 상승에 따라 동일한 변화 특성을 나타내며 서서히 상승한다.

인터럽트 조건 생성 회로 (10a) 에서는, 입력되는 신호의 판정에 일방의 신호에 오프셋 전압을 인가하여 비교한다. 이로써, 인터럽트 조건 생성 회로 (10a) 에서는, 입력되는 신호의 전위차가 작은 경우라도 오프셋된 전압에 의해 비교 판정된 결과가 출력되므로, 불안정해지지는 않는다. 이 때문에, 제어 신호 (Scont) 는 로우 레벨을 나타낸다.

한편, 인터럽트 조건 접수 회로 (20b) 의 신호가 입력되는 콤퍼레이터 (30) 에서는, 전원 전압 (VDD) 이 소정 전압에 도달할 때까지 출력 신호 (Vout) 를 비검출 상태 (해제 상태) 를 나타내도록 확정시키는 처리가 실시된다. 해제 상태를 나타내도록 확정시키는 처리는, 제어 신호 (Scont) 에 의해 제어된다. 제어 신호 (Scont) 가 로우 레벨인 것에 의해, 인터럽트 조건 접수 회로 (20b) 는, 출력단 (Out1, Out2) 으로부터 신호 (Sf') 와 신호 (Sa') 에 의해 나타내어지는 소정 전압을 출력한다. 인터럽트 조건 접수 회로 (20b) 는, 신호 (Sf') 에는 접지 전압 (VSS) 근방의 전압 (V－) 을, 신호 (Sa') 에는 전원 전압 (VDD) 에 따라 상승하는 전압 (V＋) 을 출력한다.

이로써, 콤퍼레이터 (30) 의 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

인터럽트 조건 생성 회로 (10a) 에서는, 입력 신호 (Vtemp) 와 전원 전압 (VDD) 의 전위차가 작은 상태에 있는데, 일방의 신호에는 오프셋 전압이 인가되어 있음으로써, 제어 신호 (Scont) 는 로우 레벨로 확정되어 있다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 도 전원 전압 (VDD) 이 상승함에 따라 서서히 상승한다.

제어 신호 (Scont) 가 로우 레벨인 것에 의해, 인터럽트 조건 접수 회로 (20b) 그리고 콤퍼레이터 (30) 에서는, 시각 (t1) 으로부터의 상태가 계속된다. 이로써, 콤퍼레이터 (30) 의 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

기준 전압 (Vref) 이 소정 전압을 나타내게 되고, 기준 전압 (Vref) 은 입력 신호 (Vtemp) 보다 낮은 전압을 나타내게 된다.

전술한 시각 (t2) 으로부터의 상태와 동일하게 인터럽트 조건 생성 회로 (10a) 에서는, 입력 신호 (Vtemp) 와 전원 전압 (VDD) 의 전위차가 작은 상태에 있는데, 일방의 신호에는 오프셋 전압이 인가되어 있음으로써, 제어 신호 (Scont) 는 로우 레벨로 확정되어 있다. 센서 회로의 출력, 즉 입력 신호 (Vtemp) 는 전원 전압 (VDD) 이 상승함에 따라 서서히 상승한다.

시각 (t5) 에서는, 센서 회로로부터의 입력 신호 (Vtemp) 와 전원 전압 (VDD) 에 소정의 전위차, 즉 인터럽트 조건 생성 회로 (10a) 에 있어서의 오프셋 전압의 전압 (바이어스 전압 (Vb)) 이상의 전위차가 발생하는 것이, 인터럽트 조건 생성 회로 (10a) 에 의해 검출된다. 그 검출에 의해, 전원 전압 (VDD) 이 센서 회로에 동작 가능한 전원 전압이 공급되는 상태로 천이한 것이 나타난다. 인터럽트 조건 생성 회로 (10a) 에서는, 제어 신호 (Scont) 가 인터럽트 해제 상태 (하이 레벨) 로 설정되고, 제어 신호 (Scont) 의 전압은 전원 전압 (VDD) 의 전압 상승에 따라 상승한다.

제어 신호 (Scont) 가 인터럽트 해제 상태 (하이 레벨) 로 설정된 것에 의해, 인터럽트 조건 접수 회로 (20b) 는, 입력단에 입력된 입력 신호를 출력하도록 전환한다. 인터럽트 조건 접수 회로 (20b) 는, 신호 (Sa') 에는 입력된 입력 신호 (Vtemp) 를 출력하고, 신호 (Sf') 에는 입력된 기준 전압 (Vref) 을 출력한다.

시각 (t6) 에서는, 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달하여 상승이 멈추고, 일정값을 나타내게 된다. 또, 제어 신호 (Scont) 의 전압 상승도 멈추어 일정값을 나타내는 상태로 천이한다.

이상에 나타낸 바와 같이 전원이 투입된 것에 의해 각 신호의 상태가 천이한다. 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달할 때까지, 출력 신호 (Vout) 에 불필요한 검출 신호가 출력되지 않고, 출력 신호 (Vout) 는 로우 레벨로 확보되어, 불필요한 검출 상태를 나타내는 신호가 출력되지는 않는다.

(제 7 실시형태)

도 15 는 제 7 실시형태에 의한 검출 회로를 나타내는 개략 구성도이다.

검출 회로 (600) 는, 인터럽트 조건 생성 회로 (10b), 인터럽트 조건 접수 회로 (20b) 및 콤퍼레이터 (30) 를 구비한다. 도 1, 도 3 및 도 13 과 동일한 구성에는 동일한 부호를 붙이고 있다.

다음으로, 검출 회로 (600) 의 접속을 나타낸다.

검출 회로 (600) 에는, 검출 회로 (600) 를 작동시키는 전원과, 도시되지 않은 센서 회로로부터의 입력 신호 (Vtemp) 와, 도시되지 않은 기준 전원 (RF) 으로부터 출력되는 기준 전압 (Vref) 이 입력된다.

인터럽트 조건 접수 회로 (20b) 에 있어서의 입력 단자 (In1) 에는, 기준 전압 (Vref) 을 출력하는 도시되지 않은 전원의 정극 (전원 전압 (VDD)) 이 접속되고, 입력 단자 (In2) 에는, 도시되지 않은 센서 회로의 출력단이 접속되고, 제어 입력 단자 (Cont) 에는, 인터럽트 조건 생성 회로 (10b) 의 출력단이 접속된다. 콤퍼레이터 (30) 에 있어서의 비반전 입력 단자에는, 인터럽트 조건 접수 회로 (20b) 에 있어서의 출력 단자 (Out1) 가 접속되고, 반전 입력 단자에는, 인터럽트 조건 접수 회로 (20b) 에 있어서의 출력 단자 (Out2) 가 접속된다.

도 16 은 제 7 실시형태에 있어서의 검출 회로의 동작을 나타내는 타이밍 차트이다.

도 15 의 블록도에 나타낸 점 A ∼ G' 및 점 P 에 따라, 그들 점에 있어서의 각 신호의 천이에 대해 설명한다. 도 2, 도 4 및 도 14 와 동일한 신호, 시각에는 동일한 부호를 붙이고, 상이한 신호, 시각을 중심으로 설명한다. 도 1 에 나타낸 검출 회로 (100), 도 3 에 나타낸 검출 회로 (200) 및 도 13 에 나타낸 검출 회로 (500) 는, 검출 회로 (600) 로 바꾸어 읽는다.

시각 (t1) 에 있어서, 검출 회로 (600) 그리고 검출 회로 (600) 에 접속되어 있는 센서 회로 및 기준 전원 (RF) 에 대해 전원이 투입된다. 그 후, 전원 전압 (VDD) 이 서서히 상승한다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 이 낮은 상태에서는, 전류원의 기능에 의해 이들의 출력 전압은 전원 전압 (VDD) 이 된다. 입력 신호 (Vtemp) 및 기준 전압 (Vref) 은, 전원 전압 (VDD) 의 상승에 따라 동일한 변화 특성을 나타내며 서서히 상승한다.

인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에서는, 전원 전압 (VDD) 을 검출한다. 콘덴서 (12c) 와 저항 (12R) 으로 이루어지는 시상수 회로에 의해, 전원 전압 (VDD) 을 입력으로 한 스텝 응답으로서 동정되는 1 차 지연의 과도 특성에 의해 점 Vd 의 전압이 천이한다. 전원 투입에 추종하여 전원 전압 (VDD) 이 상승하는데, 인버터 (12a) 가 아직 활성화되지 않았기 때문에 제어 신호 (Scont) 는 로우 레벨을 나타낸다.

한편, 인터럽트 조건 접수 회로 (20b) 의 신호가 입력되는 콤퍼레이터 (30) 에서는, 전원 전압 (VDD) 이 소정 전압에 도달할 때까지 출력 신호 (Vout) 를 비검출 상태 (해제 상태) 를 나타내도록 확정시키는 처리가 실시된다. 해제 상태를 나타내도록 확정시키는 처리는, 제어 신호 (Scont) 에 의해 제어된다. 제어 신호 (Scont) 가 로우 레벨인 것에 의해, 인터럽트 조건 접수 회로 (20b) 는, 출력단 (Out1, Out2) 으로부터 신호 (Sf') 와 신호 (Sa') 에 의해 나타내어지는 소정 전압을 출력한다. 신호 (Sf') 에는 접지 전압 (VSS) 근방의 전압 (V－) 을, 신호 (Sa') 에는 전원 전압 (VDD) 에 따라 상승하는 전압 (V＋) 을 출력한다.

이로써, 콤퍼레이터 (30) 의 출력 신호 (Vout) 에는, 로우 레벨이 출력되어, 불필요한 검출 상태를 나타내는 신호가 출력되지 않고 해제 상태를 나타내는 신호를 출력한다.

인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에서는, 점 Vd 의 전압이 인버터 (12a) 에 있어서의 임계값 전압보다 높은 상태를 나타낸다. 인버터 (12a) 의 전원 전압 (VDD) 이 과도적으로 상승함에 따라 인버터 (12a) 의 임계값 전압도 전원 전압 (VDD) 의 상승에 따라 상승한다. 이로써, 제어 신호 (Scont) 는 로우 레벨로 확정되어 있다. 센서 회로 및 기준 전원 (RF) 의 출력인 입력 신호 (Vtemp) 및 기준 전압 (Vref) 도 전원 전압 (VDD) 이 상승함에 따라 서서히 상승한다.

전술한 시각 (t2) 으로부터의 상태와 동일하게 인터럽트 조건 생성 회로 (10b) 에 있어서의 상태의 변화는 없고, 제어 신호 (Scont) 에는 로우 레벨이 출력되어 있다. 센서 회로의 출력, 즉 입력 신호 (Vtemp) 는 전원 전압 (VDD) 이 상승함에 따라 서서히 상승한다.

시각 (t4) 에서는, 센서 회로로부터의 입력 신호 (Vtemp) 는, 소정의 검출 상태를 나타내는 정상 동작 상태로 천이한다. 이로써, 센서 회로가 검출하는 상태에 의해 입력 신호 (Vtemp) 는 변화하게 되어, 지금까지 계속되고 있던 전원 전압 (VDD) 의 상승에 수반되는 상승은 정지한다.

시각 (t6) 에서는, 전원 전압 (VDD) 이 소정의 동작 가능 전원 전압에 도달하여 상승이 멈추고, 일정값을 나타내게 된다. 또, 제어 신호 (Scont) 의 상승도 멈추어 일정값을 나타내는 상태로 천이한다. 인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에서는, 점 Vd 의 전압 상승이 멈추어 강하로 변한다.

시각 (t7) 에서는, 인터럽트 조건 생성 회로 (10b) 에 있어서의 POC 회로 (12) 에 의한 점 Vd 의 전압이 인버터 (12a) 의 임계값 전압 미만으로 저하된 것에 의해 제어 신호 (Scont) 가 하이 레벨로 천이한다. 인터럽트 조건 생성 회로 (10b) 는, 제어 신호 (Scont) 에 출력되고 있던 제어 신호의 인터럽트 상태 (로우 레벨) 를 해제하고, 인터럽트 해제 상태를 나타내는 하이 레벨을 출력한다.

인터럽트 조건 접수 회로 (20b) 로부터의 신호가 입력되는 콤퍼레이터 (30) 에서는, 인터럽트 조건 접수 회로 (20b) 에 입력된 신호가, 인터럽트 조건 접수 회로 (20b) 를 경유하여 입력된다. 전원 전압 (VDD) 이 소정 전압에 도달할 때까지 출력 신호 (Vout) 를 해제 상태를 나타내도록 확정시키는 처리가 실시된다. 해제 상태를 나타내도록 확정시키는 처리는, 제어 신호 (Scont) 로서 입력되는 제어 신호 (Scont) 에 의해 제어된다.

제어 신호 (Scont) 가 하이 레벨인 것에 의해, 인터럽트 조건 접수 회로 (20b) 는, 출력단 (Out1, Out2) 으로부터 신호 (Sf') 와 신호 (Sa') 를 출력하고, 그 신호는 기준 전압 (Vref) 과 입력 신호 (Vtemp) 에 의한 신호가 된다.

이로써, 검출 회로 (600) 는, 검출 신호의 출력이 실시되는 통상 상태로 천이한다.

(제 8 실시형태)

제 1 실시형태 내지 제 7 실시형태에 나타낸 검출 회로 (검출 회로 (100) 내지 검출 회로 (600)) 는, 센서 (900) 와 조합함으로써, 원하는 센서 장치 (1) 를 구성할 수 있다.

센서 (900) 로서 적용할 수 있는 각종 센서의 예로서, 온도 센서, MR 센서, BGR 센서 등을 들 수 있다.

센서 (900) 는, 전원의 정극 (전원 전압 (VDD)) 에 접속된 정전류 회로와, 정전류 회로의 부하가 되는 임피던스 회로를 조합하여 구성할 수 있다. 임피던스 회로는, 각각의 센서의 목적에 의해, 검출한 현상의 크기에 따라 임피던스가 변화하는 소자를 선정한다. 이로써, 전원 투입 후의 동작에 있어서, 전원 투입에 의해 출력 신호에 오검출 신호를 송출하지 않고 신뢰성이 높은 센서 장치를 구성할 수 있게 된다.

종래의 검출 회로 및 센서 장치에서는, 스스로 동작 가능 상태를 외부에 전할 수 있는 구성을 갖지 않는 것이 일반적이다. 그러한 검출 회로 및 센서 장치가, 갖고 있던 전원 전압 감시 회로에서는, 전원 전압 (VDD) 을 효율적으로 사용하지 못해, 최저 동작 전압을 낮게 하는 것을 저해하는 것이었다. 본 발명을 적용함으로써, 상기 과제도 해결할 수 있다.

본 발명에 의하면, 검출 회로 (100, 200, 300, 400, 500 및 600) 는, 입력된 입력 신호를 검출하며 출력 신호를 출력한다. 인터럽트 조건 생성 회로 (10a, 10b, 10c 및 10d) 는, 공급되는 전원 전압 (VDD) 을 직접 검출하고, 전원 전압 (VDD) 이 정해진 전압 범위로 천이할 때까지 인터럽트 신호를 출력한다. 인터럽트 조건 접수 회로 (20a 및 20b) 는, 그 인터럽트가 해제될 때까지 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하며, 그 인터럽트 신호에 의한 인터럽트가 해제되면 입력 신호의 출력을 허가하여 출력 신호로서 출력한다.

이로써, 검출 회로 (100, 200, 300, 400, 500 및 600) 는, 인터럽트 조건 생성 회로 (10a, 10b, 10c 및 10d) 가 전원 전압 (VDD) 을 직접 검출한다. 검출 회로 (100, 200, 300, 400, 500 및 600) 는, 전원 전압 (VDD) 을 변환하는 회로를 사용하지 않고 전원 전압 (VDD) 을 검출할 수 있다. 이로써, 전압 변환에 필요한 소비 전력을 억제할 수 있어 변환에 필요한 회로를 생략할 수 있다. 즉, 검출 회로 (100, 200, 300, 400, 500 및 600) 가 전원 투입 직후에 출력하는 출력 신호에 있어서, 인터럽트 조건 생성 회로 (10a, 10b, 10c 및 10d) 에 의해 전원 전압 (VDD) 이 정해진 전압 범위로 천이한 것을 검출하여 인터럽트 신호를 해제한다. 그때까지 인터럽트 조건 접수 회로 (20a 및 20b) 에 의해 미리 정해지는 소정 전압을 출력하며, 인터럽트 신호가 해제되면 입력된 신호의 출력을 허가하여 출력 신호로서 출력할 수 있다. 그리고, 전원 투입 직후에 검출 회로로부터 출력될 수 있는 불안정한 상태를 나타내는 신호의 출력을 회피함으로써, 출력되는 신호의 신뢰도를 확보할 수도 있게 된다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 생성 회로 (10a) 는, 판정 회로가, 미리 정해지는 전위차에 의해 나타내어지는 오프셋 전압을 만족하지 않는 경우에 인터럽트 신호를 출력하며, 그 전위차가 그 오프셋 전압을 만족하는 경우에 인터럽트 신호를 해제한다.

이로써, 인터럽트 조건 생성 회로 (10a) 는, 미리 정해지는 소정의 전위차를 임계값으로서 설정하고, 그 임계값에 기초하여 입력되는 신호의 전압 천이를 검출할 수 있으며, 출력되는 신호를 제어하는 인터럽트 신호를 정확하게 생성할 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 생성 회로 (10b) 는, 전원 투입으로부터 미리 정해지는 시간이 경과할 때까지 인터럽트 신호를 출력하며, 그 시간이 경과한 후에 인터럽트 신호를 해제한다.

이로써, 인터럽트 조건 생성 회로 (10b) 는, 미리 정해지는 소정 시간 경과할 때까지 인터럽트 조건 접수 회로 (20a 및 20b) 의 출력 신호를 확정시키는 인터럽트 신호를 출력할 수 있으며, 출력되는 신호를 제어하는 인터럽트 신호를 정확하게 생성할 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 생성 회로 (10c 및 10d) 는, 미리 정해지는 임계값 전압에 기초한 비교에 의해, 전원 전압 (VDD) 이 그 임계값 전압을 만족하지 않는 경우에 인터럽트 신호를 출력하며, 그 전원 전압 (VDD) 이 그 임계값 전압을 만족하는 경우에 인터럽트 신호를 해제한다.

또, 본 발명에 의하면, 상기 발명에 있어서, 미리 정해지는 임계값 전압은, 스위칭 동작을 실시하는 트랜지스터 (Q1 및 Q2) 에 의해 설정된 임계값 전압으로 한다.

이로써, 인터럽트 조건 생성 회로 (10c 및 10d) 는, 분압 회로 등에 의해 전압 설정을 실시하지 않고 전압 비교를 실시할 수 있다. 전압의 비교는, 반도체 소자가 갖는 임계값 전압에 기초하여 정한다. 입력된 전원 전압 (VDD) 을 판정할 수 있고, 출력되는 신호를 제어하는 인터럽트 신호를 정확하게 생성할 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 생성 회로 (10c 및 10d) 는, 인터럽트 신호의 상태를 유지하는 유지 회로를 구비한다.

이로써, 인터럽트 조건 생성 회로 (10c 및 10d) 로부터 출력되는 인터럽트 신호는, RS 플립 플롭 (14) 에 의해 유지됨으로써, 잡음 등의 영향에 의한 출력 신호의 상태 반전을 방지하고, 입력된 인터럽트 신호에 따라 출력하는 신호의 논리를 확정함으로써, 출력되는 신호의 신뢰도를 확보할 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 생성 회로 (10c) 는, 전원 투입으로부터 미리 정해지는 시간이 경과할 때까지 RS 플립 플롭 (14) 을 리셋하는 리셋 지시를 출력하고, 그 시간이 경과한 후에 RS 플립 플롭 (14) 을 리셋하는 리셋 지시를 해제하며, 전원 전압 (VDD) 이 미리 정해지는 소정 전압에 도달한 것을 검출한 경우에 RS 플립 플롭 (14) 을 세트하여 인터럽트 신호를 해제한다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 생성 회로 (10d) 는, 미리 정해지는 임계값 전압에 기초한 비교에 의해, 전원 전압 (VDD) 이 그 임계값 전압을 만족하지 않는 경우에 RS 플립 플롭 (14) 을 리셋하는 리셋 지시를 출력하고, 그 전원 전압 (VDD) 이 그 임계값 전압을 만족하는 경우에 RS 플립 플롭 (14) 을 리셋하는 리셋 지시를 해제하며, 전원 전압 (VDD) 이 미리 정해지는 소정 전압에 도달한 것을 검출한 경우에 RS 플립 플롭 (14) 을 세트하여 인터럽트 신호를 해제한다.

이로써, 입력 신호의 판정 결과를 유지할 수 있기 때문에, 잡음 등의 영향에 의한 출력 신호의 상태 반전을 방지하고, 입력된 인터럽트 신호에 따라 출력하는 신호의 논리를 확정함으로써, 출력되는 신호의 신뢰도를 확보할 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 접수 회로 (20a) 는, 인터럽트 신호에 의한 인터럽트가 해제될 때까지 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하는 인터럽트 상태로 설정되는 경우에 소정의 논리 신호를 출력하며, 그 인터럽트 상태가 해제된 해제 상태인 경우에 입력 신호에 따라 출력하는 신호의 논리를 선택한다.

이로써, 인터럽트 조건 접수 회로 (20a) 는, 입력 신호에 의존하지 않고, 입력된 인터럽트 신호에 따라 출력하는 신호의 논리를 확정함으로써, 출력되는 신호의 신뢰도를 확보할 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 인터럽트 조건 접수 회로 (20b) 는, 인터럽트 신호에 의한 인터럽트가 해제될 때까지 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하는 인터럽트 상태로 설정되는 경우에 소정의 전압 신호를 출력하며, 그 인터럽트 상태가 해제된 해제 상태인 경우에 입력 신호에 따라 출력하는 신호의 전압을 선택한다.

이로써, 인터럽트 조건 접수 회로 (20b) 는, 입력 신호에 의존하지 않고, 입력된 인터럽트 신호에 따라 출력하는 신호의 전압을 확정함으로써, 출력되는 신호의 신뢰도를 확보할 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 콤퍼레이터 (30) 는, 입력된 입력 신호를 검출한다. 인터럽트 조건 접수 회로 (20a) 는, 콤퍼레이터 (30) 의 출력 신호 (Sg) 가 입력되어, 인터럽트 조건 생성 회로 (10a, 10b, 10c 및 10d) 로부터 입력되는 인터럽트 신호에 따라 출력되는 출력 신호 (Vout) 를 생성한다.

이로써, 센서 회로로부터의 입력 신호가 콤퍼레이터 (30) 에 의해 판정 처리된다. 콤퍼레이터 (30) 로부터 출력되는 신호에 포함되는 전원 투입 시의 오검출 신호는, 인터럽트 조건 접수 회로 (20a) 에 의해 차단되어 검출 신호로서 출력시키지 않을 수 있다.

또, 본 발명에 의하면, 상기 발명에 있어서, 콤퍼레이터 (30) 는, 입력된 입력 신호를 검출한다. 인터럽트 조건 접수 회로 (20b) 는, 인터럽트 조건 생성 회로 (10a 및 10b) 로부터 입력되는 인터럽트 신호 (제어 신호 (Scont)) 에 따라 출력하는 신호 (Sa') 및 신호 (Sf') 를 생성하여, 콤퍼레이터 (30) 에 출력 신호를 입력한다.

이로써, 전원 투입 시에 발생할 수 있는 오검출 신호에 대해, 센서 회로로부터의 입력 신호를 인터럽트 조건 접수 회로 (20a) 에 의해 차단함으로써, 후단에 접속되는 콤퍼레이터 (30) 로부터 출력되는 신호에 오검출 신호를 포함시키지 않을 수 있다.

또, 본 발명에 의하면, 센서 장치 (1) 는, 상기의 발명 중 어느 것에 기재되는 검출 회로 (100, 200, 300, 400, 500 및 600) 에 의해, 센서 (900) 에 의해 검출된 물리량에 따른 정보를 출력하고, 그 물리량을 나타내는 정보를 검출한다.

이로써, 센서 장치 (1) 로부터 출력되는 신호의 전원 투입 과정에 있어서의 미확정 상태를 회피시킴으로써, 출력되는 신호의 신뢰도를 확보할 수 있다. 그리고, 센서 장치 (1) 는, 각각의 검출 회로를 사용하여 구성함으로써 전력 절약화가 가능해진다. 전원 전압 (VDD) 을 직접 검출하는 검출 회로를 포함하여 구성함으로써, 검출 회로의 규모를 삭감하면서 검출 품질을 확보할 수 있게 된다.

또, 본 발명에 의하면, 상기 발명에 있어서, 센서 (900) 는 온도를 검출하는 온도 센서이다.

이로써, 센서 장치 (1) 는, 온도를 검출하는 온도 센서를 형성할 수 있고, 센서 장치 (1) 로부터 출력되는 신호의 전원 투입 과정에 있어서의 미확정 상태를 회피시킴으로써, 출력되는 신호의 신뢰도를 확보할 수 있다. 그리고, 센서 장치 (1) 는, 각각의 검출 회로를 사용하여 구성함으로써 전력 절약화가 가능해진다. 전원 전압 (VDD) 을 직접 검출하는 검출 회로를 포함하여 구성함으로써, 검출 회로의 규모를 삭감하면서 검출 품질을 확보할 수 있게 된다.

또한, 본 발명은 상기의 각 실시형태에 한정되지는 않으며, 본 발명의 취지를 일탈하지 않는 범위에서 변경 가능하다. 검출 회로 (100, 200, 300, 400, 500 및 600) 가 구비하는 콤퍼레이터 (30), 오프셋 콤퍼레이터 (11) 의 접속, 입력되는 신호의 전압 설정 등에 의해 출력되는 신호의 극성을 반전시킬 수도 있다.

또한, 본 발명의 검출 회로는, 검출 회로 (100, 200, 300, 400, 500 및 600) 가 상당한다. 또, 본 발명의 인터럽트 조건 생성 회로는, 인터럽트 조건 생성 회로 (10a, 10b) 가 상당한다. 또, 본 발명의 인터럽트 조건 접수 회로와, 인터럽트 조건 접수 회로 (20a, 20b) 가 상당한다. 또, 본 발명의 판정 회로는, 오프셋 콤퍼레이터 (11) 가 상당한다. 또, 본 발명의 유지 회로는, RS 플립 플롭 (14) 이 상당한다. 또, 본 발명의 센서 장치는, 센서 장치 (1) 가 상당한다. 또, 본 발명의 검출부는, 센서 (900) 가 상당한다.

100: 검출 회로
10a: 인터럽트 조건 생성 회로
11: 오프셋 콤퍼레이터
11b: 바이어스 전압원
11c: 콤퍼레이터
20a: 인터럽트 조건 접수 회로
21: 출력 설정 회로
21a: 인버터
21b: NAND 게이트
30: 콤퍼레이터

Claims

입력된 입력 신호를 검출하며 출력 신호를 출력하는 검출 회로로서,
입력된 전원 전압과 입력된 상기 입력 신호의 전압을 비교하는 비교기를 구비하고, 상기 비교기가 상기 전원 전압과 상기 입력 신호의 전압을 비교한 결과에 기초하여, 상기 전원 전압이 정해진 전압 범위로 천이할 때까지 인터럽트 신호를 출력하는 인터럽트 조건 생성 회로와,
상기 인터럽트 신호에 의한 인터럽트가 해제될 때까지 상기 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하며, 상기 인터럽트 신호에 의한 인터럽트가 해제되면 상기 입력 신호의 출력을 허가하여 출력 신호로서 출력하는 인터럽트 조건 접수 회로를 구비하는 것을 특징으로 하는 검출 회로.
제 1 항에 있어서,
상기 인터럽트 조건 생성 회로는,
미리 정해지는 전위차에 의해 나타내어지는 오프셋 전압을 일방의 입력에 설정하고, 입력되는 2 개의 신호의 전위차가 상기 오프셋 전압을 만족하지 않는 경우에 상기 인터럽트 신호를 출력하며, 상기 전위차가 상기 오프셋 전압을 만족하는 경우에 상기 인터럽트 신호를 해제하는 판정 회로를 구비하는 것을 특징으로 하는 검출 회로.
제 1 항 또는 제 2 항에 있어서,
상기 인터럽트 조건 생성 회로는,
전원 투입으로부터 미리 정해지는 시간이 경과할 때까지 상기 인터럽트 신호를 출력하며, 상기 시간이 경과한 후에 상기 인터럽트 신호를 해제하는 것을 특징으로 하는 검출 회로.
제 1 항 또는 제 2 항에 있어서,
상기 인터럽트 조건 생성 회로는,
미리 정해지는 임계값 전압에 기초한 비교에 의해, 상기 전원 전압이 상기 임계값 전압을 만족하지 않는 경우에 상기 인터럽트 신호를 출력하며, 상기 전원 전압이 상기 임계값 전압을 만족하는 경우에 상기 인터럽트 신호를 해제하는 것을 특징으로 하는 검출 회로.
제 4 항에 있어서,
상기 미리 정해지는 임계값 전압은, 스위칭 동작을 실시하는 반도체 소자에 의해 설정된 임계값 전압으로 하는 것을 특징으로 하는 검출 회로.
제 1 항 또는 제 2 항에 있어서,
상기 인터럽트 조건 생성 회로는,
상기 인터럽트 신호의 상태를 유지하는 유지 회로를 구비하는 것을 특징으로 하는 검출 회로.
제 6 항에 있어서,
상기 인터럽트 조건 생성 회로는,
상기 전원 투입으로부터 미리 정해지는 시간이 경과할 때까지 상기 유지 회로를 리셋하는 리셋 지시를 출력하고, 상기 시간이 경과한 후에 상기 리셋 지시를 해제하며,
상기 전원 전압이 미리 정해지는 소정 전압에 도달한 것을 검출한 경우에 상기 유지 회로를 세트하여 상기 인터럽트 신호를 해제하는 것을 특징으로 하는 검출 회로.
제 6 항에 있어서,
상기 인터럽트 조건 생성 회로는,
미리 정해지는 임계값 전압에 기초한 비교에 의해, 상기 전원 전압이 상기 임계값 전압을 만족하지 않는 경우에 상기 유지 회로를 리셋하는 리셋 지시를 출력하고, 상기 전원 전압이 상기 임계값 전압을 만족하는 경우에 상기 리셋 지시를 해제하며,
상기 전원 전압이 미리 정해지는 소정 전압에 도달한 것을 검출한 경우에 상기 유지 회로를 세트하여 상기 인터럽트 신호를 해제하는 것을 특징으로 하는 검출 회로.
제 1 항 또는 제 2 항에 있어서,
상기 인터럽트 조건 접수 회로는,
상기 인터럽트 신호에 의한 인터럽트가 해제될 때까지 상기 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하는 인터럽트 상태로 설정되는 경우에 소정의 논리 신호를 출력하며, 상기 인터럽트 상태가 해제된 해제 상태인 경우에 상기 입력 신호에 따라 출력하는 신호의 논리를 선택하는 것을 특징으로 하는 검출 회로.
제 1 항 또는 제 2 항에 있어서,
상기 인터럽트 조건 접수 회로는,
상기 인터럽트 신호에 의한 인터럽트가 해제될 때까지 상기 입력 신호의 출력을 허가하지 않고 소정 전압을 출력 신호로서 출력하는 인터럽트 상태로 설정되는 경우에 소정의 전압 신호를 출력하며, 상기 인터럽트 상태가 해제된 해제 상태인 경우에 상기 입력 신호에 따라 출력하는 신호의 전압을 선택하는 것을 특징으로 하는 검출 회로.
삭제
삭제
제 1 항 또는 제 2 항에 기재된 검출 회로와,
검출된 물리량에 따른 정보를 출력하는 검출부를 구비하는 것을 특징으로 하는 센서 장치.
제 13 항에 있어서,
상기 검출부는,
온도를 검출하는 온도 센서인 것을 특징으로 하는 센서 장치.