JP5687091B2

JP5687091B2 - 電源電圧検出回路

Info

Publication number: JP5687091B2
Application number: JP2011039277A
Authority: JP
Inventors: 裕司藤田
Original assignee: Renesas Electronics Corp
Current assignee: Renesas Electronics Corp
Priority date: 2011-02-25
Filing date: 2011-02-25
Publication date: 2015-03-18
Anticipated expiration: 2031-02-25
Also published as: JP2012178627A

Description

本発明は、電源電圧検出回路に関する。

主として直流電源により動作する電子回路は、電源投入時等において電源電圧が動作保証範囲に到達するまでの低電圧時に動作が安定しない。したがって、この低電圧時には、電子回路の出力が不定を示す。それにより、電子回路自体や次に接続される機器に過電流が流れる。そのため、最悪の場合、これらの回路が破壊に至るなどの不具合が発生する。このような不具合を回避するため、通常、電子回路は電源電圧検出回路を内蔵している。この電源電圧検出回路の出力信号により、動作保証範囲に到達していない低電圧時には、電子回路の出力信号を強制的に停止させる。なお、この手法は一般的にＵＶＬＯ（ＵｎｄｅｒＶｏｌｔａｇｅＬｏｃｋＯｕｔ）とも呼ばれている。

特開２００７−２５８５３０号公報には、電子・電気機器の動作電圧である内部電源電圧の低下を検出する低電圧検出回路が開示されている。この低電圧検出回路は、第１、第２、および第３のスイッチング素子と、第１および第２の動作点規定素子とを備える。第１のスイッチング素子は、入力電圧に応じて動作し、第２のスイッチング素子は、第１のスイッチング素子の動作に伴って動作して、内部電源電圧よりも高い補助電源電圧を規定する。第３のスイッチング素子は、第１のスイッチング素子の動作に伴って動作して、補助電源電圧と内部電源電圧との間にある低電圧検出電圧を規定する。第１の動作点規定素子は、第２のスイッチング素子の動作点を規定する。第２の動作点規定素子は、第３のスイッチング素子の動作点を規定し、補助電源電圧が低電圧検出電圧以下となった際、第３のスイッチング素子が補助電源電圧の低下を検知する。

この低電圧検出回路が低電圧検出信号を正確に出力するためには、基準電圧が正常に動作している必要がある。しかし、通常、基準電圧を生成する回路は、入力電圧に基づいて基準電圧を生成し、出力する。そのため、入力電圧が所定の電圧に達するまでは基準電圧生成回路の動作が不安定である。したがって、この低電圧検出回路は、電源（入力電圧）投入時に低電圧検出信号を正確に出力することが困難である。

このような問題点を解決する方法として、直流電源からの電源電圧の供給により動作する電子回路の電源電圧低下検出回路が、特開２００５−２７８０５６号公報に開示されている。この電源電圧低下検出回路は、基準電圧源と、分圧器と、スイッチ回路と、比較器とを備える。基準電圧源は、基準電圧を出力する。分圧器は、印加した電圧を分圧して出力する。直流電源と基準電圧源とに接続されるスイッチ回路は、基準電圧が所定値以上のときにオン状態となって分圧器に電源電圧を印加する。比較器は、基準電圧と分圧器の出力電圧とを入力して電源電圧低下検出信号を出力する。

しかし、このような回路の場合、基準電圧ＶＲＥＦと電源電圧ＶＣＣの分圧出力とを比較するための比較器を設ける必要がある。そのため、回路規模が増大してしまう。また、電源電圧ＶＣＣが低く基準電圧ＶＲＥＦが安定しない範囲では、比較器の２つの入力電圧は共に０Ｖを示し、比較器の出力が安定しない。さらに、一般的に比較器にも基準電圧ＶＲＥＦが必要である。したがって、基準電圧ＶＲＥＦが安定しない範囲では比較器自体が正常に動作しないため、比較器の出力が安定しない。つまり、この回路は、電源電圧ＶＣＣを正確に検出できない。

また、特開２０１０−２２３７９６号公報には、基準信号生成回路と、第１のトランジスタと、電圧生成回路と、第２のトランジスタとを備える電源電圧検出回路が開示されている。基準信号生成回路は、電源電圧に基づいて基準信号を生成する。第１のトランジスタは、基準信号に基づいて第１及び第２の端子間を流れる電流が制御される。電圧生成回路は、電源電圧と第１のトランジスタの第１の端子との間に直列に接続され、電源電圧に応じた制御電圧を生成し、出力する。第２のトランジスタは、制御電圧に基づいて、電源電圧を出力するか否かを制御する。この回路は、簡単な回路構成ではあるものの、トランジスタをオン状態にする制御電圧値を設定するときの電圧値がダイオード電圧の整数倍と限定的になる。

特開２００７−２５８５３０号公報特開２００５−２７８０５６号公報特開２０１０−２２３７９６号公報

本発明は、簡単な構成で電源投入時にも精度よく電源電圧の状態を検出することができる電源電圧検出回路を提供する。

以下に、［発明を実施するための形態］で使用される番号・符号を用いて、課題を解決するための手段を説明する。これらの番号・符号は、［特許請求の範囲］の記載と［発明を実施するための形態］との対応関係を明らかにするために付加されたものである。ただし、それらの番号・符号を、［特許請求の範囲］に記載されている発明の技術的範囲の解釈に用いてはならない。

本発明の観点では、電源電圧検出回路は、第１スイッチ（１２２）と、判定信号生成回路（１１０）と、第２スイッチ（１２４）と、第１負荷素子（１２６）とを具備する。第１スイッチ（１２２）は、基準信号に基づいて開閉が制御される。判定信号生成回路（１１０）は、第１電源電圧（ＶＤＤ）と第２電源電圧（ＶＳＳ）とに基づいて電源電圧判定信号（ＶＧ）を生成する。第２スイッチ（１２４）は、電源電圧判定信号（ＶＧ）に基づいて開閉が制御される。第１スイッチ（１２２）と第２スイッチ（１２４）とは直列に接続されてスイッチ部を形成する。第１負荷素子（１２６）は、第１電源電圧（ＶＤＤ）とスイッチ部（１２２／１２４）との間に直列に挿入される。スイッチ部（１２２／１２４）は、基準信号（Ｖｒｅｆ）が所定の第１電圧（Ｖｔｈ）を超え、電源電圧判定信号（ＶＧ）が所定の第２電圧（Ｖｔｈ）を超えたとき回路を閉成して第１負荷素子（１２６）に電流を供給し、第１負荷素子（１２６）とスイッチ部（１２２／１２４）との接続ノードから第１電源電圧（ＶＤＤ）の状態を示す第１出力信号（ＶＯＵＴ）を出力する。

本発明によれば、簡単な構成で精度よく電源電圧の状態を検出することができる電源電圧検出回路を提供することができる。

図１は、本発明の第１の実施の形態に係る電源電圧検出回路の構成を示す回路図である。図２は、本発明の第１の実施の形態に係る電源電圧検出回路の入出力特性を説明する図である。図３Ａは、本発明の第１の実施の形態に係る電源電圧検出回路の動作を説明するためのタイミング図である。図３Ｂは、本発明の第１の実施の形態に係る電源電圧検出回路の動作を説明するためのタイミング図である。図４は、本発明の第１の実施の形態に係る電源電圧検出回路が用いられる回路例を説明する図である。図５Ａは、回路例の動作を説明するタイミング図である。図５Ｂは、回路例の動作を説明するタイミング図である。図６は、本発明の第２の実施の形態に係る電源電圧検出回路の構成を示す回路図である。図７は、本発明の第３の実施の形態に係る電源電圧検出回路の構成を示す回路図である。図８は、本発明の第３の実施の形態に係る電源電圧検出回路の入出力特性を説明する図である。

図面を参照して本発明を実施するための形態を説明する。

（第１の実施の形態）
図１は、本発明の第１の実施の形態に係る電源電圧検出回路の構成を示す回路図である。電源電圧検出回路は、電源電圧ＶＤＤに基づいて電源電圧判定信号ＶＧを生成する判定信号生成回路１１０と、電源電圧判定信号ＶＧと基準信号である基準電圧Ｖｒｅｆとに基づいて出力信号ＶＯＵＴを生成する電圧生成回路１２０とを具備する。図１に示される電源電圧検出回路は、さらに、出力回路１３０、基準電圧源１４０を具備する。出力回路１３０は、出力信号ＶＯＵＴを論理反転して、出力信号ＶＯ＿ＩＮＶを出力する。基準電圧源１４０は、基準電圧（基準信号）Ｖｒｅｆを生成して出力する基準信号生成回路である。

判定信号生成回路１１０は、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続される負荷素子である抵抗素子１１２、１１４を備える分圧器である。判定信号生成回路１１０は、電圧（ＶＤＤ−ＶＳＳ）を分圧して電源電圧判定信号ＶＧを生成する。したがって、抵抗素子１１２および抵抗素子１１４の抵抗値の比を変えることにより電源電圧判定信号ＶＧの電圧を調整することができる。抵抗素子１１２、１１４は、互いに近傍に配置され、特性的に類似するため、抵抗素子１１２、１１４の抵抗値の比は安定する。したがって、安定した電源電圧判定信号ＶＧを生成することができる。

電圧生成回路１２０は、第１スイッチとしてのＮチャネルＭＯＳトランジスタ１２２と、第２スイッチとしてのＮチャネルＭＯＳトランジスタ１２４と、抵抗素子１２６とを備える。抵抗素子１２６、トランジスタ１２４、トランジスタ１２２は、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続される。トランジスタ１２２は、ゲートに基準信号Ｖｒｅｆを印加され、基準電圧Ｖｒｅｆに応答してオンオフ状態を切り替える。トランジスタ１２４は、ゲートに電源電圧判定信号ＶＧを印加され、電源電圧判定信号ＶＧに応答してオンオフ状態を切り替える。抵抗素子１２６とトランジスタ１２４との接続ノードの電圧すなわち出力信号ＶＯＵＴは、トランジスタ１２２およびトランジスタ１２４のうちの少なくとも一方がオフ状態のときには抵抗素子１２６に電流が流れないため、電源電圧ＶＤＤとほぼ同じ電圧を示す。また、トランジスタ１２２およびトランジスタ１２４の両方がオン状態のときには抵抗素子１２６に電流が流れ、出力信号ＶＯＵＴは抵抗素子１２６の抵抗値と、トランジスタ１２２、１２４のオン抵抗の抵抗値との比により定まる電圧になる。このとき、トランジスタ１２２、１２４のオン抵抗は、抵抗素子１２６に比べて無視できるほど小さいため、出力信号ＶＯＵＴは、ほぼ電圧ＶＳＳと同じ電圧を示す。なお、第１スイッチであるトランジスタ１２２と第２スイッチであるトランジスタ１２４とは、どちらが電源電圧ＶＳＳに接続されてもよく、スイッチ部を形成する。

出力回路１３０は、第３スイッチとしてのＰチャネルＭＯＳトランジスタ１３２と、負荷素子としての抵抗素子１３４とを備える。トランジスタ１３２と抵抗素子１３４とは、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続され、トランジスタ１３２と抵抗素子１３４との接続ノードから出力信号ＶＯ＿ＩＮＶが出力される。トランジスタ１３２のゲートには、電圧生成回路１２０から出力される出力信号ＶＯＵＴが印加される。出力信号ＶＯＵＴと電源電圧ＶＤＤとの電圧差が閾値電圧Ｖｔｈ以上になると、トランジスタ１３２は、オン状態になる。したがって、出力信号ＶＯ＿ＩＮＶは、トランジスタ１３２がオフ状態である間は抵抗素子１３４によって電源電圧ＶＳＳとほぼ同じ電圧を示し、トランジスタ１３２がオン状態になると抵抗素子１３４に電流が流れ、トランジスタ１３２のオン抵抗を無視すると電源電圧ＶＤＤとほぼ同じ電圧を示す。負荷素子は、抵抗素子に限定されないが、電源電圧ＶＤＤが低いときの出力信号ＶＯ＿ＩＮＶを安定させるためには、抵抗素子１３４のように電源電圧ＶＤＤの影響を受けない受動素子が好ましい。また、ここでは、出力回路１３０は、論理反転動作を行う反転回路としているが、スイッチを直列に接続してＮＡＮＤ回路としたり、スイッチを並列に接続してＮＯＲ回路としたり、他の回路とすることもできる。

基準電圧源１４０は、ここでは、電源電圧ＶＤＤ、電源電圧ＶＳＳとの間に接続され、電源電圧ＶＤＤ、電源電圧ＶＳＳに基づいて、基準信号である基準電圧Ｖｒｅｆを生成して出力するが、他の電源系の回路であってもよい。また、基準電圧源１４０は、動作準備完了を示す信号を基準信号として出力する他の機能を有する回路であってもよい。

図２を参照して、第１の実施の形態に係る電源電圧検出回路の動作を説明する。ここでは、電源電圧ＶＳＳが０ボルト（０Ｖ）として説明する。

電源投入直後等であって電源電圧ＶＤＤが低い場合、基準電圧源１４０が出力する基準電圧Ｖｒｅｆもほぼ０Ｖである。したがって、トランジスタ１２２はオフ状態である。したがって、抵抗素子１２６に電流が流れないため、出力信号ＶＯＵＴは、電源電圧ＶＤＤとほぼ同じ電圧となり、電源電圧ＶＤＤの上昇に伴って上昇する。抵抗素子１２６に電圧降下が起きないため、電源電圧ＶＤＤが上昇してもトランジスタ１３２はオフ状態である。したがって、出力信号ＶＯ＿ＩＮＶは、抵抗素子１３４によりロウレベル（０Ｖ）を示す。

電源電圧ＶＤＤがさらに上昇して電圧Ｖ１を超えると、基準電圧源１４０から基準電圧Ｖｒｅｆが出力される。つまり、電圧Ｖ１は、基準電圧源１４０が安定した基準電圧を生成するために必要な電圧である。基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈを超えると、トランジスタ１２２がオン状態になる。また、トランジスタ１２４は、分圧器である判定信号生成回路１１０から出力される電源電圧判定信号ＶＧにより制御される。電源電圧判定信号ＶＧは、抵抗素子１１２、１１４の抵抗値をそれぞれ、Ｒ１、Ｒ２とすると、ＶＧ＝ＶＤＤ・Ｒ１／（Ｒ１＋Ｒ２）と表される。図２に示されるように、電源電圧判定信号ＶＧは、電源電圧ＶＤＤに比例して上昇するが、トランジスタ１２４の閾値電圧Ｖｔｈを超えていないため、トランジスタ１２４はオフ状態である。したがって、抵抗素子１２６には電流が流れず、出力信号ＶＯＵＴは、抵抗素子１２６を介して電源電圧ＶＤＤ（ハイレベル）を維持する。トランジスタ１３２はオフ状態であり、出力信号ＶＯ＿ＩＮＶも０Ｖ（ロウレベル）を維持する。

さらに電源電圧ＶＤＤが上昇して検出電圧ＶＯＬを超えると、電源電圧判定信号ＶＧが閾値電圧Ｖｔｈを超え、トランジスタ１２４がオン状態になる。つまり、検出電圧ＶＯＬは、トランジスタ１２４がオン状態になるために必要な電圧である。その結果、トランジスタ１２２と、トランジスタ１２４とが共にオン状態となるため、抵抗素子１２６に電流が流れる。抵抗素子１２６に電圧降下が生じ、出力信号ＶＯＵＴは、ロウレベル（０Ｖ）になる。同時に、トランジスタ１３２がオン状態になるため、出力信号ＶＯ＿ＩＮＶは、ハイレベル（ＶＤＤ）を示す。さらに、電源電圧ＶＤＤの上昇に伴って、出力信号ＶＯ＿ＩＮＶの電圧は上昇する。出力信号ＶＯＵＴは、電源電圧ＶＤＤが上昇しても、ロウレベル（０Ｖ）である。

図２には、電源電圧ＶＤＤが検出電圧ＶＯＬのときに電源電圧判定信号ＶＧが閾値電圧Ｖｔｈを示し、それより低い電源電圧ＶＤＤにおいて基準電圧源１４０が動作して基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈを超える場合の動作が示されている。電源電圧ＶＤＤが検出電圧ＶＯＬのときに電源電圧判定信号ＶＧが閾値電圧Ｖｔｈを示し、それより高い電源電圧ＶＤＤにおいて基準電圧源１４０が動作して基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈを超える場合には、トランジスタ１２４がオン状態になった後、基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈを超えてトランジスタ１２２がオン状態になる。トランジスタ１２２がオン状態になって、出力信号ＶＯＵＴがロウレベル（０Ｖ）、出力信号ＶＯ＿ＩＮＶがハイレベル（ＶＤＤ）になる。すなわち、トランジスタ１２２、１２４が共にオン状態になると、出力信号ＶＯＵＴがロウレベル（０Ｖ）、出力信号ＶＯ＿ＩＮＶがハイレベル（ＶＤＤ）になる。

このように、本実施の形態に係る電源電圧検出回路は、電源電圧ＶＤＤが検出電圧ＶＯＬに達し、且つ、基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈに達したことを出力信号ＶＯ＿ＩＮＶによって示すことができる。出力信号ＶＯＵＴは、電源電圧ＶＤＤと同じ電圧であれば、電源電圧ＶＤＤが低い状態であるかまたは基準電圧Ｖｒｅｆが低い状態であるかを示し、ロウレベル（０Ｖ）になったときに電源電圧ＶＤＤが検出電圧ＶＯＬに達し、且つ、基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈに達したことを示す。したがって、本実施の形態に係る電源電圧検出回路は、電源電圧ＶＤＤが検出電圧ＶＯＬに達し、基準電圧Ｖｒｅｆが所定の電圧に達したか否かを判定することができる。

次に、図３Ａ、図３Ｂを参照して、時間経過を追って電源電圧検出回路の動作を説明する。

図３Ａは、基準電圧源１４０の動作が速く、基準電圧Ｖｒｅｆが電源電圧判定信号ＶＧより早い時期に立ち上がる場合の各部の電圧変化を示す図である。電源投入により、電源電圧ＶＤＤは徐々に上昇する。電源電圧ＶＤＤが電圧Ｖ１に達すると、基準電圧源１４０は、基準電圧Ｖｒｅｆを出力する。基準電圧Ｖｒｅｆは、時刻ｔ０において、閾値電圧Ｖｔｈを超え、トランジスタ１２２はオン状態になる。このとき、電源電圧判定信号ＶＧは、閾値電圧Ｖｔｈを超えておらず、トランジスタ１２４はオフ状態である。したがって、出力信号ＶＯ＿ＩＮＶは、ロウレベル（０Ｖ）である。

電源電圧ＶＤＤが上昇し、時刻ｔ１において、分圧された電圧である電源電圧判定信号ＶＧが閾値電圧Ｖｔｈを超えると、トランジスタ１２４がオン状態になる。このとき電源電圧ＶＤＤは検出電圧ＶＯＬを示す。トランジスタ１２２、トランジスタ１２４共にオン状態になるため、抵抗素子１２６に電流が流れ、出力信号ＶＯＵＴはロウレベルになる。トランジスタ１３２がオン状態になり、抵抗素子１３４に電流が流れて、出力信号ＶＯ＿ＩＮＶはハイレベル（ＶＤＤ）になる。その後、電源電圧ＶＤＤの上昇に応じて、出力信号ＶＯ＿ＩＮＶの電圧は高くなる。

図３Ｂは、基準電圧源１４０の動作が遅く、基準電圧Ｖｒｅｆの立ち上がりが、電源電圧判定信号ＶＧの立ち上がりより遅い場合の各部の電圧変化を示す図である。電源投入により、電源電圧ＶＤＤは徐々に上昇し、それに伴って電源電圧判定信号ＶＧの電圧も上昇する。時刻ｔ１において、電源電圧ＶＤＤが検出電圧ＶＯＬとなり、電源電圧判定信号ＶＧが閾値電圧Ｖｔｈを超える。電源電圧判定信号ＶＧがゲートに印加されるトランジスタ１２４はオン状態になる。このとき、基準電圧源１４０は、まだ正常動作状態になっておらず、基準電圧Ｖｒｅｆは低く、トランジスタ１２２はオフ状態である。したがって、出力信号ＶＯ＿ＩＮＶは、ロウレベル（０Ｖ）である。

電源電圧ＶＤＤが上昇して電圧Ｖ１を超えると、基準電圧源１４０が正常に動作する。時刻ｔ２において、基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈを超えると、トランジスタ１２２がオン状態になる。トランジスタ１２２、トランジスタ１２４共にオン状態になるため、抵抗素子１２６に電流が流れ、出力信号ＶＯＵＴはロウレベルになる。トランジスタ１３２がオン状態になり、抵抗素子１３４に電流が流れて、出力信号ＶＯ＿ＩＮＶはハイレベル（ＶＤＤ）になる。その後、電源電圧ＶＤＤの上昇に応じて、出力信号ＶＯ＿ＩＮＶの電圧は高くなる。

このように、本実施の形態に係る電源電圧検出回路は、電源電圧ＶＤＤが検出電圧ＶＯＬに達し、且つ、基準電圧Ｖｒｅｆが閾値電圧Ｖｔｈに達したことを検出することができる。すなわち、本実施の形態に係る電源電圧検出回路は、基準電圧Ｖｒｅｆの立ち上がりが早い場合には、電源電圧ＶＤＤの立ち上がりに応じて正常動作可能になったことを検出し、基準電圧Ｖｒｅｆの立ち上がりが遅い場合には、基準電圧Ｖｒｅｆの立ち上がりに応じて正常動作可能になったことを検出する。

次に、本発明の第１の実施の形態に係る電源電圧検出回路が用いられる回路例を説明する。

図４は、フォトダイオード等の受光素子により生成される光電流を電圧に変換して出力する光電流・電圧変換回路である。光電流・電圧変換回路は、例えばＦＡ（ＦａｃｔｏｒｙＡｕｔｏｍａｔｉｏｎ）関連のサーボ制御機器等において、入出力間を電気的に絶縁することを目的として用いられる。出力側の発光素子（例えば発光ダイオード）は、電気信号を供給されて発光し、入力側の受光素子（例えばフォトダイオード）に光で信号を伝える。光電流・電圧変換回路は、この受光素子により生成される電気信号を出力する受光回路として用いられる。このような受光回路は、発光ダイオードの発光、非発光に応じて出力電圧のレベルが決まる。例えば、発光ダイオードが発光した場合、出力電圧はハイレベルを示し、発光ダイオードが非発光の場合、出力電圧はロウレベルを示す。

図４に示される光電流・電圧変換回路は、光を受けて光電流を生成するフォトダイオード３００と、この光電流を電圧に変換するＩ／Ｖ変換器３０１と、基準電圧を生成する基準電圧源３０２とを備え、さらに、光電流・電圧変換回路の出力を確定させるために、電源電圧検出回路３０３と、ＡＮＤ回路３０４とを備える。Ｉ／Ｖ変換器３０１は、基準電圧源３０２が生成する基準電圧Ｖｒｅｆによって駆動される。フォトダイオード３００の出力信号（電流）は、Ｉ／Ｖ変換器３０１に入力される。Ｉ／Ｖ変換器３０１の出力信号は、ＡＮＤ回路３０４に入力される。電源電圧検出回路３０３の出力信号は、ＡＮＤ回路３０４に入力される。ＡＮＤ回路３０４の出力信号は、光電流・電圧変換回路の出力信号ＯＵＴとして出力される。

本発明の本発明の第１の実施の形態に係る電源電圧検出回路は、図４に示されるように、光電流・電圧変換回路において、電源電圧検出回路３０３として用いられる。図１に示される基準電圧源１４０は、基準電圧源３０２として、共用される。

図５Ａ、５Ｂには、電源投入時に電源電圧ＶＤＤが比較的速く立ち上がる場合の光電流・電圧変換回路の動作を示す各部の電圧波形が示される。ここでは、電源電圧ＶＤＤが比較的速く立ち上がるため、電源電圧ＶＤＤが検出電圧ＶＯＬに達した後、基準電圧源３０２が出力する基準電圧Ｖｒｅｆが立ち上がる。なお、横軸は電源投入時からの時間を示し、縦軸は電圧を示す。

図５Ａは、フォトダイオード３００に対して光入力がある場合の各部の電圧波形を示す。ここで、電源電圧ＶＤＤが検出電圧ＶＯＬ以下の場合、電源電圧検出回路３０３の出力信号ＶＯ＿ＩＮＶは、ロウレベル（０Ｖ）を示す。したがって、ＡＮＤ回路３０４により光電流・電圧変換回路の出力信号ＯＵＴもロウレベルを示す。

電源電圧ＶＤＤが検出電圧ＶＯＬに達した時点ｔ１では、電源電圧検出回路３０３のスイッチであるトランジスタ１２４はオン状態となる。基準電圧Ｖｒｅｆは、まだ立ち上がっていないため、電源電圧検出回路３０３のスイッチであるトランジスタ１２２はオフ状態となる。その結果、電源電圧検出回路３０３の出力信号ＶＯ＿ＩＮＶは、ロウレベルを示す。したがって、光電流・電圧変換回路の出力信号ＯＵＴもロウレベルを示す。

基準電圧Ｖｒｅｆが立ち上がった時点ｔ２において、電源電圧検出回路３０３のトランジスタ１２２、１２４が共にオン状態となり、電源電圧検出回路３０３の出力信号ＶＯ＿ＩＮＶがハイレベル（ＶＤＤ）を示す。したがって、光電流・電圧変換回路の出力信号ＯＵＴがハイレベルを示す。このような動作により、光電流・電圧変換回路は、基準電圧源３０２の動作が不安定な期間にも正常な出力信号を出力することができる。

図５Ｂは、フォトダイオード３００に対して光入力がない場合の各部の電圧波形を示す。図５Ａの場合と同様に、基準電圧Ｖｒｅｆが立ち上がる時点ｔ２までは、電源電圧検出回路３０３の出力信号ＶＯ＿ＩＮＶはロウレベルを示す。したがって、光電流・電圧変換回路の出力信号ＯＵＴもロウレベルを示す。

基準電圧Ｖｒｅｆの立ち上がる時点ｔ２以降では、電源電圧検出回路３０３の出力信号ＶＯ＿ＩＮＶがハイレベルを示す。このとき、基準電圧Ｖｒｅｆが正常に供給されているため、Ｉ／Ｖ変換器３０１の出力信号ＩＶＯは、正常動作のロウレベルを示す。したがって、光電流・電圧変換回路の出力信号ＯＵＴは、正常動作のロウレベルを示す。すなわち、光入力がない場合には、電源投入時においても光電流・電圧変換回路の出力信号ＯＵＴは常に正常動作のロウレベルが保たれる。

以上のように、本発明の第１の実施の形態に係る電源電圧検出回路を電子回路に用いることにより、電源電圧ＶＤＤの検出電圧ＶＯＬから基準電圧Ｖｒｅｆが立ち上がる期間（ｔ１〜ｔ２）においてもチャタリング等が起きない。そのため、誤動作を防止することができ、理想的な電子回路の保護が可能となる。このように、本発明の第１の実施の形態に係る電源電圧検出回路は、簡単な構成で、安定して精度よく電源電圧の検出を行うことができる。

このような回路構成により、本発明の第１の実施の形態に係る電源電圧検出回路は、回路規模の大きな比較器を不要としているため、回路規模の増大を抑制することができる。また、抵抗素子１１２、１１４、１２６は、電源電圧ＶＤＤにより駆動され、基準信号によって駆動する必要がない。したがって、本発明の第１の実施の形態に係る電源電圧検出回路は、基準電圧源が動作していない場合や、不安定な動作をしている場合でも、正常に電源電圧を検出することができる。

（第２の実施の形態）
図６を参照して、第２の実施の形態を説明する。

第２の実施の形態に係る電源電圧検出回路は、図６に示されるように、電源電圧ＶＤＤに基づいて電源電圧判定信号ＶＧを生成する判定信号生成回路１１０と、電源電圧判定信号ＶＧと基準信号である基準電流Ｉｒｅｆとに基づいて出力信号ＶＯＵＴを生成する電圧生成回路１２０とを具備する。図６に示される電源電圧検出回路は、さらに、出力回路１３０、基準電流源１４０、トランジスタ１５２を具備する。出力回路１３０は、出力信号ＶＯＵＴを論理反転して、出力信号ＶＯ＿ＩＮＶを出力する。基準電流源１５０は、基準電流（基準信号）Ｉｒｅｆを生成して出力する基準信号生成回路である。トランジスタ１５２は、基準電流Ｉｒｅｆを電圧信号に変換して電圧生成回路１２０に供給する。

電圧生成回路１２０は、第１スイッチとしてのＮチャネルＭＯＳトランジスタ１２２と、第２スイッチとしてのＮチャネルＭＯＳトランジスタ１２４と、抵抗素子１２６とを備える。抵抗素子１２６、トランジスタ１２４、トランジスタ１２２は、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続される。トランジスタ１２２は、基準電流Ｉｒｅｆを電圧信号に変換した信号がゲートに印加される。したがって、トランジスタ１２２は、基準電流Ｉｒｅｆに応答してオンオフ状態を切り替える。トランジスタ１２４は、ゲートに電源電圧判定信号ＶＧを印加され、電源電圧判定信号ＶＧに応答してオンオフ状態を切り替える。抵抗素子１２６とトランジスタ１２４との接続ノードの電圧すなわち出力信号ＶＯＵＴは、トランジスタ１２２およびトランジスタ１２４のうちの少なくとも一方がオフ状態のときには抵抗素子１２６に電流が流れないため、電源電圧ＶＤＤとほぼ同じ電圧を示す。また、トランジスタ１２２およびトランジスタ１２４の両方がオン状態のときには抵抗素子１２６に基準電流Ｉｒｅｆが流れ、抵抗素子１２６の抵抗値をＲ３とすると、出力信号ＶＯＵＴは、ＶＤＤ−Ｉｒｅｆ・Ｒ３となり、この電圧は後に述べるトランジスタ１３２の閾値電圧以上に設定されている。なお、第１スイッチであるトランジスタ１２２と第２スイッチであるトランジスタ１２４とは、どちらが電源電圧ＶＳＳに接続されてもよい。

基準電流源１５０は、ここでは、電源電圧ＶＤＤ、電源電圧ＶＳＳとの間に接続され、電源電圧ＶＤＤ、電源電圧ＶＳＳに基づいて、基準信号である基準電流Ｉｒｅｆを生成して出力する。基準電流源１５０は、他の電源系の回路であってもよい。また、基準電流源１５０は、動作準備完了を示す電流信号を出力する他の機能を有する回路であってもよい。トランジスタ１５２は、ゲートとドレインとが接続され、トランジスタ１２２とともにカレントミラー回路を形成する。トランジスタ１５２は、基準電流Ｉｒｅｆを入力して電圧信号に変換し、電圧生成回路１２０に供給する。

本実施の形態に係る電源電圧検出回路は、基準信号が電流信号により供給されることを除き、動作は第１の実施の形態に係る電源電圧検出回路と同じであるため、説明は省略される。

通常、基準電圧源は、基準電流源であるバンドギャップリファレンス（ＢＧＲ）に基づいて定電圧を生成する。しかし、実際には、演算増幅器など大部分の電子回路は、基準電流源のみで動作する場合が多い。本発明の第２の実施の形態に係る電源電圧検出回路は、このような基準電圧源がない電子回路においても電源電圧ＶＤＤを検出することができる。回路規模の大きい基準電圧源１４０が不要であり、回路規模の小さな基準電流源１５０を用いることにより電源電圧検出回路を実現することができる。これにより、回路の小型化、低コストを実現することができる。

（第３の実施の形態）
図７を参照して、第３の実施の形態を説明する。第３の実施の形態に係る電源電圧検出回路では、判定信号生成回路１１０の構成が第１の実施の形態に係る電源電圧検出回路と異なる。第３の実施の形態に係る電源電圧検出回路の判定信号生成回路１１０は、負荷素子として抵抗素子１１４の代りにツェナーダイオード１１６が用いられる。したがって、判定信号生成回路１１０は、電源電圧ＶＤＤと電源電圧ＶＳＳとの間に直列に接続されるツェナーダイオード１１６と抵抗素子１１２とを備える。他の回路は第１の実施の形態に係る電源電圧検出回路と同じであり、説明を省略する。

図８を参照して、第３の実施の形態に係る電源電圧検出回路の動作を説明する。

第３の実施の形態に係る電源電圧検出回路の動作は、基本的には第１の実施の形態と同じである。電源電圧ＶＤＤがツェナー電圧ＶＺを超えるとツェナーダイオード１１６を電流が流れ、抵抗素子１１２に電圧降下が発生する。したがって、図８に示されるように、電源電圧判定信号ＶＧは、電源電圧ＶＤＤがツェナーダイオード１１６のツェナー電圧ＶＺを超えると、電源電圧ＶＤＤに応じて上昇する。電源電圧ＶＤＤが電圧Ｖ１を超えるとトランジスタ１２２がオン状態になり、電源電圧ＶＤＤが検出電圧ＶＯＬを超えるとトランジスタ１２４がオン状態になり、電源電圧検出信号ＶＯ＿ＩＮＶを出力する。第１の実施の形態との違いは、トランジスタ１２４がオン状態になる時の電源電圧値である。トランジスタ１２４の閾値電圧をＶｔｈとする。第１の実施の形態では、判定信号生成回路１１０の負荷素子である抵抗素子１１２、１１４の抵抗値をそれぞれ、Ｒ１、Ｒ２とすると、Ｖｔｈ＝ＶＯＬ・Ｒ１／（Ｒ１＋Ｒ２）より、ＶＯＬ＝Ｖｔｈ・（Ｒ１＋Ｒ２）／Ｒ１となる。第３の実施の形態に係る電源電圧検出回路では、ツェナーダイオード１１６のツェナー電圧をＶＺとすると、Ｖｔｈ＝ＶＯＬ−ＶＺより、ＶＯＬ＝Ｖｔｈ＋ＶＺとなる。このように、第３の実施の形態に係る電源電圧検出回路では、検出電圧ＶＯＬの設定が比較的容易である。また、図８に示されるように、トランジスタ１２４のゲート電圧である電源電圧判定信号ＶＧの傾きが大きく、電源電圧ＶＤＤの変化に対してのトランジスタ１２４のオンオフ感度を高くできる。

以上のように、本発明によれば、回路規模の大きな比較器が不要であり、回路の小型化が実現できる。また、本発明によれば、電源電圧検出回路は、基準電圧（あるいは基準電流）が動作していない場合や、不安定な動作をしている場合でも、正常に電源電圧を検出することができる。

また、電源投入時等において、電源電圧検出回路は、内部回路に供給される電源電圧と、内部回路（基準電圧源あるいは基準電流源）が正常動作を開始したことを示す信号とに基づいて、電源電圧を検出する。これにより、比較的速い時間で電源電圧を立ち上げた場合に起こる内部回路の遅延による検出回路の誤動作を防止することができる。

さらに、従来技術においても内部回路の基準電圧回路が動作した後に電源電圧を検出しているが、本発明の電源電圧検出回路は、この従来技術に必要であった比較器が不要である。そのため、回路の小型化を実現することができる。さらに、従来技術で問題となる基準電圧源（あるいは基準電流源）の動作が不安定な低電圧範囲においても、安定して電源電圧を検出することができる。

なお、本発明は上記実施の形態に限られたものではなく、主旨を逸脱しない範囲で適宜変更することが可能である。例えば、上記実施の形態では、スイッチとしてのトランジスタ１２２、１２４がＮチャネルＭＯＳトランジスタの場合の例について説明したがこれに限られない。例えば、ＮＰＮ型バイポーラトランジスタにも適宜変更可能である。また、上記実施の形態では、基準電圧（あるいは基準電流）によってオンオフ状態が制御されるトランジスタ１２２のドレインがトランジスタ１２４のソースに接続されているが、トランジスタ１２４のソースを電源電圧ＶＳＳに接続し、トランジスタ１２４のドレインとトランジスタ１２２のソースとを接続することも可能である。

また、上記実施の形態では、出力回路１３０として、反転回路を具備するが、他の回路でも良い。さらに、本発明の電源電圧検出回路を使用する電子回路によっては、出力信号ＶＯＵＴを直接使用することができ、この場合は出力回路１３０が不要である。

以上、実施の形態を参照して本願発明を説明したが、上記実施の形態は、矛盾のない限り組み合わせて実施可能である。また、本願発明は上記実施の形態に限定されるものではなく、本願発明の構成や詳細には、本願発明のスコープ内で当業者が理解し得る様々な変更をすることができる。

１１０判定信号生成回路
１１２、１１４抵抗素子
１１６ツェナーダイオード
１２０電圧生成回路
１２２、１２４トランジスタ
１２６抵抗素子
１３０出力回路
１３３トランジスタ
１３４抵抗素子
１４０基準電圧源
１５０基準電流源
１５２トランジスタ
３００フォトダイオード
３０１Ｉ／Ｖ変換器
３０２基準電圧源
３０３電源電圧検出回路
３０４ＡＮＤ回路

Claims

基準信号に基づいて開閉が制御される第１スイッチと、
第１電源電圧と第２電源電圧とに基づいて電源電圧判定信号を生成する判定信号生成回路と、
前記電源電圧判定信号に基づいて開閉が制御される第２スイッチと、前記第１スイッチと前記第２スイッチとは直列に接続されてスイッチ部を形成し、
第１電源電圧と前記スイッチ部との間に直列に挿入される第１負荷素子と、
前記第１電源電圧と前記第２電源電圧とに基づいて、基準電流を生成する基準電流源と、
前記基準電流を電圧信号に変換して前記基準信号として前記第１スイッチに供給する電流電圧変換回路と
を具備し、
前記スイッチ部は、前記基準信号が所定の第１電圧を超え、前記電源電圧判定信号が所定の第２電圧を超えたとき回路を閉成して前記第１負荷素子に電流を供給し、
前記第１負荷素子と前記スイッチ部との接続ノードから前記第１電源電圧の状態を示す第１出力信号を出力する
電源電圧検出回路。
前記第１電源電圧と前記第２電源電圧との間に直列に接続される第３スイッチと第２負荷素子とを備える出力回路をさらに具備し、
前記第３スイッチは、前記第１出力信号に応答して回路を開閉して前記第２負荷素子に流れる電流を制御し、
前記第３スイッチと前記第２負荷素子との接続ノードから第２出力信号を出力する
請求項１に記載の電源電圧検出回路。
判定信号生成回路は、前記第１電源電圧と前記第２電源電圧との間に直列に接続される第１抵抗素子と第２抵抗素子とを備え、
前記第１抵抗素子と前記第２抵抗素子との接続ノードの電圧を前記電源電圧判定信号として前記第２スイッチに供給する
請求項１または請求項２に記載の電源電圧検出回路。
判定信号生成回路は、前記第１電源電圧と前記第２電源電圧との間に直列に接続されるツェナーダイオードと抵抗素子とを備え、
前記ツェナーダイオードと前記抵抗素子との接続ノードの電圧を前記電源電圧判定信号として前記第２スイッチに供給する
請求項１から請求項３のいずれかに記載の電源電圧検出回路。
前記第１スイッチ、前記第２スイッチは、半導体スイッチを含む
請求項１から請求項４のいずれかに記載の電源電圧検出回路。
前記第１スイッチ、前記第２スイッチは、ＮチャネルＭＯＳトランジスタを含み、
前記第１負荷素子は、抵抗素子を含む
請求項１から請求項５のいずれかに記載の電源電圧検出回路。
前記第１スイッチ、前記第２スイッチは、ＮチャネルＭＯＳトランジスタを含み、
前記電流電圧変換回路は、ゲートとドレインとが接続され、前記基準電流をドレイン電流として流すＮチャネルＭＯＳトランジスタを含み、
前記第１スイッチのＮチャネルＭＯＳトランジスタと、前記電流電圧変換回路のＮチャネルＭＯＳトランジスタとはカレントミラー回路を形成する
請求項１に記載の電源電圧検出回路。
前記第１スイッチ、前記第２スイッチは、ＮチャネルＭＯＳトランジスタを含み、
前記第３スイッチは、ＰチャネルＭＯＳトランジスタを含む
請求項２に記載の電源電圧検出回路。
前記第２負荷素子は、抵抗素子を含む
請求項２または請求項８に記載の電源電圧検出回路。
前記第１電源電圧および前記第２電源電圧と異なる第３電源電圧および第４電源電圧に基づいて、前記基準信号を生成する基準信号生成回路をさらに具備する
請求項１または請求項２に記載の電源電圧検出回路。