JPH0243811A - 電子回路用リセット回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＭＯ３回路やＢ　１ＭＯ３回路などの電界効果
トランジスタを含む電子回路をその電源電圧の立ち上が
り時に初期状態にリセットするための回路、とくに電子
回路とともに集積回路装置内に組み込むに適する電子回
路用リセット回路に関する。

〔従来の技術〕

よく知られているように電子回路とくに電界効果トラン
ジスタ等からなる論理回路を含む電子回路では、それに
電源を投入して動作を開始させる際に回路の初期の動作
点ないしは論理値が確定しない場合があり、初期値が不
定ないしは任意のままで電子回路を動作させると誤動作
を起こすことになるので、リセット回路を設けてそのリ
セット信号によって電子回路を所定の初期状態に設定す
ることが通常行なわれる。電子回路はいわゆる安定化直
流電源から給電されるのがふつうで、電子回路への電源
投入はこの安定化直流電源に交流電源を投入する形でな
され、電子回路に給電される直流電圧が完全に立ち上が
るまでに短時間ではあるが若干の時間が必要なので、リ
セット回路はこの電源電圧の立ち上がりを捉えてリセッ
ト信号を発生するように構成される。第５図にかかるリ
セット回路の代表的な従来例を示す。

第５図において、リセット回路１は一点鎖線で囲んで示
されており、簡略に示された電子回路２のリセット端子
Ｒにリセット信号Ｒ３を与えて、その中の電界効果トラ
ンジスタ２ａないしは場合によりバイポーラトランジス
タ２ｂのオンオフ状態ないしは動作点を所定の初期状態
に設定するためのものである。このリセット回路１は電
子回路２に給電する＠源の電圧Ｖｄの立ち上がりを捉え
る要があるので、電子回路２に対すると同じ電ａ電圧Ｖ
ｄがこれに与えられる。リセット回路１ないでは、図示
のように２個の抵抗接続の２チヤネル電界効果トランジ
スタ３とｎチャネル電界効果トランジスタ４が直列接続
されて電源電圧Ｖｄを受け、これらの両トランジスタの
相互接続点の電位が別のｎチャネル電界効果トランジス
タ５のゲートに与えられる。この電界効果トランジスタ
５には抵抗６が直列接続されて電源電圧Ｖｄを受け、電
界効果トランジスタ５と抵抗６との接続点からリセット
信号Ｒ５が取り出される。

第６図は第５図のリセット回路の動作を示すもので、そ
の横軸には電源電圧Ｖｄの値が、縦軸にはリセット信号
Ｒ３の電圧値Ｖがそれぞれとられている。いま、電源投
入直後から電源電圧Ｖｄが当初の０から出発してふつう
は５ｖ程度のその正規値νｎに向けて立ち上がって行く
ものとする。電源電圧Ｖｄが電界効果トランジスタ３お
よび４の動作しきい値Ｖｔに達すると両トランジスタは
オンして抵抗として機能し始め、電源電圧をそれらのオ
ン抵抗で分圧した電圧がそれらの相互接続点から電界効
果トランジスタ５のゲートに与えられるが、この電圧は
まだ低くかつトランジスタ５のソース・ドレイン間に掛
かる電圧も低いのでトランジスタ５はオンせず、従って
その時の電源電圧Ｖｄが抵抗６を介してそのままりセン
ト信号Ｒ５として電子回路２に与えられる。

このリセット信号Ｒ５をリセット端子Ｒに受ける電子回
路２側では、まだ電源電圧Ｖｄが低いのでふつうはその
トランジスタ２ａないし２ｂがそれによって直ちに動作
し得る状態でないが、電ａ電圧Ｖｄが例えば図のＶｓに
達したとき動作可能状態になり、それらのゲートないし
ベースにかかるリセット信号Ｉｔｓによって所定の初期
値に設定される。電源電圧Ｖｄがさらに上がって図のＶ
ｒになったとき、リセット回路１の電界効果トランジス
タ５のゲートに掛かる電圧がその時のしきい値に達して
トランジスタ５がオンし、リセット信号Ｒ５が図示のよ
うに０ないしはｔ、になる。これによって電子回路２内
のトランジスタ２ａないし２ｂはそれまでの初期値への
いわば強制的な設定状態が解除され、それ以降はこの初
期値を動作開始点として正常な動作状態に移行すること
になる。

以上かられかるように、上記のリセット回路は電源電圧
が立ち上がる途中で電子回路をリセット信号によって一
旦所定の初期状態に設定ないしはセントした上でこの強
制設定状態を解除するもので、この意味では厳密には初
期セット回路とでも呼ぶべきものであるが、本発明では
便宜上これを広義のり七ノド回路と呼ぶこととする。

〔発明が解決しようとする課題〕

上述の従来のリセット回路は構成が簡単で電子回路とと
もに容易に集積回路装置内に組み込みうる特長を有する
が、以下に述べるような若干の問題を抱えている。

その第１は電子回路２の初期設定状態を解除する第６図
の設定解除電圧Ｖｒが第５図の電界効果トランジスタ３
および４のオン抵抗比や電界効果トランジスタ５のしき
い値動作特性によって影響されるため変動しやすいこと
である。同様な問題は電子回路２側にもあり、例えば集
積回路装置の場合にその製作プロセスの条件により、そ
のトランジスタが動作可能状態になって初期値への設定
が始まる第６図の設定開始電圧Ｖｓも若干変動すること
がある。従って、これらの電圧値ＶｒおよびＶｓの変動
が不利な方向に重なると、設定開始電圧Ｖｓよりも設定
解除電圧Ｖｒが低くなってしまい、電子回路２にリセッ
トが掛からないことが起こり得るのである。

第２の問題はリセット回路のリセット動作後の消費電流
がかなり多いことである。リセット回路は電源電圧の立
ち上がり時に前述のように電子回路を初期化した後、電
子回路の正常動作時にはいわば無用の存在であって、電
流をできるだけ消費しないことがもちろん望ましい、第
５図かられかるように、リセット回路に流れる電流ｉｄ
はトランジスタ３と４を通る電ｌｉ１とトランジスタ５
と抵抗６を通る電流１２とからなり、第６図に示された
ようにこれらの内で前者が消費電流が増える原因である
。これは抵抗６の抵抗値を大きく選ぶことによって電流
１２は小さ（できるが、トランジスタ３および４は電源
電圧Ｖｄが正常時にいずれもオン状態にあって、そのオ
ン抵抗を抵抗６はとは大きくできないので電流ｉｆの値
が大きくなってしまうのである。

電子回路２がＣＭＯ３回路の場合その非動作時の消費電
流はごく少ないから、リセット回路の消費電流の方がむ
しろこれを上回ってしまい、とくに電子回路が電池で給
電される場合、リセット回路が電池消耗の主原因になる
不都合が生じる。電子回路では非動作時間の方が動作時
間より長い場合がかなり多いからである。

かかる従来のリセット回路がもつ問題点を解決するため
、本発明はその主たる目的をそのリセット動作を確実に
することに１き、従たる目的をさらにその消費電流を減
少させることに置く。

〔課題を解決するための手段〕

本発明によれば上述の主たる目的は、電子回路をその電
源電圧の立ち上がり時に初期化するリセット回路を、電
子回路中の基本論理回路と同構成の模擬論理回路と、模
擬論理回路に直列接続されそれとともに電子回路の電源
電圧を受ける電圧降下回路手段と、電源電圧の立ち上が
りに際して模擬論理回路の論理出力点の論理状態が変化
したときそれに応じてオンオフ状態を変化させてリセッ
ト信号を発する開閉手段とで構成し、電圧降下回路手段
内の電圧降下値を電源電圧の正規値と電子回路内の基本
論理回路が動作可能になる電源電圧値との差よりも小さ
く設定することによって達成され、上述の従たる目的は
さらに模擬論理回路としてその論理出力点と１対の電源
点中の一方との間に接続されるトランジスタが正規の電
ａ電圧下においてオフ状態となる論理回路を用いること
によって達成される。

上記構成中の模擬論理回路にはよく知られている論理ゲ
ートａのいずれをも利用することができるが、リセット
回路の構成を極力簡単化しかつとくにその消費電流をも
減少させる上では、相補電界効果トランジスタ対からな
るインバータ回路を用いるのが望ましい。この模擬論理
回路にその論理出力点と１対の電源点中の一方との間に
接続されるトランジスタが正規の電源電圧下においてオ
フ状態となる論理回路を用いる場合において、論理出力
点と一方のゲート点との間に高抵抗を接続するのが、そ
の論理出力発生動作と開閉手段のオンオフ動作を確実に
する上で望ましい。また、上記構成中の電圧降下回路手
段には抵抗やダイオードを適宜用いることができ、模擬
論理回路に上述のインバータ回路を用いた場合には抵抗
接続の電界効果トランジスタを用いるのが好適である。

これにダイオードや抵抗接続電界効果トランジスタを用
いた場合、所望の電圧降下値が得られるよう必要に応じ
てそれらを複数個直列接続して電圧降下回路手段とする
ことができる。

〔作用〕

上記の構成かられかるように本発明では、まずリセット
対象である電子回路の動作を代表する基本論理回路をリ
セット回路に模擬論理回路として用いることにより、電
源電圧の立ち上がり時のその動作を電子回路の実際の動
作と実質的に合わせる。この模擬論理回路を基本論理回
路と同じ条件で動作させれば、模擬論理回路の論理出力
点の論理状態が確立したと同時に対応する基本論理回路
も動作可能状態になるわけであるが、本発明では模擬論
理回路に与える電圧をそれに上記構成にいう電圧降下回
路手段を直列接続して電源電圧よりも低めることにより
、模擬論理回路の論理出力が確立する時刻を常に基本論
理回路が動作可能状態になる時刻よりも遅らせる。

従って本発明では、電源電圧が前述の設定開始電圧ｖｓ
になった時に、まず電子回路が動作可能状態になってリ
セット回路から受けているリセット信号によって初期化
され、電源電圧がこの設定開始電圧νＳより高い前述の
設定解除電圧Ｖｒに達した時になって、始めてリセット
回路内の模擬論理回路の論理出力が確立し、この変化を
捉える開閉手段がそのオンオフ状態を変化させてリセッ
ト信号を切り換え、電子回路はこれに応じてそれまでの
初期状態への設定状態を解除して正規の動作状態に入る
ので、従来のように電子回路の初期化に失敗するおそれ
が全くなくなる。

また、上述のように模擬論理回路に、例えば相補電界効
果トランジスタ対からなるインバータ回路のように、そ
の論理出力点と１対のｔ′ａ点中の一方との間に接続さ
れるトランジスタが正規の電源電圧下においてオフ状態
となる論理回路を用いれば、電子回路の正常動作時に模
擬論理回路と電圧降下回路手段との直列回路に流れる電
流を実質上なくして、リセット回路の消費電流を従来よ
り格段に減少させることができる。

〔実施例〕

以下、図を参照しながら本発明の実施例を具体的に説明
する。以下の実施例においては、簡単化のため模擬論理
回路用の基本論理回路として相補電界効果トランジスタ
対からなるインバータ回路が用いられるものとする。

第１図の実施例においては、リセット回路１０からリセ
ット信号Ｒ３を受ける電子回路５０はＢｉＣＭＯ３集積
回路装置であって、リセット回路ｌＯはＣＭＯＳ回路と
して構成されて電子回路５０用集積回路装置内に組み込
れる。電子回路５０内には基本論理回路５１としてイン
バータ回路が簡略に示されており、これと同構成のｐチ
ャネル電界効果トランジスタ２１とｎチャネル電界効果
トランジスタ２２とからなるインバータ回路である模擬
論理回路２０がリセット回路１０内に用いられる。電圧
降下回路手段３０はこの実施例では抵抗接続のｐチャネ
ル電界効果トランジスタ３１であって、電源電圧Ｖｄ用
の１対の電源点間に模擬論理回路２０とともに直列接続
される。電源電圧Ｖｄの正規値が通常の５ｖ程度の場合
、この電界効果トランジスタ３１にはオン抵抗が数にΩ
程度のものを用いるのが適当である。

この例における開閉手段４０は、電源電圧Ｖｄを受ける
ｎチャネル電界効果トランジスタ４１と高抵抗４２の直
列回路を含み、トランジスタ４１のゲートに模擬論理回
路２０の論理出力ＬＳを受けるが、このゲートと接地電
位点Ｅとの間には高抵抗４３が接続されている。この抵
抗４３は電源電圧Ｖｄが低くて模擬論理回路２０の論理
出力ＬＳがまだ確立されない間、ｎチャネル電界効果ト
ランジスタ４１をオフ状態に確実に保つためそのゲート
に接地電位Ｅを与える役目を果たす。

第２図は前の第６図と同じ要領でリセット回路１０の動
作を示すものである。電源電圧ＶｄがＯから立ち上がっ
てふつう１ｖ程度である電界効果トランジスタ３１のゲ
ートしきい値νｔに達したとき、この電圧降下回路手段
としてのトランジスタ３１がオンして抵抗として機能し
、ゲート電圧Ｖｄを模擬論理回路２０に与えるが、模擬
論理回路２０の論理出力ＬＳはまだ確立せず、開閉手段
４０のトランジスタ４１は抵抗４３によって確実にオフ
状態に保たれ、その時の電源電圧Ｖｄが抵抗４２を介し
てそのままりセット信号１？ｓとして出力される。

電源電圧Ｖｄがふつう２〜３■程度の設定開始電圧Ｖｓ
にまで上がると、電子回路５ｏ内の基本論理回路５１な
どが動作可能状態になり、この設定開始電圧Ｖｓに等し
い値のリセット信号Ｒ５によって電子回路５０が所定の
初期状態に設定される。さらに電源電圧Ｖｄが上がると
模擬論理回路２ｏが動作可能状態になり、電界効果トラ
ンジスタ３１のオン抵抗でほぼ決まる設定解除電圧Ｖｒ
でその論理出力ＬＳが１′！（ｌに確立するので、これ
を受ける開閉手段４ｏの電界効果トランジスタ４１がオ
ン動作して、リセット信号Ｒ５は図示のようにに−に下
がる。これによって、電子回路５０は初期設定状態を解
除され正規の動作状態に移行する。

これかられかるように、電子回路に対するリセット動作
を確実にするには、設定解除電圧Ｖｒを設定開始電圧Ｖ
ｓに対して差を持たせる要があり、この差が所望値にな
るように電圧降下回路手段に電界効果トランジスタをこ
の例のように用いる場合はそのオン抵抗が、ダイオード
等を用いる場合にはその直列接続個数がそれぞれ選定さ
れ、もちろんその電圧降下値は電源電圧の正規値と電子
回路内の基本論理回路が動作可能になる電源電圧値との
差よりも小さくなるように設定される。

第２図には電圧降下回路手段３０と模擬論理回路２０と
の直列回路を流れる電流１１および開閉手段４０を流れ
る電流１２が示されており、これらの電流は図示のよう
にｔａ電圧Ｖｄが設定解除電圧Ｖｒ以上の場合にかぎっ
て流れる。第１図の電流経路かられかるように、これら
両型流１１および１２の大きさは抵抗４３の抵抗値ｔｉ
ｔおよび抵抗４２の抵抗値Ｒ２でほぼ決まり、本発明の
場合はこれら両抵抗値をいずれも数ＭΩ程度に高くとる
ことができるので、両型流１１および１２の和であるリ
セット回路１０の消費電流ｉｄの電源電圧の正規値Ｖｎ
における値を１〜２μＡ程度の小さい値に抑えることが
できる。

第３図および第４図は本発明のやや異なる実施例の回路
構成および動作特性をそれぞれ示すものである。この例
では模！！！論理回路２０の内部構成は前と同じである
が、前とは逆に電源電位点Ｖｄ側に接続され、これに対
応して電圧降下回路手段３０は接地電位点Ｅ側に接続さ
れてｎチャネル電界効果トランジスタ３２がこれに用い
られている。開閉手段４０はトランジスタ４４と抵抗４
２の直列回路が前と逆の順序で電源電位点Ｖｄと接地８
点Ｅとの間に接続されており、電源電位点Ｖｄ側のｐチ
ャネル電界効果トランジスタ４４のゲートが模Ｉｎ　３
６理回路２０の論理出力ＬＳを受け、このゲートと電源
電位点Ｖｄとの間に抵抗４３が接続されている。

この実施例では、電源電圧Ｖｄが低くて模擬論理回路２
０の論理出力ＬＳが確立しない間は、開閉回路の電界効
果トランジスタ４４は抵抗４３によってオフ状態にある
ので、リセット信号Ｒ５は抵抗４２を介して接地電位Ｅ
つまり第４図に示すようにしの状態に保たれ、論理出力
ＬＳが確立される設定解除電圧Ｖｒ以上で立ち上がる。

すなわち、リセット信号Ｒ５の％とｂの経過が前の実施
例と逆になるので、電子回路５０は第３図のように補の
リセット端子Ｒにリセット信号Ｒ５を受ける。この実施
例における残余の動作およびその特性は前の実施例と変
わるところはない。

［発明の効果］ 以上のように、本発明では電子回路をその電源電圧の立
ち上がり時に初期状態にリセットする電子回路用リセッ
ト回路に、電子回路中の基本論理回路と同構成の模擬論
理回路と、模擬論理回路に直列接続されそれとともに電
子回路の電源電圧を受ける電圧降下回路手段とを設けて
、電圧降下回路手段内の電圧降下値を電源電圧の正規値
と電子回路内の基本論理回路が動作可能になる電源電圧
値との差よりも小さく設定することにより、電源電圧の
立ち上がりに際して模擬論理回路を電子回路と本質的に
同じように、ただし電圧降下回路手段による電圧降下分
だけ電子回路にかかる電源電圧より低い電圧下で動作さ
せて、−電子回路が動作可能状態に入るより常に若干遅
れて模擬論理回路の論理出力を確立させることができる
。

さらに、この論理出力の状°態度化に応じて開閉手段の
オンオフ状態を変化させて電子回路に与えるリセット信
号を切り換えるようにしたので、電子回路はまずそれが
動作可能状態に入った時にリセット信号により確実に所
定の初期状態に設定され、ついでリセット信号が切り換
わった時にこの初期化状態から解除されて、その初期状
態から正常な動作状態に移行することができる。これに
より本発明によるリセット回路では、従来のように電子
回路のりセントに失敗するおそれがな（、電源電圧の立
ち上がり時に確実に電子回路をリセットないしは初期化
して、その誤動作を未然に防止することができる。

また、模擬論理回路としてその論理出力点と１対の電源
点中の一方との間に接続されるトランジスタが正規の電
源電圧下においてオフ状態となるインバータ回路等の論
理回路を用いる本発明の有利な実施態様によれば、模擬
論理回路と電圧降下回路手段との直列回路に流れる電流
をごく僅かな値に抑えて、リセット回路の消費電流を従
来より格段に減少させることができる。

実施例からもわかるように、かかる効果をもつ本発明回
路は回路構成をとくに複雑化させることなく実現するこ
とができる。

なお、本発明は電子回路用の集積回路装置内にリセット
回路を組み込む場合にとくに有用で、そのチップ面積を
増やすことなく上述の効果により集積回路装置の動作信
鎖性を高め、消費電流を減少させてとくに電池給電の場
合に電池の寿命を延ばすごとができる。

【図面の簡単な説明】

第１図から第４図までが本発明に関し、第１図は本発明
による電子回路用リセット回路の実施例回路図、第２図
はその特性線図、第３図は本発明の異なる実施例の回路
図、第４図はその特性線図である。第５図以降は従来技
術に関し、第５図は従来のリセット回路の回路図、第６
図はその特性線図である０図において、 ｌ：従来のリセット回路、２：電子回路、３〜５：電界
効果トランジスタ、６：抵抗、ｌＯ：リセット回路、２
０：模擬論理回路、２１：ｐチャネル電界効果トランジ
スタ、２２：ｎチャネル電界効果トランジスタ、３〇二
電電圧降下路手段、３１：ｐチャネル電界効果トランジ
スタ、３２：ｎチャネル電界効果トランジスタ、４０：
開閉手段、４１：ｎチャネル電界効果トランジスタ、４
２．４３：抵抗、４４：Ｐチャネル電界効果トランジス
タ、５０：電子回路、５１：基本論理回路、Ｅ：接地電
位、ｉｄ：リセット回路の消費電流、ｉｆ、＋２：リセ
ット回路内の部分電流、Ｌｌ模擬論理回路の論理出力、
Ｒ：電子回路のリセット端子、Ｒ３：リセット信号、Ｉ
？１．Ｒ２：抵抗値、ｖｄ：電源電圧ないしは電源電位
点、ｖｎ：電源電圧の正規値、ｖｒ：設定解除電圧、ｖ
ｓ：設定開始電圧、ｖｔ：電圧降下回路手段の動作電圧
、で第１図 第３図 第２図 第４図

Claims (1)

1. 【特許請求の範囲】 １）電子回路をその電源電圧の立ち上がり時に初期状態
   にリセットするための回路であって、電子回路中の基本
   論理回路と同構成の模擬論理回路と、模擬論理回路に直
   列接続されそれとともに電子回路の電源電圧を受ける電
   圧降下回路手段と、電源電圧の立ち上がりに際して模擬
   論理回路の論理出力点の論理状態が変化したときそれに
   応じてオンオフ状態を変化させてリセット信号を発する
   開閉手段とを備えてなり、電圧降下回路手段内の電圧降
   下値を電源電圧の正規値と電子回路内の基本論理回路が
   動作可能になる電源電圧値との差よりも小さく設定した
   ことを特徴とする電子回路用リセット回路。 ２）請求項１記載のリセット回路において、模擬論理回
   路にその論理出力点と１対の電源点中の一方との間に接
   続されるトランジスタが正規の電源電圧下においてオフ
   状態となる論理回路を用いることを特徴とする電子回路
   用リセット回路。