JPH01233756A - Ｍｏｓ型集積回路 - Google Patents

Ｍｏｓ型集積回路

Info

Publication number
JPH01233756A
JPH01233756A JP63060858A JP6085888A JPH01233756A JP H01233756 A JPH01233756 A JP H01233756A JP 63060858 A JP63060858 A JP 63060858A JP 6085888 A JP6085888 A JP 6085888A JP H01233756 A JPH01233756 A JP H01233756A
Authority
JP
Japan
Prior art keywords
transistor
power supply
potential
turned
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63060858A
Other languages
English (en)
Other versions
JPH07105448B2 (ja
Inventor
Hiroshi Yoshida
浩 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63060858A priority Critical patent/JPH07105448B2/ja
Priority to US07/322,787 priority patent/US4952825A/en
Publication of JPH01233756A publication Critical patent/JPH01233756A/ja
Publication of JPH07105448B2 publication Critical patent/JPH07105448B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356017—Bistable circuits using additional transistors in the input circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/903—FET configuration adapted for use as static memory cell

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)
  • Dram (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はＭＯＳ型集積回路に関する。
〔従来の技術〕
従来ＭＯＳ型集積回路は、１種類のゲート酸化膜により
構成されている。
このゲート酸化膜厚で決るゲート酸化膜の永久的な破壊
を引き起す電源電圧以上の多種類の電圧で使用した場合
は、一般に第３図のごとき回路構成をとる。
第３図は高低２種の電源電圧１及び２で動作し、低電圧
の信号Ｓ１を高電圧の信号Ｓ３にレベル変換する例であ
る。
さらに電源の種類が増加しても回路の基本構成は全く同
様である。
この回路の動作を簡単に説明すると、低電圧電源１と接
続して動作している回路３よりの信号Ｓｌによりトラン
ジスタＱａｔがオンし電流が抵抗Ｒを通って流れ、抵抗
Ｒに電圧降下を発生する。
この電圧降下によりトランジスタＱｐがオンし、出カフ
は高電圧電源２の電圧まで引き上げられ信号Ｓ工を伝え
る。
この時トランジスタＱｐのゲート酸化膜に印加される電
圧を制御するためにツェナーダイオードＺＤを付加する
。
この時トランジスタＱａ２にはオフさせる信号Ｓ２を与
えておく。
次に、トランジスタＱａｔにオフする信号Ｓ０が与えら
れると、抵抗Ｒには電流が流れず、従って抵抗Ｒの電圧
降下の発生はなく、トランジスタＱｐはオフする。
この時トランジスタＱ’　ｎ　２をオンさせる信号Ｓ２
を与えると、出カフは接地電圧になりＯ信号が伝わる。
〔発明が解決しようとする課題〕
上述した従来のＭＯＳ型集積回路は、高圧側トランジス
タＱｐをオンさせる期間においては、初段の低圧トラン
ジスタＱｆｌｌをオンさせ電流を流し続けなければなら
ないので、消費電力が大きく、またこの消費電力を減ら
し、電流を小さくするためには電流を制限抵抗Ｒの値を
大きくせねばならない。
こうすると、高圧側トランジスタＱｐゲート容量の充電
しトランジスタＱｐがオンするための時間が長くなり、
動作可能なスピードが遅くなるなどの欠点を有していた
。
本発明の目的は、消費電力の少いかつスイッチング速度
の速いレベルシフト回路を有するＭＯＳ型集積回路を提
供することにある。
〔課題を解決するための手段〕
本発明のＭＯＳ型集積回路は、多種の異る電源電圧で動
作するＭＯＳ型集積回路において、多種類のゲート酸化
膜厚を持つトランジスタを集積することにより最適な回
路構成を可能としている。
〔実施例〕
第１図は本発明の一実施例の回路図、第２図は第１図の
レベルシフト部の回路図である。
次に、回路の動作を説明する。
レベルシフト部４は、４ケのＭＯＳ型トランジスタを使
用している。
Ｎチャネルトランジスタ９，１０のゲート酸化膜厚は、
低電圧電源１の下で動作するのに適する薄い厚さに設計
されている。
Ｐチャネルトランジスタ１１．１２のゲート酸化膜厚は
、高電圧電源２でも破壊せず動作するのに適するために
、トランジスタ９．１０よりも厚くなっている。
まず、トランジスタ９がオンし、かつトランジスタ１０
がオフする信号が８１及びＳ２が低電圧で動作している
低電圧回路部３から与えられるとすると、節点１４の電
位は接地電位となり、この電位がトランジスタ１２のゲ
ートに与えられるためのトランジスタ１２はオンし節点
１３の電位は高電圧電源電圧２の電位となり信号Ｓ１を
伝える。
この時トランジスタ１０．１１はオフする。
トランジスタ９．１０に与えられる信号Ｓ１＋８２が逆
転すると電位関係は全く逆となり、節点１３の電位は接
地電位となり信号０を伝える。
この動作においては、各トランジスタのオンオフの瞬間
にのみ電流が流れ、信号の切換が終了すると電流が流れ
ないいわゆるコンプリメンタリＭＯＳ動作を行っている
。
第１図で節点１３の電位がＰチャネルトラジスタ６のゲ
ートに伝えられ、Ｐチャネルトランジスタのオンオフを
行う。
この時Ｎチャネルトランジスタ５には第２図のトランジ
スタ９と同一の信号Ｓｌを与えることにより、Ｐチャネ
ルトランジスタ６のオン時にＮチャネルトランジスタ５
がオフし、Ｐチャネルトランジスタ６のオフ時にＮチャ
ネルトランジスタ５がオンするというレベルシフト動作
によりいわゆるコンプリメンタリＭＯＳ動作を行わせる
ことができる。
従って、消費電力は激減し、スイッチング速度は早くな
る。
〔発明の効果〕
以上説明したように本発明は、多種類の電源電圧で動作
する半導体集積回路において、各電源電圧に適した多種
類ゲート酸化膜厚を持つトランジスタを集積することに
より、コンプリメンタリＭＯ９回路を容易に構成できる
ので、コンプリメンタリＭＯＳ回路で良く知られている
、低消費電力かつ高速な回路動作を行わせることができ
る。
【図面の簡単な説明】
第１図は本発明の第１の実施例の回路図、第２図は第１
図のレベルシフト回路の回路図、第３図は従来のＭＯ８
型集積回路の一例の回路図である。 １・・・低電圧電源、２・・・高電圧電源、３・・・低
電圧回路部、４・・・レベルシフト部、５．９．１０・
・・Ｎチャネルトランジスタ、６，１１．１２・・・厚
いゲート酸化膜厚のＰチャネルトランジスタ、７・・・
出力端子、１３・・・レベルシフト郡山カライン。

Claims (1)

    【特許請求の範囲】
  1. 　多種の異る電源電圧で動作するＭＯＳ型集積回路にお
    いて、多種類のゲート酸化膜厚を持つトランジスタを集
    積することにより最適な回路構成を可能としたことを特
    徴とするＭＯＳ型集積回路。
JP63060858A 1988-03-14 1988-03-14 Ｍｏｓ型集積回路 Expired - Fee Related JPH07105448B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP63060858A JPH07105448B2 (ja) 1988-03-14 1988-03-14 Ｍｏｓ型集積回路
US07/322,787 US4952825A (en) 1988-03-14 1989-03-13 Semiconductor integrated circuit having signal level conversion circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63060858A JPH07105448B2 (ja) 1988-03-14 1988-03-14 Ｍｏｓ型集積回路

Publications (2)

Publication Number Publication Date
JPH01233756A true JPH01233756A (ja) 1989-09-19
JPH07105448B2 JPH07105448B2 (ja) 1995-11-13

Family

ID=13154498

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63060858A Expired - Fee Related JPH07105448B2 (ja) 1988-03-14 1988-03-14 Ｍｏｓ型集積回路

Country Status (2)

Country Link
US (1) US4952825A (ja)
JP (1) JPH07105448B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819619B2 (en) 2002-08-02 2004-11-16 Renesas Technology Corp. Semiconductor memory device allowing reduction of an area loss
JP2009059460A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5297097A (en) * 1988-06-17 1994-03-22 Hitachi Ltd. Large scale integrated circuit for low voltage operation
USRE40132E1 (en) 1988-06-17 2008-03-04 Elpida Memory, Inc. Large scale integrated circuit with sense amplifier circuits for low voltage operation
JPH02210871A (ja) * 1989-02-09 1990-08-22 Fujitsu Ltd 半導体装置
US5029283A (en) * 1990-03-28 1991-07-02 Ncr Corporation Low current driver for gate array
IT1243692B (it) * 1990-07-27 1994-06-21 St Microelectronics Srl Dospositivo per il pilotaggio di un circuito flottante con un segnale digitale
US5204557A (en) * 1991-10-15 1993-04-20 National Semiconductor Corporation Digital signal level translator
EP0565231A3 (en) * 1992-03-31 1996-11-20 Sgs Thomson Microelectronics Method of fabricating a polysilicon thin film transistor
FR2691307A1 (fr) * 1992-05-18 1993-11-19 Lausanne Ecole Polytechnique F Circuit intermédiaire entre un circuit logique à basse tension et un étage de sortie à haute tension réalisés dans une technologie CMOS standard.
US5644533A (en) * 1992-11-02 1997-07-01 Nvx Corporation Flash memory system, and methods of constructing and utilizing same
US5387826A (en) * 1993-02-10 1995-02-07 National Semiconductor Corporation Overvoltage protection against charge leakage in an output driver
US5406140A (en) * 1993-06-07 1995-04-11 National Semiconductor Corporation Voltage translation and overvoltage protection
EP0702860B1 (en) * 1993-06-07 1997-12-29 National Semiconductor Corporation Overvoltage protection
JP2803624B2 (ja) * 1996-03-29 1998-09-24 日本電気株式会社 レベルシフト回路
TW435007B (en) * 1996-04-08 2001-05-16 Hitachi Ltd Semiconductor integrated circuit device
US5837572A (en) * 1997-01-10 1998-11-17 Advanced Micro Devices, Inc. CMOS integrated circuit formed by using removable spacers to produce asymmetrical NMOS junctions before asymmetrical PMOS junctions for optimizing thermal diffusivity of dopants implanted therein
US5793089A (en) * 1997-01-10 1998-08-11 Advanced Micro Devices, Inc. Graded MOS transistor junction formed by aligning a sequence of implants to a selectively removable polysilicon sidewall space and oxide thermally grown thereon
US5895955A (en) * 1997-01-10 1999-04-20 Advanced Micro Devices, Inc. MOS transistor employing a removable, dual layer etch stop to protect implant regions from sidewall spacer overetch
US6124610A (en) * 1998-06-26 2000-09-26 Advanced Micro Devices, Inc. Isotropically etching sidewall spacers to be used for both an NMOS source/drain implant and a PMOS LDD implant
US6200843B1 (en) 1998-09-24 2001-03-13 International Business Machines Corporation High-voltage, high performance FETs
JP4052923B2 (ja) * 2002-10-25 2008-02-27 株式会社ルネサステクノロジ 半導体装置
US8059458B2 (en) * 2007-12-31 2011-11-15 Cypress Semiconductor Corporation 3T high density nvDRAM cell
US8064255B2 (en) * 2007-12-31 2011-11-22 Cypress Semiconductor Corporation Architecture of a nvDRAM array and its sense regime
CN102208909B (zh) * 2010-03-31 2015-10-21 上海华虹宏力半导体制造有限公司 电平转换电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62167427U (ja) * 1986-04-14 1987-10-23
JPS62245716A (ja) * 1986-04-17 1987-10-27 Nec Corp レベルシフト回路

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA1175503A (en) * 1981-07-17 1984-10-02 Andreas Demetriou Cmos turn-on circuit
US4469959A (en) * 1982-03-15 1984-09-04 Motorola, Inc. Input buffer
US4469960A (en) * 1982-07-07 1984-09-04 Motorola, Inc. Voltage translating circuit
US4482824A (en) * 1982-07-12 1984-11-13 Rockwell International Corporation Tracking ROM drive and sense circuit
JPS60694A (ja) * 1983-06-15 1985-01-05 Hitachi Ltd 半導体メモリ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62167427U (ja) * 1986-04-14 1987-10-23
JPS62245716A (ja) * 1986-04-17 1987-10-27 Nec Corp レベルシフト回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6819619B2 (en) 2002-08-02 2004-11-16 Renesas Technology Corp. Semiconductor memory device allowing reduction of an area loss
JP2009059460A (ja) * 2007-08-30 2009-03-19 Toshiba Corp 不揮発性半導体記憶装置

Also Published As

Publication number Publication date
JPH07105448B2 (ja) 1995-11-13
US4952825A (en) 1990-08-28

Similar Documents

Publication Publication Date Title
JPH01233756A (ja) Ｍｏｓ型集積回路
JPH041440B2 (ja)
KR20000018327A (ko) 부트스트랩 씨모스 구동장치
JP3540401B2 (ja) レベルシフト回路
JPS63105522A (ja) 高電圧デイジタル信号出力回路
JPH0918328A (ja) 電圧レベルシフト回路
JPH05259880A (ja) 入出力バッファ回路
JP2858503B2 (ja) Ｍｏｓ型半導体集積回路
JP2541289B2 (ja) 出力回路
KR200273011Y1 (ko) 저전력레벨쉬프터
JPS6025323A (ja) 半導体集積回路
KR100281146B1 (ko) 씨모스 낸드회로
JPH02170618A (ja) 多ビット定電流出力回路を有する半導体集積回路
JPH0243811A (ja) 電子回路用リセット回路
JPS61184919A (ja) 高電圧回路
JPS62194736A (ja) 半導体集積回路
JPH05167424A (ja) 出力バッファ回路
JP2944618B1 (ja) 電流制御回路
JPH04104509A (ja) 出力回路
KR19990054556A (ko) 씨모스 전압 레벨 쉬프트 회로
JPH05268027A (ja) 入力回路
JPH04259993A (ja) Ｔｔｌ入力バッファー回路
JPH03262326A (ja) 駆動回路
JPH04213917A (ja) Ｃｍｏｓバッファ回路
JPS5849952B2 (ja) アドレスバツフア回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees