KR20000018327A - 부트스트랩 씨모스 구동장치 - Google Patents

부트스트랩 씨모스 구동장치 Download PDF

Info

Publication number
KR20000018327A
KR20000018327A KR1019980035877A KR19980035877A KR20000018327A KR 20000018327 A KR20000018327 A KR 20000018327A KR 1019980035877 A KR1019980035877 A KR 1019980035877A KR 19980035877 A KR19980035877 A KR 19980035877A KR 20000018327 A KR20000018327 A KR 20000018327A
Authority
KR
South Korea
Prior art keywords
turns
pmos
nmos
node
mos
Prior art date
Application number
KR1019980035877A
Other languages
English (en)
Inventor
공배선
강동오
Original Assignee
김영환
현대반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체 주식회사 filed Critical 김영환
Priority to KR1019980035877A priority Critical patent/KR20000018327A/ko
Priority to US09/382,691 priority patent/US6242973B1/en
Priority to DE19940231A priority patent/DE19940231A1/de
Priority to TW088114959A priority patent/TW441178B/zh
Priority to JP24789599A priority patent/JP4224656B2/ja
Publication of KR20000018327A publication Critical patent/KR20000018327A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1084—Data input buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 부트스트랩 씨모스 구동장치에 관한 것으로, 종래의 기술에 있어서 트랩 씨모스 구동장치는 전원전압이 스케일링(scaling)됨에 따라 동작 속도가 현저히 감소하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 엔-모스 트랜지스터 및 피-모스 트랜지스터로 구성된 부트스트랩 회로를 이용하여 풀-업(pull-up) 및 풀-다운(pull-down)을 통한 저전압에서의 속도 저하를 방지하는 장치를 제공함으로써, 저전압에서의 속도저하를 방지하며, 1V 이하의 저전압에서도 사용 가능하여 시스템의 전력소모를 줄이고, BiCMOS 회로에서 사용하는 부트스트랩핑 기술(Bootstrapping Technique)을 이용한 구동장치보다 비용이 저렴한 장치를 구현할 수 있는 효과가 있다.

Description

부트스트랩 씨모스 구동장치
본 발명은 부트스트랩 씨모스 구동장치에 관한 것으로, 특히 큰 용량의 로드(Large Capacitive Load)를 구동하는데 있어서, 트랩 인버터 체인(tapered inverter chain)으로 형성된 씨모스(CMOS) 구동장치를 사용함으로 인해 전원전압(supply voltage)이 감소하면 동작 속도가 현저히 떨어지는 현상을 방지하기 위해 부트스트랩 씨모스 구동장치에 관한 것이다.
도 1은 종래 트랩 씨모스 구동장치의 구성을 보인 예시도로서, 이에 도시된 바와 같이 3개의 씨모스 인버터 체인으로 이루어져 있고, 각 인버터는 로드(load)쪽으로 진행하면서 라지 사이즈(Large size)의 트랜지스터를 사용하며, 이때 비율이 3내지 4일 때 딜레이(delay)가 가장 적은 것으로 알려져 있는데, 이의 동작은 입력신호가 변화하면 이 변화가 인버터 체인을 통하여 구동 능력이 큰 신호로 변환되어 크 용량의 로드를 구동하게 된다.
상기에서와 같이 종래의 기술에 있어서 트랩 씨모스 구동장치는 전원전압이 스케일링(scaling)됨에 따라 동작 속도가 현저히 감소하는 문제점이 있었다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 엔-모스 트랜지스터 및 피-모스 트랜지스터로 구성된 부트스트랩 회로를 이용하여 풀-업(pull-up) 및 풀-다운(pull-down)을 통한 저전압에서의 속도 저하를 방지하는 장치를 제공함에 그 목적이 있다.
도 1은 종래 트랩 씨모스 구동장치의 구성을 보인 예시도.
도 2는 본 발명 부트스트랩 씨모스 구동장치의 일실시예의 구성을 보인 회로도.
***도면의 주요 부분에 대한 부호의 설명***
M1,M3,M6,M7 : 피-모스 트랜지스터 M2,M4,M5,M8 : 엔-모스 트랜지스터
Cp,Cn : 커패시터 I1 : 인버터
이와 같은 목적을 달성하기 위한 본 발명 부트스트랩 씨모스 구동장치의 구성은, 게이트를 입력단에 연결한 제1 피-모스 트랜지스터의 소오스를 전원전압에 연결하고, 상기 제1 피-모스 트랜지스터의 드레인을 노드1을 통해 게이트를 상기 입력단에 연결한 제1 엔-모스의 드레인에 연결하며, 상기 제1 엔-모스의 소오스를 노드2를 통해 제1 커패시터의 일측에 연결하고, 상기 제1 커패시터의 타측을 노드3을 통해 제2 커패시터의 일측에 연결하며, 일측에 상기 입력단을 연결한 인버터의 타측을 상기 노드3에 연결하고, 상기 제2 커패시터의 타측을 노드4를 통해 게이트를 상기 입력단에 연결한 제2 피-모스 트랜지스터의 소오스에 연결하며, 상기 제2 피-모스 트랜지스터의 드레인을 노드5를 통해 게이트를 상기 입력단에 연결한 제2 엔-모스트랜지스터의 드레인에 연결하고, 게이트를 상기 노드1에 연결한 제3 엔-모스 트랜지스터의 드레인을 상기 노드2에 연결하며, 게이트를 상기 노드5에 연결한 제3 피-모스 트랜지스터의 드레인을 상기 노드4에 연결하고, 게이트를 상기 노드1에 연결한 제4 피-모스 트랜지스터의 드레인을 노드6을 통해 게이트를 상기 노드5에 연결한 제4 엔-모스 트랜지스터의 드레인에 연결하며, 상기 제3,4 피-모스 트랜지스터의 소오스를 상기 전원전압에 연결하고, 상기 제2,3,4 엔-모스 트랜지스터의 소오스를 접지에 연결하여 구성한 것을 특징으로 한다.
이하, 본 발명에 따른 일실시예를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.
도 2는 본 발명 부트스트랩 씨모스 구동장치의 일실시예의 구성을 보인 회로도로서, 이에 도시한 바와 같이 게이트를 외부입력단(IN)에 연결한 제1 피-모스 트랜지스터(M3)(이하 "피-모스"라 함)의 소오스를 전원전압(Vdd)에 연결하고, 상기 제1 피-모스 (M3)의 드레인을 노드1을 통해 게이트를 상기 외부입력단(IN)에 연결한 제1 엔-모스 트랜지스터(M4)(이하 "엔-모스"라 함)의 드레인에 연결하며, 상기 제1 엔-모스(M4)의 소오스를 노드2를 통해 제1 커패시터(CP)의 일측에 연결하고, 상기 제1 커패시터(CP)의 타측을 노드3을 통해 제2 커패시터(Cn)의 일측에 연결하며, 일측에 상기 입력단을 연결한 인버터(I1)의 타측을 상기 노드3에 연결하고, 상기 제2 커패시터(Cn)의 타측을 노드4를 통해 게이트를 상기 입력단에 연결한 제2 피-모스(M7)의 소오스에 연결하며, 상기 제2 피-모스(M7)의 드레인을 노드5를 통해 게이트를 상기 입력단에 연결한 제2 엔-모스(M8)의 드레인에 연결하고, 게이트를 상기 노드1에 연결한 제3 엔-모스(M5)의 드레인을 상기 노드2에 연결하며, 게이트를 상기 노드5에 연결한 제3 피-모스(M6)의 드레인을 상기 노드4에 연결하고, 게이트를 상기 노드1에 연결한 제4 피-모스(M1)의 드레인을 노드6을 통해 게이트를 상기 노드5에 연결한 제4 엔-모스(M2)의 드레인에 연결하며, 상기 제3,4 피-모스(M6)(M1)의 소오스를 상기 전원전압에 연결하고, 상기 제2,3,4 엔-모스(M8)(M5)(M2)의 소오스를 접지에 연결하여 구성한다.
이와 같이 구성한 본 발명에 따른 일실시예의 동작 과정 및 작용 효과를 설명하면 다음과 같다.
먼저, 와부입력단(IN)을 통해 '하이(High)' 신호가 입력되는 경우에 제2 피-모스(M7)는 턴-오프 상태가, 제2 엔-모스(M8)는 턴-온 상태가 되어 제4 엔-모스(M2)의 게이트에는 상기 제2 엔-모스(M8)를 통해 접지전압이 인가되어 상기 제4 엔-모스(M2)는 턴-오프 상태가 된다. 이때 제2 커패시터(Cn)의 양단간의 전압차는 - Vdd로 되며, 반대로 제1 피-모스(M3)는 턴-오프 상태가, 제1 엔-모스(M4)는 턴-온 상태가 되어 제4 피-모스(M1)의 게이트에는 상기 제1 엔-모스(M4)를 통하여 제1 커패시터(Cp)의 일측이 연결되어 - Vdd로 부스트(Boost)되어 상기 제4 피-모스(M1)를 턴-온시켜 결국, 외부출력단(OUT)은 상기 제4 피-모스(M1)를 통하여 빠른 속도로 '하이'로 충전(charge)된 상태를 유지하게 된다.
만약, 외부입력단(IN)을 통해 '로우(Low)' 신호가 입력되면 상기 제1 엔-모스(M4)는 턴-오프 상태가, 상기 제1 피-모스(M3)는 턴-온 상태가 되어 제3 엔-모스(M5)를 턴-온 시키게 되고, 이에 의해 상기 제4 피-모스(M1)의 게이트에는 접지전압이 인가됨으로써 턴-오프 상태가 되며, 상기 제1 커패시터(Cp)의 양단에는 - Vdd가 걸리게 된다. 한편 제2 엔-모스(M8)는 턴-오프 상태가, 제2 제2 피-모스(M7)는 턴-온 상태가 되어 제4 피-모스(M6)를 턴-온 시키게 됨으로써, 결국 상기 제2 커패시터(Cn)와 제4 피-모스(M6)에 의해 상기 제4 엔-모스(M2)는 2×Vdd로 부스트되게 된다. 즉, 외부출력단(OUT)은 상기 제4 엔-모스(M2)를 통하여 빠른 속도로 방전(discharge)하게 된다.
상기 외부입력단(IN)으로부터 입력이 토글링(toggling)함에 따라 상기의 동작을 반복한다.
이상에서 설명한 바와 같이 본 발명 부트스트랩 씨모스 구동장치는 종래의 트랩 씨모스 구동장치의 문제점인 저전압에서의 속도저하를 방지하며, 1V 이하의 저전압에서도 사용 가능하여 시스템의 전력소모를 줄이고, BiCMOS 회로에서 사용하는 부트스트랩핑 기술(Bootstrapping Technique)을 이용한 구동장치보다 비용이 저렴한 장치를 제공하는 효과가 있다.

Claims (1)

  1. 게이트를 입력단에 연결한 제1 피-모스 트랜지스터의 소오스를 전원전압에 연결하고, 상기 제1 피-모스 트랜지스터의 드레인을 노드1을 통해 게이트를 상기 입력단에 연결한 제1 엔-모스 트랜지스터의 드레인에 연결하며, 상기 제1 엔-모스 트랜지스터의 소오스를 노드2를 통해 제1 커패시터의 일측에 연결하고, 상기 제1 커패시터의 타측을 노드3을 통해 제2 커패시터의 일측에 연결하며, 일측에 상기 입력단을 연결한 인버터의 타측을 상기 노드3에 연결하고, 상기 제2 커패시터의 타측을 노드4를 통해 게이트를 상기 입력단에 연결한 제2 피-모스 트랜지스터의 소오스에 연결하며, 상기 제2 피-모스 트랜지스터의 드레인을 노드5를 통해 게이트를 상기 입력단에 연결한 제2 엔-모스트랜지스터의 드레인에 연결하고, 게이트를 상기 노드1에 연결한 제3 엔-모스 트랜지스터의 드레인을 상기 노드2에 연결하며, 게이트를 상기 노드5에 연결한 제3 피-모스 트랜지스터의 드레인을 상기 노드4에 연결하고, 게이트를 상기 노드1에 연결한 제4 피-모스 트랜지스터의 드레인을 노드6을 통해 게이트를 상기 노드5에 연결한 제4 엔-모스 트랜지스터의 드레인에 연결하며, 상기 제3,4 피-모스 트랜지스터의 소오스를 상기 전원전압에 연결하고, 상기 제2,3,4 엔-모스 트랜지스터의 소오스를 접지에 연결하여 구성한 것을 특징으로 하는 부트스트랩 씨모스 구동장치.
KR1019980035877A 1998-09-01 1998-09-01 부트스트랩 씨모스 구동장치 KR20000018327A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019980035877A KR20000018327A (ko) 1998-09-01 1998-09-01 부트스트랩 씨모스 구동장치
US09/382,691 US6242973B1 (en) 1998-09-01 1999-08-25 Bootstrapped CMOS driver
DE19940231A DE19940231A1 (de) 1998-09-01 1999-08-25 Bootstrapped Cmos-Treiber
TW088114959A TW441178B (en) 1998-09-01 1999-08-31 Bootstrapped CMOS driver
JP24789599A JP4224656B2 (ja) 1998-09-01 1999-09-01 ブートストラップ型ｍｏｓドライバー

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980035877A KR20000018327A (ko) 1998-09-01 1998-09-01 부트스트랩 씨모스 구동장치

Publications (1)

Publication Number Publication Date
KR20000018327A true KR20000018327A (ko) 2000-04-06

Family

ID=19549171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980035877A KR20000018327A (ko) 1998-09-01 1998-09-01 부트스트랩 씨모스 구동장치

Country Status (5)

Country Link
US (1) US6242973B1 (ko)
JP (1) JP4224656B2 (ko)
KR (1) KR20000018327A (ko)
DE (1) DE19940231A1 (ko)
TW (1) TW441178B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935592B1 (ko) * 2008-01-07 2010-01-07 주식회사 하이닉스반도체 먹스 회로

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100364424B1 (ko) * 1999-12-30 2002-12-11 주식회사 하이닉스반도체 낮은 서브-스레숄드 누설전류를 갖는 로직게이트 회로
US7327168B2 (en) 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US7053692B2 (en) * 2002-12-19 2006-05-30 United Memories, Inc. Powergate control using boosted and negative voltages
CN100338879C (zh) 2002-12-25 2007-09-19 株式会社半导体能源研究所 配备了校正电路的数字电路及具有该数字电路的电子装置
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
US7365582B1 (en) * 2003-05-14 2008-04-29 Marvell International Ltd. Bootstrapped charge pump driver in a phase-lock loop
US7071761B1 (en) * 2004-04-13 2006-07-04 National Semiconductor Corporation Apparatus and method for reducing propagation delay
CN1697075B (zh) * 2004-05-14 2011-04-06 钰创科技股份有限公司 低输入信号波动的输入缓冲器
FR2888421B1 (fr) * 2005-07-06 2007-08-31 Renault Sas Dispositif de commande d'un transistor haute tension, en particulier un transitor mos d'un generateur haute tension radio-frequence pour l'allumage commande d'un moteur a combustion interne
KR101163533B1 (ko) * 2008-12-17 2012-07-09 충북대학교 산학협력단 강압 변환 시스템 및 그것의 강압 변환 방법
TWI418148B (zh) * 2010-06-22 2013-12-01 Univ Nat Chiao Tung 高負載驅動裝置
US8736315B2 (en) * 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI466443B (zh) * 2012-05-31 2014-12-21 Orise Technology Co Ltd 靴帶式電路
CN102751977B (zh) * 2012-06-27 2015-02-18 惠州三华工业有限公司 一种自举驱动电路
US9130794B2 (en) 2013-03-14 2015-09-08 Silicon Image, Inc. Elements to counter transmitter circuit performance limitations
US10394260B2 (en) 2016-06-30 2019-08-27 Synaptics Incorporated Gate boosting circuit and method for an integrated power stage
CN111697830B (zh) * 2020-07-08 2021-11-12 湖南国科微电子股份有限公司 一种低压转高压的电压转换电路及电压转换集成芯片
CN114400992B (zh) * 2021-12-27 2024-06-25 清华大学 宽电压范围的模拟开关电路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5568081A (en) * 1995-06-07 1996-10-22 Cypress Semiconductor, Corporation Variable slew control for output buffers
US5790612A (en) * 1996-02-29 1998-08-04 Silicon Graphics, Inc. System and method to reduce jitter in digital delay-locked loops
US5729165A (en) * 1996-04-04 1998-03-17 National Science Council 1.5v full-swing bootstrapped CMOS large capacitive-load driver circuit suitable for low-voltage deep-submicron CMOS VLSI

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100935592B1 (ko) * 2008-01-07 2010-01-07 주식회사 하이닉스반도체 먹스 회로

Also Published As

Publication number Publication date
JP2000091900A (ja) 2000-03-31
DE19940231A1 (de) 2000-03-02
JP4224656B2 (ja) 2009-02-18
TW441178B (en) 2001-06-16
US6242973B1 (en) 2001-06-05

Similar Documents

Publication Publication Date Title
KR20000018327A (ko) 부트스트랩 씨모스 구동장치
US4740717A (en) Switching device with dynamic hysteresis
US4542310A (en) CMOS bootstrapped pull up circuit
US4063117A (en) Circuit for increasing the output current in MOS transistors
JPH01233756A (ja) Ｍｏｓ型集積回路
KR100535346B1 (ko) 반도체 집적회로장치
KR100218336B1 (ko) 레벨 시프터
US4804870A (en) Non-inverting, low power, high speed bootstrapped buffer
EP0055073B1 (en) Improvements in or relating to electronic clock generators
KR100226486B1 (ko) 고출력 전압 생성용 반도체 회로
US6825699B2 (en) Charge pump circuit, passive buffer that employs the charge pump circuit, and pass gate that employs the charge pump circuit
US4468576A (en) Inverter circuit having transistors operable in a shallow saturation region for avoiding fluctuation of electrical characteristics
US20020075038A1 (en) Active leakage control technique for high performance dynamic circuits
JPH05189970A (ja) 昇圧回路
JPH0918328A (ja) 電圧レベルシフト回路
KR100358254B1 (ko) 반도체칩상에서비교적높은전압을스위칭하기위한회로장치및상기회로장치를동작시키기위한방법
EP0515820B1 (en) BICMOS output driver
KR100351986B1 (ko) 씨모스 차동 로직회로
KR100211764B1 (ko) 전압승압회로를 이용한 스태틱 램의 데이터 출력 구동기
KR940005871Y1 (ko) 슬루 레이트 조절 출력버퍼
JPH0353715A (ja) 出力バッファ回路
JP2765330B2 (ja) 出力回路
KR100243901B1 (ko) 고전압펌핑회로
KR100281146B1 (ko) 씨모스 낸드회로
KR930002079Y1 (ko) 부트 스트랩핑 데이타 출력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application