JPH0748652B2 - 半導体回路装置の入力保護装置 - Google Patents

半導体回路装置の入力保護装置

Info

Publication number
JPH0748652B2
JPH0748652B2 JP62184328A JP18432887A JPH0748652B2 JP H0748652 B2 JPH0748652 B2 JP H0748652B2 JP 62184328 A JP62184328 A JP 62184328A JP 18432887 A JP18432887 A JP 18432887A JP H0748652 B2 JPH0748652 B2 JP H0748652B2
Authority
JP
Japan
Prior art keywords
power supply
terminal
input
supply terminal
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62184328A
Other languages
English (en)
Other versions
JPS6429018A (en
Inventor
毅則 沖▲高▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62184328A priority Critical patent/JPH0748652B2/ja
Priority to NLAANVRAGE8702576,A priority patent/NL189690C/xx
Priority to DE19873738333 priority patent/DE3738333A1/de
Priority to US07/132,648 priority patent/US4858055A/en
Publication of JPS6429018A publication Critical patent/JPS6429018A/ja
Publication of JPH0748652B2 publication Critical patent/JPH0748652B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体回路装置の信号入力部に設けられる入
力保護装置の構成に関する。
［従来の技術］ 第４図は従来の入力保護回路を備えた相補型MOS集積回
路の構成を示す図である。第４図においては、たとえば
マイクロコンピュータなどからなるシステムS1からの出
力を受けて動作するたとえばプリンタなどからなるシス
テムS2の入力部が示されている。第４図において、シス
テムS1の出力部には、信号を出力するためのＰチャネル
MOSトランジスタT1とＮチャネルMOSトランジスタT2とが
相補接続されたインバータからなる出力バッファが設け
られている。この出力バッファを介してシステムS2の入
力端子１へ信号が与えられる。システムS2の入力は、入
力端子１と第１の電源供給端子８との間に設けられ、入
力端子１に与えられた電圧が第１の所定値以上の場合に
予め定められた電圧値にクランプする第１のクランプダ
イオード３と、信号入力端子１と第２の電源供給端子９
との間に設けられ、信号入力端子１に印加される電圧が
所定の第２の電圧値より小さい場合に所定の電圧値にク
ランプする第２のクランプダイオード４と、クランプダ
イオード3,4の接続点に接続される入力保護抵抗５と、
入力保護抵抗５を介して受けた信号を反転して出力する
ＰチャネルMOSトランジスタ６とＮチャネルMOSトランジ
スタ７とからなるインバータ（入力バッファ）とから構
成される。インバータ出力は端子２を介して内部回路へ
供給され、内部回路は与えられた信号に応じた動作を行
なう。システムS1は外部電源VAから電源電圧を供給され
て内部電源電圧Vccを発生し、電圧Vccを動作電源電圧と
して用いる。システムS2は外部電源VBからの電源電圧を
第１の電源供給端子８で受け、内部電圧Vccを発生して
動作電源電圧として用いる。今システムS2において入力
端子８へ与えられる電圧Vccを正電位、第２の電源供給
端子９に与えられる電位を接地電位として動作について
説明する。システムS2はシステムS1出力信号に応答して
動作する。今、この場合外部電源VA，VBを介してそれぞ
れのシステムS1,S2には動作電源電圧が供給されている
とする。このとき、システムS2の入力端子１に電源電圧
Vcc以上の過電圧が印加された場合、入力クランプダイ
オード３の機能により、（電源電圧Vcc＋VF）のレベル
に入力電圧がクランプされる。ここで、VFは入力クラン
プダイオード３の順方向電圧降下を示す。一方、信号入
力端子１に接地電位以下の過電圧が印加された場合に
は、入力クランプダイオード４の機能により（接地電位
−VF）のレベルに入力電圧がクランプされる。これによ
りインバータ段および内部回路へ過電圧が供給されるこ
とを防止している。但し上述の説明においては、入力ク
ランプダイオード3,4の順方向電圧降下は共にVFである
として説明している。
［発明が解決しようとする問題点］ 従来のシステムS2における入力保護回路は上述のような
動作を行なっている。したがって、システムS1,S2に共
に動作電源電圧が供給されている場合には、入力保護機
能を果たすことが可能である。しかしながら、システム
S1がたとえばパーソナルコンピュータであり、システム
S2が外部機器であるプリンタであるような場合には、シ
ステムS1にのみ電源VAを供給し、システムS2には外部電
源VBから動作電源電圧を供給しない場合が考えられる。
このような場合において、すなわち、システムS2の電源
供給端子８に動作電源電圧Vccが印加されていない場合
に、信号入力端子１に“H"レベルの信号がシステムS1か
ら印加される場合が生じる。このような場合、入力端子
１から入力クランプダイオード３を通って電源供給端子
８に電流が流れ続けることになる（この場合、電源供給
端子８は“L"レベルにある）。したがってこのような状
態においては、入力端子１に“H"レベルの信号を供給し
ている電源（システムS1の動作電源電圧供給用の電源）
にとっては大きな負担となる。また、電源供給端子８に
動作電源電圧を供給している電源の入力インピーダンス
が高い場合には、電源供給端子８の電位が上昇し、シス
テムS2の内部回路がこの上昇電位により誤動作してしま
うなどの問題点があった。したがって、従来の入力クラ
ンプダイオードを用いて構成した入力保護回路を持つ半
導体回路装置は、システムのインターフェイス部には使
用することができないという問題点があった。
また、上述のような誤動作を避けるために、バイポーラ
トランジスタを用いて入出力部を構成する方法も考えら
れるが、この場合消費電力が大きくなるという問題点が
発生する。
上述のような入力クランプダイオードを用いた入力保護
回路の構成はたとえば、RCAソリッドステートQMOSデー
タブックの第469頁に示されている。
それゆえこの発明の目的は上述のような従来の入力クラ
ンプダイオードを備えた入力保護回路の有する欠点を除
去し、MOSトランジスタを用いて、電源供給端子に電圧
が印加されていない場合において入力端子に“H"レベル
の信号が印加されても、入力端子から電源供給端子へ電
流が流れ込むことのない入力保護装置を備えた半導体回
路装置を提供することである。
［問題点を解決するための手段］ この発明に係る半導体回路装置の入力保護装置は、第１
の電源供給端子と信号入力端子との間に設けられる入力
クランプダイオードの電流経路の導通・遮断を制御する
ために、この入力クランプダイオードと信号入力端子と
の間にスイッチングトランジスタを設け、このスイッチ
ングトランジスタを、第１の電源供給端子に印加される
電圧に応じてオン・オフ制御するようにしたものであ
る。
［作用］ この発明における半導体回路装置の入力保護装置におい
ては、入力クランプダイオードと信号入力端子との間に
設けられたスイッチングトランジスタが、第１の電源供
給端子に電圧が印加されていない場合にはオフ状態とな
り、信号入力端子と第１の電源供給端子との間の電流経
路を遮断し、これにより電源供給端子に電源電圧が印加
されていない場合に入力端子に“H"レベルの信号が印加
された場合における電流の入力クランプダイオードから
電源端子８への流れ込みを防止する。
［発明の実施例］ 第１図はこの発明の一実施例である半導体回路装置の入
力保護回路の構成を示す図であり、第４図に示される従
来の入力保護回路と同一または相当部分には同一の参照
番号が付されている。
第１図に示されるように、この発明の一実施例である入
力保護回路においては、高電圧クランプ用の入力クラン
プダイオード３と入力端子１との間にＰチャネルMOSト
ランジスタ12を設け、このＰチャネルMOSトランジスタ1
2のオン・オフ動作を第１の電源供給端子８に印加され
る電圧に応じて制御回路20を用いて制御するようにされ
ている。制御回路20は、そのゲートが第１の電源供給端
子８に接続され、その一方導通端子および基板（または
ウェル）が共に入力端子１に接続され、その他方導通端
子が出力部を構成するＰチャネルMOSトランジスタ10
と、そのゲートが第１の電源供給端子８に接続され、そ
の一方導通端子がＰチャネルMOSトランジスタの他方導
通端子に接続され、その他方導通端子およびウェル（ま
たは基板）が共に第２の電源電位（本実施例では接地電
位）10に接続されるＮチャネルMOSトランジスタ11とか
ら構成される。他の構成は第４図に示される従来の入力
保護回路と同様である。
第２図は第１図に示される入力保護回路をＰ形半導体基
板を用いて相補型MOS集積回路の入力部に適用した際の
断面構造を示す図である。第２図において、制御回路20
に含まれるＰチャネルMOSトランジスタ10は、Ｎ型ウェ
ル14a領域に形成される。すなわち、ＰチャネルMOSトラ
ンジスタ10は、Ｎウェル14a内に形成されたＰ型不純物
拡散領域16aと、ゲート絶縁膜17aを介して形成されるゲ
ート電極22aとから構成される。Ｎ型ウェル14aにウェル
電位を与えるためのＮ型不純物拡散領域15aおよび一方
のＰ型不純物拡散領域16aは共に信号入力端子１に接続
される。
制御回路20に含まれるＮチャネルMOSトランジスタ11
は、ソースおよびドレインとなるＮ型不純物拡散領域15
bと、ゲート絶縁膜17b上に形成されるゲート電極22bと
から形成される。Ｐ型不純物拡散領域16bはＰ型半導体
基板13と電気的接続をとり、基板電位を与えるために設
けられる。このＮチャネルMOSトランジスタ11の一方の
Ｎ型不純物拡散領域15bおよびＰ型不純物拡散領域16bは
共に第２の電源電位に端子９を介して接続される。入力
クランプダイオード３の電流経路の遮断／導通を制御す
るためのスイッチングトランジスタとなるＰチャネルMO
Sトランジスタ12は、Ｎウェル14b内に形成される。すな
わちＰチャネルMOSトランジスタ12は、ソースおよびド
レインとなるＰ型不純物拡散領域16cと、ゲート絶縁膜1
7cを介して形成されるゲート電極22cとから形成され
る。Ｎウェル14bと電気的接触をとるためにＮ型不純物
拡散領域15cが設けられる。Ｎ型不純物拡散領域15cおよ
び一方のＰ型不純物拡散領域16cは共に信号入力端子１
に接続される。高電圧クランプ用の入力クランプダイオ
ード３は、Ｎウェル14c内に形成される。すなわち、ア
ノードを形成するＰ型不純物拡散領域16dとカソードを
形成するＮ型不純物拡散領域15dとから構成される。Ｐ
型不純物拡散領域16dはＰチャネルMOSトランジスタ12の
他方のＰ型不純物拡散領域16cに接続される。Ｎ型不純
物拡散領域15dはＮウェル14cと電気的に接続されるとと
もに、第１の電源供給端子８に接続される。低電圧クラ
ンプ用の入力クランプダイオード４は、Ｎ型不純物拡散
領域15eにより形成される。この入力クランプダイオー
ド４は、Ｎ型不純物拡散領域15eとＰ型半導体基板13と
により構成される。Ｎ型不純物拡散領域15eは信号入力
端子１に接続される。
入力保護抵抗５はポリシリコンを用いて形成される。
入力バッファを構成するインバータのＰチャネルMOSト
ランジスタ６はＮウェル14d内に形成される。すなわ
ち、ＰチャネルMOSトランジスタ６は、ソースおよびド
レインとなるＰ型不純物拡散領域16fと、ゲート絶縁膜1
7f上に形成されるゲート電極22fとから構成される。Ｎ
ウェル14aと電気的接触をとるためにＮ型不純物拡散領
域15fが設けられる。Ｐ型不純物拡散領域16fの一方とＮ
型不純物拡散領域15fは第１の電源供給端子８に接続さ
れる。他方のＰ型不純物拡散領域16fは出力端子２に接
続される。
インバータ段のＮチャネルMOSトランジスタ７はＰ型不
純物拡散領域15gとゲート絶縁膜17g上に形成されるゲー
ト電極22gとから構成される。半導体基板13と電気的接
触をとるためにまたＮ型不純物拡散領域16gが設けられ
る。一方のＰ型不純物拡散領域15gは出力端子２に接続
される。他方のＰ型不純物拡散領域15gとＮ型不純物拡
散領域16gは第２の電源供給端子９を介してたとえば接
地電位に接続される。ここで第２図において数字17は層
間絶縁膜を示し、18はたとえばアルミニウムからなる電
極を示している。
ここでＰ型半導体基板を用いているのは、制御回路20に
含まれるＰチャネルMOSトランジスタ10の基板（すなわ
ち、ウェル14a）および一方導通端子を共に信号入力端
子１に接続するためである。このように構成することに
より、所望の動作特性を有する、CMOS集積回路における
入力保護回路を構成することが可能となる。次に第１図
を参照してこの発明の一実施例である入力保護回路の動
作について説明する。
今、第１の電源供給端子８に電源電圧Vccが印加されて
いる場合について説明する。このとき、制御回路20のＰ
チャネルMOSトランジスタ10はオフ状態、ＮチャネルMOS
トランジスタ11はオン状態となり、制御回路20からは
“L"レベルの信号が発生され、ＰチャネルMOSトランジ
スタ12のゲートへ与えられる。これによりＰチャネルMO
Sトランジスタ12はオン状態となる。したがって、第１
の電源供給端子８に動作電源電圧Vccが印加されている
場合には、信号入力端子１に電源電圧Vcc以上のある過
電圧が印加されても、入力クランプダイオード３により
入力電圧を（電源電圧Vcc＋VF＋VTH）のレベルにクラン
プすることができる。ここで、VFはクランプダイオード
３の順方向電位降下を示し、VTHはＰチャネルMOSトラン
ジスタ12のしきい値電圧を示す。また、第１の電源供給
端子８に電源電圧Vccが印加されている場合に、接地電
位以下の過電圧が信号入力端子１に印加された場合に
は、入力クランプダイオード４により、入力電圧が（接
地電位−VF）のレベルにクランプされる。したがって第
１の電源供給端子８に動作電源電圧Vccが印加されてい
る場合には、過電圧が印加されても所定の電位にクラン
プされることが可能となる。
次に電源供給端子８に動作電源電圧Vccが印加されてお
らず、電源供給端子８のレベルが“L"の場合について説
明する。この状態において信号入力端子１に“H"レベル
の信号が外部システムから印加された場合について説明
する。この状態においては、制御回路20のＰチャネルMO
Sトランジスタ10がオン状態、ＮチャネルMOSトランジス
タ11がオフ状態であり、応じてＰチャネルMOSトランジ
スタ12がオフ状態となっている。したがって、信号入力
端子１から入力クランプダイオード３を介して第１の電
源供給端子８への電流経路は存在しないため、この状態
において信号入力端子１に“H"レベルの信号が与えられ
ても信号入力端子１から電源供給端子８へ電流が流れ込
むことはない。
ここで電源供給端子８に電圧が印加されていない状態、
すなわち電源供給端子８が“L"レベルにある場合に、外
部システムから信号入力端子１に印加される電圧にサー
ジが含まれている場合が考えられる。この場合において
は、制御回路20に含まれるMOSトランジスタ11における
パンチスルーが生じるかまたは制御回路20からの信号に
よりMOSトランジスタ12がオン状態となり、いずれの状
態においてもサージを吸収することが可能である。
電源供給端子８に動作電源電圧Vccが印加されている場
合にサージ電圧が印加された場合の過渡的な動作につい
て説明する。今、MOSトランジスタ10とMOSトランジスタ
11とが同一のサイズで形成されているとする。
通常CMOSインバータの入出力電圧の特性は第３図に示さ
れるようになる。すなわち、CMOSインバータの入力しき
い値は動作電源電圧VDの1/2に設定される。したがっ
て、制御回路20のインバータ構成において、電源供給端
子８に動作電源電圧Vccが印加されており、かつ信号入
力端子１に２×Vcc以上のサージ電圧が印加された場
合、第３図の入出力特性から見られるように、電源供給
端子８に印加される動作電源電圧Vccは、制御回路20の
インバータによって“L"レベルの信号と判定されるた
め、ＰチャネルMOSトランジスタ12はオフ状態となる。
しかしながらこの状態においては、制御回路20に含まれ
るMOSトランジスタ11にパンチスルーが生じ、これによ
りサージ電圧は第２の電源供給端子９を介して吸収され
ることになる。
一方、この状態において、信号入力端子１に動作電源電
圧２×Vcc以下の信号が供給された場合には、動作電源
供給端子８に印加される動作電源電圧Vccは“H"レベル
であると判定されるため、ＰチャネルMOSトランジスタ1
2はオン状態となり、この状態においては、クランプダ
イオード３を介して信号入力に対するクランプがかけら
れることになる。
ここでこの制御回路20に含まれるインバータの論理しき
い値は、トランジスタ10,11のサイズ（オン抵抗の比、
またはゲート長とゲート幅の比）を適当に選択すること
により所望の値に設定することが可能であり、サージ電
圧の吸収をも確実に行なうことのできる入力保護回路を
実現することが可能となる。
なお、上記実施例においては、入力保護回路を相補型MO
S集積回路の入力部に設けた場合を一例として説明した
が、本発明の入力保護回路は、PMOS、NMOSあるいはBi−
CMOS集積回路など入力クランプダイオードを有する入力
保護回路を備えた半導体集積回路であれば上記実施例と
同様の効果を得ることができる。
また、上記実施例においては、入力保護抵抗５としてポ
リシリコンで構成した場合を説明したが、これは拡散抵
抗を用いて構成しても上記実施例と同様の効果を得るこ
とができる。
［発明の効果］ 以上のようにこの発明によれば、電源電圧が印加されて
いない場合に、信号入力端子と電源供給端子への電流経
過を遮断するように構成したので、この状態において信
号入力端子に“H"レベルの信号が印加されても信号入力
端子から電源供給端子への電流の注入を防止することが
でき、これにより入力クランプダイオードを備えた入力
保護回路を備える半導体回路装置をシステムのインター
フェイス部に使用することが可能となる。
【図面の簡単な説明】
第１図はこの発明の一実施例である入力保護回路の構成
の一例を示す図である。第２図は第１図に示される入力
保護回路の構成を示す断面図である。第３図はCMOSイン
バータの入出力電圧特性を示す図である。第４図は従来
の入力保護回路を備えた半導体回路装置をシステムのイ
ンターフェイスに適用した際の構成の一例を示す図であ
る。 図において、１は信号入力端子、２は信号出力端子、３
は高圧用入力クランプダイオード、４は低圧用入力クラ
ンプダイオード、５は入力保護抵抗、６はＰチャネルMO
Sトランジスタ、７はＮチャネルMOSトランジスタ、８は
第１の電源電圧供給端子、９は第２の電源電圧供給端
子、10はＰチャネルMOSトランジスタ、11はＮチャネルM
OSトランジスタ、12はＰチャネルMOSトランジスタから
なるスイッチングトランジスタ、20は制御回路である。 なお、各図中、同一符号は同一または相当する部分を示
す。

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】信号入力端子と、第１の論理レベルに対応
    する第１の電源電圧を供給する第１の電源供給端子と、
    前記第１の電源電圧よりも低い第２の論理レベルに対応
    する第２の電源電圧を供給する第２の電源供給端子と、
    前記第１の電源供給端子と前記信号入力端子との間に設
    けられる第１のクランプダイオードと、前記第２の電源
    供給端子と前記信号入力端子との間に設けられる第２の
    クランプダイオードとを含む半導体回路装置の入力保護
    装置であって、 前記第１のクランプダイオードと前記信号入力端子との
    間に設けられるスイッチング手段と、 前記第１の電源供給端子に与えられる電圧値に応答して
    前記スイッチング手段のオン・オフ動作を制御する制御
    手段とを備え、 前記制御手段は、前記第１の電源供給端子に前記第１の
    電源電圧が印加されないときに前記スイッチング手段を
    オフ状態とし、かつ前記第１の電源供給端子に前記第１
    の電源電圧が印加されているときに、前記信号入力端子
    に印加される電圧が前記第１の電源供給端子に印加され
    る電圧に所定値を掛けた電圧値より大きいときに前記ス
    イッチング手段をオフ状態とし、かつ前記信号入力端子
    に印加される電圧が前記第１の電源供給端子に印加され
    る電圧に所定値を掛けた値より小さい場合に前記スイッ
    チング手段をオン状態とする、半導体回路装置の入力保
    護装置。
  2. 【請求項２】前記制御手段は、 前記第１の電源供給端子に接続されるゲートと、前記信
    号入力端子に接続される一方導通端子と、出力部を構成
    する他方導通端子とを有する第１導電型の絶縁ゲート型
    電界効果トランジスタと、 前記第１の電源供給端子に接続されるゲートと、前記第
    １導電型の絶縁ゲート型電界効果トランジスタの他方導
    通端子に接続される一方導通端子と、前記第２の電源供
    給端子に接続される他方導通端子とを備える第２導電型
    の絶縁ゲート型電界効果トランジスタとを備える、特許
    請求の範囲第１項に記載の半導体回路装置の入力保護装
    置。
JP62184328A 1987-07-23 1987-07-23 半導体回路装置の入力保護装置 Expired - Lifetime JPH0748652B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP62184328A JPH0748652B2 (ja) 1987-07-23 1987-07-23 半導体回路装置の入力保護装置
NLAANVRAGE8702576,A NL189690C (nl) 1987-07-23 1987-10-29 Ingangsbeveiligingsinrichting van een halfgeleiderketeninrichting.
DE19873738333 DE3738333A1 (de) 1987-07-23 1987-11-11 Eingangsschutzeinrichtung einer halbleiterschaltungseinrichtung
US07/132,648 US4858055A (en) 1987-07-23 1987-12-08 Input protecting device for a semiconductor circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62184328A JPH0748652B2 (ja) 1987-07-23 1987-07-23 半導体回路装置の入力保護装置

Publications (2)

Publication Number Publication Date
JPS6429018A JPS6429018A (en) 1989-01-31
JPH0748652B2 true JPH0748652B2 (ja) 1995-05-24

Family

ID=16151397

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62184328A Expired - Lifetime JPH0748652B2 (ja) 1987-07-23 1987-07-23 半導体回路装置の入力保護装置

Country Status (4)

Country Link
US (1) US4858055A (ja)
JP (1) JPH0748652B2 (ja)
DE (1) DE3738333A1 (ja)
NL (1) NL189690C (ja)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1227104B (it) * 1988-09-27 1991-03-15 Sgs Thomson Microelectronics Circuito integrato autoprotetto da inversioni di polarita' della batteria di alimentazione
US4930037A (en) * 1989-02-16 1990-05-29 Advaced Micro Devices, Inc. Input voltage protection system
US4930036A (en) * 1989-07-13 1990-05-29 Northern Telecom Limited Electrostatic discharge protection circuit for an integrated circuit
US5032742A (en) * 1989-07-28 1991-07-16 Dallas Semiconductor Corporation ESD circuit for input which exceeds power supplies in normal operation
JPH0734476B2 (ja) * 1989-10-23 1995-04-12 三菱電機株式会社 半導体集積回路
US5256919A (en) * 1990-06-05 1993-10-26 Heikka Marttila Oy Method for preventing the oscillation of an RF power module
JPH0465878A (ja) * 1990-07-06 1992-03-02 Fuji Electric Co Ltd 半導体装置
JPH04370629A (ja) * 1991-06-19 1992-12-24 Toshiba Corp 偏向ヨーク装置
GB9115699D0 (en) * 1991-07-19 1991-09-04 Philips Electronic Associated An overvoltage protected semiconductor switch
US5401997A (en) * 1992-01-22 1995-03-28 Integrated Device Technology, Inc. ESD protection for poly resistor on oxide
JP3318774B2 (ja) * 1992-06-29 2002-08-26 ソニー株式会社 半導体装置および固体撮像装置
KR0111811Y1 (ko) * 1994-12-30 1998-10-01 이형도 전압 클립퍼 회로
JP2874583B2 (ja) * 1995-02-10 1999-03-24 日本電気株式会社 半導体装置の入力保護回路
US5864254A (en) * 1995-04-11 1999-01-26 Rohm Co., Ltd. Differential amplifier circuit with enlarged range for source voltage and semiconductor device using same
JP3351171B2 (ja) * 1995-04-13 2002-11-25 トヨタ自動車株式会社 コンデンサ容量診断回路
US5745323A (en) * 1995-06-30 1998-04-28 Analog Devices, Inc. Electrostatic discharge protection circuit for protecting CMOS transistors on integrated circuit processes
US5903184A (en) * 1995-12-19 1999-05-11 Rohm Co., Ltd. Semiconductor device having protection circuit
US5751525A (en) * 1996-01-05 1998-05-12 Analog Devices, Inc. EOS/ESD Protection circuit for an integrated circuit with operating/test voltages exceeding power supply rail voltages
US6064093A (en) * 1996-03-29 2000-05-16 Citizen Watch Co., Ltd. Protection circuit with clamping feature for semiconductor device
US5739998A (en) * 1996-07-12 1998-04-14 Kabushiki Kaisha Toshiba Protective circuit and semiconductor integrated circuit incorporating protective circuit
US5917689A (en) * 1996-09-12 1999-06-29 Analog Devices, Inc. General purpose EOS/ESD protection circuit for bipolar-CMOS and CMOS integrated circuits
US5838146A (en) * 1996-11-12 1998-11-17 Analog Devices, Inc. Method and apparatus for providing ESD/EOS protection for IC power supply pins
US5966038A (en) * 1997-12-15 1999-10-12 Motorola, Inc. Circuit with overvoltage protection
FR2782581B1 (fr) * 1998-08-18 2000-09-22 St Microelectronics Sa Dispositif de protection contre les decharges electrostatiques
US6288590B1 (en) * 1999-05-21 2001-09-11 Intel Corporation High voltage protection input buffer
WO2001031707A1 (en) * 1999-10-26 2001-05-03 Koninklijke Philips Electronics N.V. Semiconductor device including an integrated esd protection field effect device
JP2002023902A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp 半導体装置
US6348820B1 (en) * 2000-07-17 2002-02-19 Motorola, Inc. High-side, low-side configurable driver
FR2813439B1 (fr) * 2000-08-30 2003-01-31 St Microelectronics Sa Circuit integre muni d'une protection contre les decharges electrostatiques
US7135908B2 (en) * 2002-02-06 2006-11-14 Koninklijke Philips Electronics N.V. Input stage resistant against high voltage swings
US7057450B2 (en) * 2003-07-30 2006-06-06 Winbond Electronics Corp. Noise filter for an integrated circuit
TWI257165B (en) * 2003-10-28 2006-06-21 Sunplus Technology Co Ltd Electrostatic discharge protection device
US7151400B2 (en) * 2004-07-13 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Boost-biased level shifter
CN100412754C (zh) * 2004-12-17 2008-08-20 鸿富锦精密工业（深圳）有限公司 电源电压产生电路
CN100389373C (zh) * 2004-12-25 2008-05-21 鸿富锦精密工业（深圳）有限公司 电源电压产生电路
CN100438250C (zh) * 2005-03-05 2008-11-26 鸿富锦精密工业（深圳）有限公司 电子元件断电保护电路
JP4506624B2 (ja) * 2005-09-07 2010-07-21 株式会社村田製作所 被測定デバイスの測定装置及び測定方法
JP5041760B2 (ja) * 2006-08-08 2012-10-03 ルネサスエレクトロニクス株式会社 半導体集積回路装置
EP2023392A1 (en) * 2007-08-08 2009-02-11 STMicroelectronics S.r.l. Integrated circuit with device for protecting against electrostatic discharges
JP2018032981A (ja) * 2016-08-24 2018-03-01 株式会社東芝 半導体集積回路
JP2020150575A (ja) * 2019-03-11 2020-09-17 セイコーエプソン株式会社 駆動制御装置、駆動回路および移動体
FR3095560B1 (fr) * 2019-04-26 2021-12-03 St Microelectronics Rousset Association de transistors en série

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3947727A (en) * 1974-12-10 1976-03-30 Rca Corporation Protection circuit for insulated-gate field-effect transistors
US4131928A (en) * 1977-06-24 1978-12-26 Motorola, Inc. Voltage clamp device for monolithic circuits
US4220876A (en) * 1978-08-17 1980-09-02 Motorola, Inc. Bus terminating and decoupling circuit
US4476476A (en) * 1979-04-05 1984-10-09 National Semiconductor Corporation CMOS Input and output protection circuit
US4282556A (en) * 1979-05-21 1981-08-04 Rca Corporation Input protection device for insulated gate field effect transistor
US4567500A (en) * 1981-12-01 1986-01-28 Rca Corporation Semiconductor structure for protecting integrated circuit devices
JPS61156854A (ja) * 1984-12-28 1986-07-16 Mitsubishi Electric Corp 相補型ｍｏｓ半導体装置の入力保護回路
JPS61218143A (ja) * 1985-03-25 1986-09-27 Hitachi Ltd 半導体集積回路装置
JPS61230352A (ja) * 1985-04-05 1986-10-14 Hitachi Ltd 半導体集積回路
JPS61245562A (ja) * 1985-04-24 1986-10-31 Hitachi Ltd 静電波壊防止回路
IT1214606B (it) * 1985-05-13 1990-01-18 Ates Componenti Elettron Dispositivo integrato di protezione dinamica, in particolare per circuiti integrati con ingresso in tecnologia mos.
US4728826A (en) * 1986-03-19 1988-03-01 Siemens Aktiengesellschaft MOSFET switch with inductive load
US4736271A (en) * 1987-06-23 1988-04-05 Signetics Corporation Protection device utilizing one or more subsurface diodes and associated method of manufacture

Also Published As

Publication number Publication date
DE3738333A1 (de) 1989-02-02
NL189690B (nl) 1993-01-18
DE3738333C2 (ja) 1992-02-13
US4858055A (en) 1989-08-15
NL8702576A (nl) 1989-02-16
JPS6429018A (en) 1989-01-31
NL189690C (nl) 1993-06-16

Similar Documents

Publication Publication Date Title
JPH0748652B2 (ja) 半導体回路装置の入力保護装置
US5004936A (en) Non-loading output driver circuit
JP2616142B2 (ja) 出力回路
US4825099A (en) Feedback-controlled current output driver having reduced current surge
US6225846B1 (en) Body voltage controlled semiconductor integrated circuit
JP3318105B2 (ja) 起動回路
US4851721A (en) Semiconductor integrated circuit
JP3036438B2 (ja) アナログスイッチ回路
JP4149129B2 (ja) 電子アナログ・スイッチ
US6414360B1 (en) Method of programmability and an architecture for cold sparing of CMOS arrays
US5739998A (en) Protective circuit and semiconductor integrated circuit incorporating protective circuit
US20030043517A1 (en) Electro-static discharge protecting circuit
JP2707954B2 (ja) コード設定回路
JP3875285B2 (ja) 半導体集積回路の中間電圧発生回路
US4723081A (en) CMOS integrated circuit protected from latch-up phenomenon
JPH07106455A (ja) 半導体集積回路装置の静電破壊保護回路
JP4181635B2 (ja) フェールセーフ・インタフェース回路
JP3814589B2 (ja) スイッチ回路及びバススイッチ回路
US5075577A (en) Tristate output circuit with input protection
JPS61157115A (ja) 「シユートスルー」電流抑制手段を具備したｃｍｏｓ
JP3100137B2 (ja) 半導体集積装置
JP3554353B2 (ja) 電界効果トランジスタの保護装置
JP3123599B2 (ja) 半導体集積回路
JP3018794B2 (ja) 出力回路
JPH11243639A (ja) 半導体回路