JP3875285B2 - 半導体集積回路の中間電圧発生回路 - Google Patents
半導体集積回路の中間電圧発生回路 Download PDFInfo
- Publication number
- JP3875285B2 JP3875285B2 JP07825894A JP7825894A JP3875285B2 JP 3875285 B2 JP3875285 B2 JP 3875285B2 JP 07825894 A JP07825894 A JP 07825894A JP 7825894 A JP7825894 A JP 7825894A JP 3875285 B2 JP3875285 B2 JP 3875285B2
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- voltage
- channel
- power supply
- intermediate voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000004020 conductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 230000007423 decrease Effects 0.000 description 4
- 108091006146 Channels Proteins 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
- G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Automation & Control Theory (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Dram (AREA)
- Semiconductor Integrated Circuits (AREA)
- Control Of Electrical Variables (AREA)
- Static Random-Access Memory (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は半導体集積回路の定電圧発生回路に関し、特に、電源電圧と接地電圧との間のレベルとなる中間電圧を発生する中間電圧発生回路（half Vcc generator）に関するものである。
【０００２】
【従来の技術】
近年における半導体集積回路の超高集積化に伴い、メモリセルのサイズは極めて小さくなっており、それに合わせて電源電圧Ｖｃｃの電圧レベルも一段と低くなっている。また、１チップに集積された半導体集積回路において、素子の安定動作などを図るために、基板電圧発生回路、基準電圧発生回路、中間電圧発生回路など各種の定電圧発生回路を必要とするようになっていることは、すでによく知られた事実である。中でも特に中間電圧発生回路は、ビット線又はデータ線のプリチャージに関するためにその重要性が大きく、同時に安定した中間電圧を供給できるような回路構成を要求されている。
【０００３】
これに対する従来技術として、米国特許第４，６６３，５８４号にＣＭＯＳ工程を利用して実現した中間電圧発生回路が開示されている。この回路を図４に示して簡単に説明する。
【０００４】
同図に示す中間電圧発生回路は、電源電圧Ｖｃｃに対応して第１及び第２基準電圧を発生するバイアス回路４０と、このバイアス回路４０による第１及び第２基準電圧を基に中間電圧ＶM を発生する駆動回路５０とから構成されている。
【０００５】
バイアス回路４０は、ＰＭＯＳトランジスタＱ５、ＮＭＯＳトランジスタＱ１、ＰＭＯＳトランジスタＱ２、そしてＮＭＯＳトランジスタＱ６の順にその各チャネルを、第１電源である電源電圧Ｖｃｃと第２電源である接地電圧Ｖｓｓとの間に直列接続した構成とされている。トランジスタＱ５のゲートは接地電圧Ｖｓｓとされ、またそのソースは電源電圧Ｖｃｃを受ける。トランジスタＱ１のゲート及びドレインは、第１基準電圧を出力するノードｎ１にトランジスタＱ５のドレインと共に接続される。また、トランジスタＱ２のソースはノードｎ３にトランジスタＱ１のソースと共に接続される。このトランジスタＱ２のチャネルにはノードｎ３からバックバイアスが加えられている。そして、トランジスタＱ６のゲートは電源電圧Ｖｃｃを受け、そのドレインは第２基準電圧を出力するノードｎ２にトランジスタＱ２のゲート及びドレインと共に接続され、さらにソースは接地電圧Ｖｓｓとされる。尚、ＰＭＯＳトランジスタは第１導電形としてのＰ形チャネルを有するＦＥＴで、ＮＭＯＳトランジスタは第２導電形としてのＮ形チャネルを有するＦＥＴである。
【０００６】
駆動回路５０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間にＮＭＯＳトランジスタＱ３及びＰＭＯＳトランジスタＱ４を直列接続して構成されている。トランジスタＱ３のゲートは前記ノードｎ１に接続され、そしてそのドレインは電源電圧Ｖｃｃを受ける。また、トランジスタＱ４のゲートは前記ノードｎ２に接続され、そのソースはノードｎ４にトランジスタＱ３のソースと共に接続され、さらにそのドレインは接地電圧Ｖｓｓとされる。この駆動回路５０のノードｎ４から電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間の中間電圧ＶM が出力される。
【０００７】
図４に示す回路の動作特性は次のようになる。ノードｎ３の電圧が１／２Ｖｃｃであるとき、ノードｎ１の電圧は１／２Ｖｃｃ＋ＶTQ1 （ＶTQ1 はトランジスタＱ１のしきい電圧）であり、またノードｎ２の電圧は１／２Ｖｃｃ−ＶTQ2 （ＶTQ2 はトランジスタＱ２のしきい電圧）である。ノードｎ４の電圧がノードｎ１の電圧より低いとトランジスタＱ３の導通状態によりノードｎ４の電圧が高くなる方向へ調整される一方で、ノードｎ４の電圧がノードｎ２の電圧より高いとトランジスタＱ４の導通状態によりノードｎ４の電圧が低くなる方向へ調整される。したがって、ノードｎ４の電圧は１／２Ｖｃｃに調整される。
【０００８】
しかしながら、このような回路構成においては次のような問題がある。すなわち、図４に示す回路から出力される中間電圧ＶM が例えば内部回路の動作で電流消耗があって低くなった場合に、これを元の電圧に復元する能力に劣っている。この復元能力不足はチップの高速化に影響し、特に高集積の半導体集積回路において不具合が生じる。
【０００９】
図５に示すのはこのような問題を解決するようにした回路で、これは４ＭダイナミックＲＡＭに使用された技術である。その特徴は、図４に示した回路では常に導通しているトランジスタＱ５及びトランジスタＱ６を、出力される中間電圧ＶM に従ってバイアス回路を制御するようにした点にあり、パワーアップ時の動作速度と復元能力を改善している。その回路構成は、バイアス回路４１のトランジスタＱ５及びトランジスタＱ６の各ゲートを、中間電圧ＶM を出力するノードｎ４に接続したものとなっている。それ以外の部分は図４に示したバイアス回路４０と同様の構成である。
【００１０】
この図５に示す中間電圧発生回路の動作特性を、電圧−電流特性図を示した図３を参照して説明する。半導体チップがパワーアップされて電源電圧Ｖｃｃが立上がり、ノードｎ１の電圧がトランジスタＱ３のしきい電圧ＶT レベル以上になると、トランジスタＱ３がＯＮして中間電圧出力ノードｎ４の電圧が上昇する（図３に示すＶｃｃ１）。電源電圧Ｖｃｃが更に増加してＶｃｃ２になり、そのときノードｎ１とノードｎ２との間の電圧差がトランジスタＱ１及びトランジスタＱ２の各しきい電圧の和ＶTQ1 ＋ＶTQ2 より小さければ、バイアス回路４１はセットアップされない状態にある。そして、中間電圧出力ノードｎ４の電圧がトランジスタＱ６のしきい電圧ＶT レベル以上になると、トランジスタＱ６がＯＮしてノードｎ２が接地電圧Ｖｓｓとなり、トランジスタＱ４がＯＮする。すなわち、トランジスタＱ３及びトランジスタＱ４が同時に導通となり、電源電圧Ｖｃｃから接地電圧Ｖｓｓへ直流電流が発生する。この直流電流が図３中のＶｃｃ２から現れる点線で示されている。この場合、ノードｎ１の電圧は電源電圧Ｖｃｃであり、ノードｎ２の電圧は接地電圧Ｖｓｓである。
【００１１】
電源電圧Ｖｃｃが更に増加して、バイアス回路４１でダイオード機能を行うトランジスタＱ１とトランジスタＱ２とをＯＮさせ得る電圧になると、トランジスタＱ５、Ｑ１、Ｑ２、Ｑ６がすべて導通し、ノードｎ２は接地電圧Ｖｓｓではなく、トランジスタＱ５、Ｑ１、Ｑ２、Ｑ６のチャネル抵抗によって決定されるＤＣレベルを有することになる。さらに、ノードｎ１も電源電圧Ｖｃｃレベルではなく、所定のＤＣレベルを有する。この状態は、トランジスタＱ４のゲート−ソース間電圧ＶGS及びトランジスタＱ３のゲート−ソース間電圧ＶGSを減少させ、トランジスタＱ３及びトランジスタＱ４を介して流れる電流を減少させる。代わりにバイアス回路４１を介して電流が流れるが、全体的な電流は減少する。この現象は、図３に示したように、Ｖｃｃ３〜Ｖｃｃ４の間に現れる。
【００１２】
その後、電源電圧Ｖｃｃが更に増加してバイアス回路４１が完全にセットアップされると、ノードｎ１の電圧は１／２Ｖｃｃ＋ＶTQ1 レベル、ノードｎ２の電圧は１／２Ｖｃｃ−ＶTQ2 レベルを有することにより、トランジスタＱ３とトランジスタＱ４とがわずかな導通状態となる。これらトランジスタＱ３及びＱ４を介して流れる電流は格段に減少し、そしてバイアス回路４１を介して直流電流が流れるようになる。これは、図３中のＶｃｃ４以後の電流成分になる。
【００１３】
このような図５に示した中間電圧発生回路においては次のような問題を有している。半導体集積回路で一般に使用されるかなり低い電源電圧に対して、バイアス回路がセットアップされる前において駆動回路に過度な直流電流（図３中のＶｃｃ２〜Ｖｃｃ４）が流れるために、消費電力が大きくなり不具合の生じる可能性がある。加えて、メモリ装置に対して低電源電圧での動作が要求されるにもかかわらず、図３に示す点線に現れているように、低い電源電圧における消費電流の方が高い電源電圧における消費電流よりかえって大きくなるという好ましくない面をもっている。また、半導体集積回路においてはＥＳＤ（electrostatic discharge）保護という問題があるが、図５に示した構成では、トランジスタＱ３及びトランジスタＱ４の各ドレイン端子に電源である電源電圧Ｖｃｃ及び接地電圧Ｖｓｓが直接加えられるので、ＥＳＤ保護についての対策上、あまり好ましくない。
【００１４】
【発明が解決しようとする課題】
したがって本発明の目的は、低電源電圧でも安定で信頼性の高い動作を遂行できる中間電圧発生回路を提供することにある。また、本発明の他の目的は、低電源電圧においてバイアス回路がセットアップされる前に駆動回路に流れる過度な直流電流を抑制することができ、電力消費をより少なくし得る中間電圧発生回路を提供することにある。さらに、本発明のまた他の目的は、ＥＳＤ保護に優れた中間電圧発生回路を提供することにある。加えて、本発明のさらに他の目的は、ＥＳＤ保護に優れると共に、低電源電圧における直流電流の発生を最大限に抑制できる中間電圧発生回路を提供することにある。
【００１５】
【課題を解決するための手段】
このような目的を達成するために本発明は、第１基準電圧及び第２基準電圧を発生するバイアス回路を有した中間電圧発生回路について、駆動回路を、ソースに電源電圧を受け、ゲートが中間電圧出力ノードに接続された第１のＰＭＯＳトランジスタと、ソースに接地電圧を受けると共に、ゲートが中間電圧出力ノードに接続される第１のＮＭＯＳトランジスタと、ゲートに第１基準電圧を受け、ドレインが第１のＰＭＯＳトランジスタのドレインに接続されると共に、ソースが中間電圧出力ノードに接続された第２のＮＭＯＳトランジスタと、ゲートに第２基準電圧を受け、ドレインが第１のＮＭＯＳトランジスタのドレインに接続されると共に、ソースが中間電圧出力ノードに接続された第２のＰＭＯＳトランジスタと、から構成することを１つの特徴としている。
【００１６】
【実施例】
以下、本発明の好適な実施例を添付の図面を参照して詳細に説明する。尚、図中の共通する部分には同じ符号を使用するものとする。
【００１７】
図１は、本発明による中間電圧発生回路の一実施例を示す回路図である。この図１に示す中間電圧発生回路は、電源電圧Ｖｃｃに対応して第１及び第２基準電圧を発生する図４に示したものと同様のバイアス回路４０と、中間電圧ＶM を発生する駆動回路５２とから構成される。
【００１８】
駆動回路５２は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に、ＰＭＯＳトランジスタＱ７、ＮＭＯＳトランジスタＱ３、ＰＭＯＳトランジスタＱ４、及びＮＭＯＳトランジスタＱ８を直列接続した構成とされている。トランジスタＱ７のソースは電源電圧Ｖｃｃを受けるよう接続され、そのゲートは中間電圧ＶM を出力するノードｎ４に接続される。また、トランジスタＱ３のゲートはバイアス回路４０のノードｎ１に接続され、そのドレインはトランジスタＱ７のドレインと接続される。トランジスタＱ４のゲートはバイアス回路４０のノードｎ２に接続される。そして、トランジスタＱ８のゲートはノードｎ４に接続され、またそのドレインはトランジスタＱ４のドレインと接続され、ソースは接地電圧Ｖｓｓとされる。尚、Ｐ形が本実施例における第１導電形で、Ｎ形が本実施例における第２導電形である。
【００１９】
この例の動作について図３を参照して説明する。トランジスタＱ５が導通しているので、電源電圧Ｖｃｃが増加してトランジスタＱ３のしきい電圧ＶT レベル以上になると、中間電圧出力ノードｎ４のレベルが上昇する。そして、中間電圧出力ノードｎ４がトランジスタＱ８をＯＮさせるレベルになると、トランジスタＱ７、Ｑ３、Ｑ４、Ｑ８を通じて電源電圧Ｖｃｃから接地電圧Ｖｓｓへ直流電流が流れるようになる。
【００２０】
このとき、バイアス回路４０がセットアップされない状態であっても、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に中間電圧ＶM により制御されるトランジスタＱ７、Ｑ８が設けられているので、直流電流（ＤＣ）の量は、図５に示した回路における直流電流の量より格段に減少する。これは、図３の電圧−電流グラフの中で実線で示されている。その後、バイアス回路４０がセットアップされると、図５に示した回路と同様に、駆動回路５２における直流電流は急激に減少し、バイアス回路４０を通じて直流電流が流れるようになる。
【００２１】
したがって、従来技術による中間電圧発生回路で発生していた過電流を防止することができ、さらに、この例の中間電圧発生回路の駆動回路５２には、トランジスタＱ３及びトランジスタＱ４の各ソースの電源接続部に対してトランジスタＱ７及びトランジスタＱ８が設けられているため、ＥＳＤ保護についてより優れたものとなっている。
【００２２】
図２は、図１の実施例において常に導通とされているトランジスタＱ５及びトランジスタＱ６を中間電圧ＶM によって制御するようにして、それにより中間電圧ＶM の復元能力を向上させた例の回路図である。この図２に示す中間電圧発生回路は、図５に示したものと同様のバイアス回路４１と、駆動回路５３とから構成される。
【００２３】
この実施例の回路では、例えば、出力される中間電圧ＶM レベルが最初より低くなると、トランジスタＱ５及びトランジスタＱ７の制御電圧が増加してトランジスタＱ３のゲート電圧及びドレイン電圧を増加させ、その結果、トランジスタＱ３を介して流れる電流量が増加して中間電圧ＶM が所定のレベルに戻るようになっている。反対に、出力される中間電圧ＶM レベルが高くなると、それに応じてトランジスタＱ６及びトランジスタＱ８が制御されることで、短時間で中間電圧ＶM が元に戻るようになっている。
【００２４】
ここで先の図３を参照して、本発明による中間電圧発生回路と従来の中間電圧発生回路とを対比させて電圧−電流関係を説明する。図中の一点鎖線は電源電圧Ｖｃｃの大きさに対して出力される中間電圧ＶM を示し、右側の縦軸（ｙ軸）に対応している。また、実線は電源電圧Ｖｃｃに対して本発明による中間電圧発生回路で流れる電流Ｉの大きさを、点線は電源電圧Ｖｃｃに対して従来技術による中間電圧発生回路で流れる電流Ｉをそれぞれ示し、左側の縦軸（ｙ軸）に対応している。このグラフから分かるように、出力される中間電圧ＶM は同じであるのに対し、低電源電圧において本発明の中間電圧発生回路での電流量は従来の中間電圧発生回路での電流量より少なくなる。したがって、本発明によれば、低電源電圧における電力消耗を減少させることができる。
【００２５】
以上の実施例では、ＰＭＯＳトランジスタＱ７とＮＭＯＳトランジスタＱ８とを、駆動回路の電源電圧と接地電圧とに対しそれぞれ直接的に接続する例を示したが、本発明はこれに限られるものではない。例えば、駆動回路のＮＭＯＳトランジスタＱ３よりも中間電圧出力ノード側にＰＭＯＳトランジスタＱ７を設けたり、あるいは、ＰＭＯＳトランジスタＱ４よりも中間電圧出力ノード側にＮＭＯＳトランジスタＱ８を設けたりするようにしても、バイアス回路のセットアップ前における駆動回路の過電流発生を制御できる。
【００２６】
【発明の効果】
以上述べてきたように本発明による中間電圧発生回路は、低電源電圧においてバイアス回路セットアップ前に駆動回路で発生する過電流を抑制でき、低電源電圧での動作特性及び信頼性により優れている。また、本発明によれば、半導体集積回路におけるＥＳＤ保護の点でもより優れた中間電圧発生回路を提供できるようになる。
【図面の簡単な説明】
【図１】本発明による中間電圧発生回路の一実施例を示す回路図。
【図２】本発明による中間電圧発生回路の他の実施例を示す回路図。
【図３】本発明による中間電圧発生回路及び従来の中間電圧発生回路における電圧−電流特性を示すグラフ。
【図４】中間電圧発生回路の従来例を示す回路図。
【図５】中間電圧発生回路の他の従来例を示す回路図。
【符号の説明】
４０、４１ バイアス回路
５２、５３ 駆動回路
Ｑ１、Ｑ３、Ｑ６、Ｑ８ ＮＭＯＳトランジスタ
Ｑ２、Ｑ４、Ｑ５、Ｑ７ ＰＭＯＳトランジスタ
ｎ４ 中間電圧出力ノード
ＶM 中間電圧
Ｖｃｃ 電源電圧
Ｖｓｓ 接地電圧
【産業上の利用分野】
本発明は半導体集積回路の定電圧発生回路に関し、特に、電源電圧と接地電圧との間のレベルとなる中間電圧を発生する中間電圧発生回路（half Vcc generator）に関するものである。
【０００２】
【従来の技術】
近年における半導体集積回路の超高集積化に伴い、メモリセルのサイズは極めて小さくなっており、それに合わせて電源電圧Ｖｃｃの電圧レベルも一段と低くなっている。また、１チップに集積された半導体集積回路において、素子の安定動作などを図るために、基板電圧発生回路、基準電圧発生回路、中間電圧発生回路など各種の定電圧発生回路を必要とするようになっていることは、すでによく知られた事実である。中でも特に中間電圧発生回路は、ビット線又はデータ線のプリチャージに関するためにその重要性が大きく、同時に安定した中間電圧を供給できるような回路構成を要求されている。
【０００３】
これに対する従来技術として、米国特許第４，６６３，５８４号にＣＭＯＳ工程を利用して実現した中間電圧発生回路が開示されている。この回路を図４に示して簡単に説明する。
【０００４】
同図に示す中間電圧発生回路は、電源電圧Ｖｃｃに対応して第１及び第２基準電圧を発生するバイアス回路４０と、このバイアス回路４０による第１及び第２基準電圧を基に中間電圧ＶM を発生する駆動回路５０とから構成されている。
【０００５】
バイアス回路４０は、ＰＭＯＳトランジスタＱ５、ＮＭＯＳトランジスタＱ１、ＰＭＯＳトランジスタＱ２、そしてＮＭＯＳトランジスタＱ６の順にその各チャネルを、第１電源である電源電圧Ｖｃｃと第２電源である接地電圧Ｖｓｓとの間に直列接続した構成とされている。トランジスタＱ５のゲートは接地電圧Ｖｓｓとされ、またそのソースは電源電圧Ｖｃｃを受ける。トランジスタＱ１のゲート及びドレインは、第１基準電圧を出力するノードｎ１にトランジスタＱ５のドレインと共に接続される。また、トランジスタＱ２のソースはノードｎ３にトランジスタＱ１のソースと共に接続される。このトランジスタＱ２のチャネルにはノードｎ３からバックバイアスが加えられている。そして、トランジスタＱ６のゲートは電源電圧Ｖｃｃを受け、そのドレインは第２基準電圧を出力するノードｎ２にトランジスタＱ２のゲート及びドレインと共に接続され、さらにソースは接地電圧Ｖｓｓとされる。尚、ＰＭＯＳトランジスタは第１導電形としてのＰ形チャネルを有するＦＥＴで、ＮＭＯＳトランジスタは第２導電形としてのＮ形チャネルを有するＦＥＴである。
【０００６】
駆動回路５０は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間にＮＭＯＳトランジスタＱ３及びＰＭＯＳトランジスタＱ４を直列接続して構成されている。トランジスタＱ３のゲートは前記ノードｎ１に接続され、そしてそのドレインは電源電圧Ｖｃｃを受ける。また、トランジスタＱ４のゲートは前記ノードｎ２に接続され、そのソースはノードｎ４にトランジスタＱ３のソースと共に接続され、さらにそのドレインは接地電圧Ｖｓｓとされる。この駆動回路５０のノードｎ４から電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間の中間電圧ＶM が出力される。
【０００７】
図４に示す回路の動作特性は次のようになる。ノードｎ３の電圧が１／２Ｖｃｃであるとき、ノードｎ１の電圧は１／２Ｖｃｃ＋ＶTQ1 （ＶTQ1 はトランジスタＱ１のしきい電圧）であり、またノードｎ２の電圧は１／２Ｖｃｃ−ＶTQ2 （ＶTQ2 はトランジスタＱ２のしきい電圧）である。ノードｎ４の電圧がノードｎ１の電圧より低いとトランジスタＱ３の導通状態によりノードｎ４の電圧が高くなる方向へ調整される一方で、ノードｎ４の電圧がノードｎ２の電圧より高いとトランジスタＱ４の導通状態によりノードｎ４の電圧が低くなる方向へ調整される。したがって、ノードｎ４の電圧は１／２Ｖｃｃに調整される。
【０００８】
しかしながら、このような回路構成においては次のような問題がある。すなわち、図４に示す回路から出力される中間電圧ＶM が例えば内部回路の動作で電流消耗があって低くなった場合に、これを元の電圧に復元する能力に劣っている。この復元能力不足はチップの高速化に影響し、特に高集積の半導体集積回路において不具合が生じる。
【０００９】
図５に示すのはこのような問題を解決するようにした回路で、これは４ＭダイナミックＲＡＭに使用された技術である。その特徴は、図４に示した回路では常に導通しているトランジスタＱ５及びトランジスタＱ６を、出力される中間電圧ＶM に従ってバイアス回路を制御するようにした点にあり、パワーアップ時の動作速度と復元能力を改善している。その回路構成は、バイアス回路４１のトランジスタＱ５及びトランジスタＱ６の各ゲートを、中間電圧ＶM を出力するノードｎ４に接続したものとなっている。それ以外の部分は図４に示したバイアス回路４０と同様の構成である。
【００１０】
この図５に示す中間電圧発生回路の動作特性を、電圧−電流特性図を示した図３を参照して説明する。半導体チップがパワーアップされて電源電圧Ｖｃｃが立上がり、ノードｎ１の電圧がトランジスタＱ３のしきい電圧ＶT レベル以上になると、トランジスタＱ３がＯＮして中間電圧出力ノードｎ４の電圧が上昇する（図３に示すＶｃｃ１）。電源電圧Ｖｃｃが更に増加してＶｃｃ２になり、そのときノードｎ１とノードｎ２との間の電圧差がトランジスタＱ１及びトランジスタＱ２の各しきい電圧の和ＶTQ1 ＋ＶTQ2 より小さければ、バイアス回路４１はセットアップされない状態にある。そして、中間電圧出力ノードｎ４の電圧がトランジスタＱ６のしきい電圧ＶT レベル以上になると、トランジスタＱ６がＯＮしてノードｎ２が接地電圧Ｖｓｓとなり、トランジスタＱ４がＯＮする。すなわち、トランジスタＱ３及びトランジスタＱ４が同時に導通となり、電源電圧Ｖｃｃから接地電圧Ｖｓｓへ直流電流が発生する。この直流電流が図３中のＶｃｃ２から現れる点線で示されている。この場合、ノードｎ１の電圧は電源電圧Ｖｃｃであり、ノードｎ２の電圧は接地電圧Ｖｓｓである。
【００１１】
電源電圧Ｖｃｃが更に増加して、バイアス回路４１でダイオード機能を行うトランジスタＱ１とトランジスタＱ２とをＯＮさせ得る電圧になると、トランジスタＱ５、Ｑ１、Ｑ２、Ｑ６がすべて導通し、ノードｎ２は接地電圧Ｖｓｓではなく、トランジスタＱ５、Ｑ１、Ｑ２、Ｑ６のチャネル抵抗によって決定されるＤＣレベルを有することになる。さらに、ノードｎ１も電源電圧Ｖｃｃレベルではなく、所定のＤＣレベルを有する。この状態は、トランジスタＱ４のゲート−ソース間電圧ＶGS及びトランジスタＱ３のゲート−ソース間電圧ＶGSを減少させ、トランジスタＱ３及びトランジスタＱ４を介して流れる電流を減少させる。代わりにバイアス回路４１を介して電流が流れるが、全体的な電流は減少する。この現象は、図３に示したように、Ｖｃｃ３〜Ｖｃｃ４の間に現れる。
【００１２】
その後、電源電圧Ｖｃｃが更に増加してバイアス回路４１が完全にセットアップされると、ノードｎ１の電圧は１／２Ｖｃｃ＋ＶTQ1 レベル、ノードｎ２の電圧は１／２Ｖｃｃ−ＶTQ2 レベルを有することにより、トランジスタＱ３とトランジスタＱ４とがわずかな導通状態となる。これらトランジスタＱ３及びＱ４を介して流れる電流は格段に減少し、そしてバイアス回路４１を介して直流電流が流れるようになる。これは、図３中のＶｃｃ４以後の電流成分になる。
【００１３】
このような図５に示した中間電圧発生回路においては次のような問題を有している。半導体集積回路で一般に使用されるかなり低い電源電圧に対して、バイアス回路がセットアップされる前において駆動回路に過度な直流電流（図３中のＶｃｃ２〜Ｖｃｃ４）が流れるために、消費電力が大きくなり不具合の生じる可能性がある。加えて、メモリ装置に対して低電源電圧での動作が要求されるにもかかわらず、図３に示す点線に現れているように、低い電源電圧における消費電流の方が高い電源電圧における消費電流よりかえって大きくなるという好ましくない面をもっている。また、半導体集積回路においてはＥＳＤ（electrostatic discharge）保護という問題があるが、図５に示した構成では、トランジスタＱ３及びトランジスタＱ４の各ドレイン端子に電源である電源電圧Ｖｃｃ及び接地電圧Ｖｓｓが直接加えられるので、ＥＳＤ保護についての対策上、あまり好ましくない。
【００１４】
【発明が解決しようとする課題】
したがって本発明の目的は、低電源電圧でも安定で信頼性の高い動作を遂行できる中間電圧発生回路を提供することにある。また、本発明の他の目的は、低電源電圧においてバイアス回路がセットアップされる前に駆動回路に流れる過度な直流電流を抑制することができ、電力消費をより少なくし得る中間電圧発生回路を提供することにある。さらに、本発明のまた他の目的は、ＥＳＤ保護に優れた中間電圧発生回路を提供することにある。加えて、本発明のさらに他の目的は、ＥＳＤ保護に優れると共に、低電源電圧における直流電流の発生を最大限に抑制できる中間電圧発生回路を提供することにある。
【００１５】
【課題を解決するための手段】
このような目的を達成するために本発明は、第１基準電圧及び第２基準電圧を発生するバイアス回路を有した中間電圧発生回路について、駆動回路を、ソースに電源電圧を受け、ゲートが中間電圧出力ノードに接続された第１のＰＭＯＳトランジスタと、ソースに接地電圧を受けると共に、ゲートが中間電圧出力ノードに接続される第１のＮＭＯＳトランジスタと、ゲートに第１基準電圧を受け、ドレインが第１のＰＭＯＳトランジスタのドレインに接続されると共に、ソースが中間電圧出力ノードに接続された第２のＮＭＯＳトランジスタと、ゲートに第２基準電圧を受け、ドレインが第１のＮＭＯＳトランジスタのドレインに接続されると共に、ソースが中間電圧出力ノードに接続された第２のＰＭＯＳトランジスタと、から構成することを１つの特徴としている。
【００１６】
【実施例】
以下、本発明の好適な実施例を添付の図面を参照して詳細に説明する。尚、図中の共通する部分には同じ符号を使用するものとする。
【００１７】
図１は、本発明による中間電圧発生回路の一実施例を示す回路図である。この図１に示す中間電圧発生回路は、電源電圧Ｖｃｃに対応して第１及び第２基準電圧を発生する図４に示したものと同様のバイアス回路４０と、中間電圧ＶM を発生する駆動回路５２とから構成される。
【００１８】
駆動回路５２は、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に、ＰＭＯＳトランジスタＱ７、ＮＭＯＳトランジスタＱ３、ＰＭＯＳトランジスタＱ４、及びＮＭＯＳトランジスタＱ８を直列接続した構成とされている。トランジスタＱ７のソースは電源電圧Ｖｃｃを受けるよう接続され、そのゲートは中間電圧ＶM を出力するノードｎ４に接続される。また、トランジスタＱ３のゲートはバイアス回路４０のノードｎ１に接続され、そのドレインはトランジスタＱ７のドレインと接続される。トランジスタＱ４のゲートはバイアス回路４０のノードｎ２に接続される。そして、トランジスタＱ８のゲートはノードｎ４に接続され、またそのドレインはトランジスタＱ４のドレインと接続され、ソースは接地電圧Ｖｓｓとされる。尚、Ｐ形が本実施例における第１導電形で、Ｎ形が本実施例における第２導電形である。
【００１９】
この例の動作について図３を参照して説明する。トランジスタＱ５が導通しているので、電源電圧Ｖｃｃが増加してトランジスタＱ３のしきい電圧ＶT レベル以上になると、中間電圧出力ノードｎ４のレベルが上昇する。そして、中間電圧出力ノードｎ４がトランジスタＱ８をＯＮさせるレベルになると、トランジスタＱ７、Ｑ３、Ｑ４、Ｑ８を通じて電源電圧Ｖｃｃから接地電圧Ｖｓｓへ直流電流が流れるようになる。
【００２０】
このとき、バイアス回路４０がセットアップされない状態であっても、電源電圧Ｖｃｃと接地電圧Ｖｓｓとの間に中間電圧ＶM により制御されるトランジスタＱ７、Ｑ８が設けられているので、直流電流（ＤＣ）の量は、図５に示した回路における直流電流の量より格段に減少する。これは、図３の電圧−電流グラフの中で実線で示されている。その後、バイアス回路４０がセットアップされると、図５に示した回路と同様に、駆動回路５２における直流電流は急激に減少し、バイアス回路４０を通じて直流電流が流れるようになる。
【００２１】
したがって、従来技術による中間電圧発生回路で発生していた過電流を防止することができ、さらに、この例の中間電圧発生回路の駆動回路５２には、トランジスタＱ３及びトランジスタＱ４の各ソースの電源接続部に対してトランジスタＱ７及びトランジスタＱ８が設けられているため、ＥＳＤ保護についてより優れたものとなっている。
【００２２】
図２は、図１の実施例において常に導通とされているトランジスタＱ５及びトランジスタＱ６を中間電圧ＶM によって制御するようにして、それにより中間電圧ＶM の復元能力を向上させた例の回路図である。この図２に示す中間電圧発生回路は、図５に示したものと同様のバイアス回路４１と、駆動回路５３とから構成される。
【００２３】
この実施例の回路では、例えば、出力される中間電圧ＶM レベルが最初より低くなると、トランジスタＱ５及びトランジスタＱ７の制御電圧が増加してトランジスタＱ３のゲート電圧及びドレイン電圧を増加させ、その結果、トランジスタＱ３を介して流れる電流量が増加して中間電圧ＶM が所定のレベルに戻るようになっている。反対に、出力される中間電圧ＶM レベルが高くなると、それに応じてトランジスタＱ６及びトランジスタＱ８が制御されることで、短時間で中間電圧ＶM が元に戻るようになっている。
【００２４】
ここで先の図３を参照して、本発明による中間電圧発生回路と従来の中間電圧発生回路とを対比させて電圧−電流関係を説明する。図中の一点鎖線は電源電圧Ｖｃｃの大きさに対して出力される中間電圧ＶM を示し、右側の縦軸（ｙ軸）に対応している。また、実線は電源電圧Ｖｃｃに対して本発明による中間電圧発生回路で流れる電流Ｉの大きさを、点線は電源電圧Ｖｃｃに対して従来技術による中間電圧発生回路で流れる電流Ｉをそれぞれ示し、左側の縦軸（ｙ軸）に対応している。このグラフから分かるように、出力される中間電圧ＶM は同じであるのに対し、低電源電圧において本発明の中間電圧発生回路での電流量は従来の中間電圧発生回路での電流量より少なくなる。したがって、本発明によれば、低電源電圧における電力消耗を減少させることができる。
【００２５】
以上の実施例では、ＰＭＯＳトランジスタＱ７とＮＭＯＳトランジスタＱ８とを、駆動回路の電源電圧と接地電圧とに対しそれぞれ直接的に接続する例を示したが、本発明はこれに限られるものではない。例えば、駆動回路のＮＭＯＳトランジスタＱ３よりも中間電圧出力ノード側にＰＭＯＳトランジスタＱ７を設けたり、あるいは、ＰＭＯＳトランジスタＱ４よりも中間電圧出力ノード側にＮＭＯＳトランジスタＱ８を設けたりするようにしても、バイアス回路のセットアップ前における駆動回路の過電流発生を制御できる。
【００２６】
【発明の効果】
以上述べてきたように本発明による中間電圧発生回路は、低電源電圧においてバイアス回路セットアップ前に駆動回路で発生する過電流を抑制でき、低電源電圧での動作特性及び信頼性により優れている。また、本発明によれば、半導体集積回路におけるＥＳＤ保護の点でもより優れた中間電圧発生回路を提供できるようになる。
【図面の簡単な説明】
【図１】本発明による中間電圧発生回路の一実施例を示す回路図。
【図２】本発明による中間電圧発生回路の他の実施例を示す回路図。
【図３】本発明による中間電圧発生回路及び従来の中間電圧発生回路における電圧−電流特性を示すグラフ。
【図４】中間電圧発生回路の従来例を示す回路図。
【図５】中間電圧発生回路の他の従来例を示す回路図。
【符号の説明】
４０、４１ バイアス回路
５２、５３ 駆動回路
Ｑ１、Ｑ３、Ｑ６、Ｑ８ ＮＭＯＳトランジスタ
Ｑ２、Ｑ４、Ｑ５、Ｑ７ ＰＭＯＳトランジスタ
ｎ４ 中間電圧出力ノード
ＶM 中間電圧
Ｖｃｃ 電源電圧
Ｖｓｓ 接地電圧
Claims (4)
- バイアス回路により発生される第１基準電圧及び第２基準電圧を用いて、第１電源と第２電源との間の電圧レベルをもつ中間電圧を駆動回路から発生するように構成された半導体集積回路の中間電圧発生回路において、
前記駆動回路が、
前記第１電源をチャネルの一端に受けると共に、出力される中間電圧をゲートに受ける第１導電形の第１ＭＯＳトランジスタと、
前記第２電源をチャネルの一端に受けると共に、出力される中間電圧をゲートに受ける、前記第１導電形とは異なる第２導電形の第２ＭＯＳトランジスタと、
前記第１基準電圧をゲートに受け、チャネルの一端が前記第１ＭＯＳトランジスタのチャネルの他端に接続された第２導電形の第３ＭＯＳトランジスタと、
前記第２基準電圧をゲートに受け、チャネルの一端が前記第２ＭＯＳトランジスタのチャネルの他端に接続されると共に、チャネルの他端が前記第３ＭＯＳトランジスタのチャネルの他端に接続された第１導電形の第４ＭＯＳトランジスタと、
を備え、前記第３ＭＯＳトランジスタと前記第４ＭＯＳトランジスタの接続部から前記中間電圧を発生することを特徴とする中間電圧発生回路。 - 前記バイアス回路が、
前記第２電源をゲートに受けると共に、前記第１電源をチャネルの一端に受ける第１導電形の第５ＭＯＳトランジスタと、
前記第１電源をゲートに受けると共に、前記第２電源をチャネルの一端に受ける第２導電形の第６ＭＯＳトランジスタと、
チャネルの一端及びゲートが前記第５ＭＯＳトランジスタのチャネルの他端に接続された第２導電形の第７ＭＯＳトランジスタと、
チャネルの一端及びゲートが前記第６ＭＯＳトランジスタのチャネルの他端に接続されると共に、チャネルの他端が前記第７ＭＯＳトランジスタのチャネルの他端に接続された第１導電形の第８ＭＯＳトランジスタと、
からなり、
前記第５ＭＯＳトランジスタと前記第７ＭＯＳトランジスタの接続部から前記第１基準電圧を発生し、前記第６ＭＯＳトランジスタと前記第８ＭＯＳトランジスタの接続部から前記第２基準電圧を発生することを特徴とする請求項１記載の中間電圧発生回路。 - 前記バイアス回路が、
前記中間電圧をゲートに受けると共に、前記第１電源をチャネルの一端に受ける第１導電形の第５ＭＯＳトランジスタと、
前記中間電圧をゲートに受けると共に、前記第２電源をチャネルの一端に受ける第２導電形の第６ＭＯＳトランジスタと、
チャネルの一端及びゲートが前記第５ＭＯＳトランジスタのチャネルの他端に接続された第２導電形の第７ＭＯＳトランジスタと、
チャネルの一端及びゲートが前記第６ＭＯＳトランジスタのチャネルの他端に接続されると共に、チャネルの他端が前記第７ＭＯＳトランジスタのチャネルの他端に接続された第１導電形の第８ＭＯＳトランジスタと、
からなり、
前記第５ＭＯＳトランジスタと前記第７ＭＯＳトランジスタの接続部から前記第１基準電圧を発生し、前記第６ＭＯＳトランジスタと前記第８ＭＯＳトランジスタの接続部から前記第２基準電圧を発生することを特徴とする請求項１記載の中間電圧発生回路。 - バイアス回路により発生される第１基準電圧及び第２基準電圧を用いて、第１電源と第２電源との間の電圧レベルをもつ中間電圧を駆動回路から発生するように構成された半導体集積回路の中間電圧発生回路において、
前記駆動回路が、
前記第１電源をチャネルの一端に受けると共に前記第１基準電圧をゲートに受ける、第１導電形とは異なる第２導電形の第１ＭＯＳトランジスタと、
前記第２電源をチャネルの一端に受けると共に前記第２基準電圧をゲートに受ける前記第１導電形の第２ＭＯＳトランジスタと、
中間電圧をゲートに受け、チャネルの一端が前記第１ＭＯＳトランジスタのチャネルの他端に接続された第１導電形の第３ＭＯＳトランジスタと、
前記中間電圧をゲートに受け、チャネルの一端が前記第２ＭＯＳトランジスタの他端に接続されると共に、チャネルの他端が前記第３ＭＯＳトランジスタのチャネルの他端に接続された第２導電形の第４ＭＯＳトランジスタと、を備え、
前記第３ＭＯＳトランジスタと前記第４ＭＯＳトランジスタの接続部から中間電圧を発生することを特徴とする中間電圧発生回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019930006412A KR960003219B1 (ko) | 1993-04-16 | 1993-04-16 | 반도체 집적회로의 중간전위 발생회로 |
| KR1993P6412 | 1993-04-16 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06325569A JPH06325569A (ja) | 1994-11-25 |
| JP3875285B2 true JP3875285B2 (ja) | 2007-01-31 |
Family
ID=19354046
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07825894A Expired - Fee Related JP3875285B2 (ja) | 1993-04-16 | 1994-04-18 | 半導体集積回路の中間電圧発生回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5592119A (ja) |
| JP (1) | JP3875285B2 (ja) |
| KR (1) | KR960003219B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3626521B2 (ja) | 1994-02-28 | 2005-03-09 | 三菱電機株式会社 | 基準電位発生回路、電位検出回路および半導体集積回路装置 |
| US5990754A (en) * | 1997-06-20 | 1999-11-23 | Citizen Watch Co., Ltd. | Phase and base potential converter and temperature-compensated crystal oscillator having the same |
| JP3022815B2 (ja) * | 1997-07-24 | 2000-03-21 | 日本電気アイシーマイコンシステム株式会社 | 中間電位生成回路 |
| JPH1153891A (ja) * | 1997-08-05 | 1999-02-26 | Oki Micro Design Miyazaki:Kk | 半導体記憶装置 |
| US6242972B1 (en) * | 1999-10-27 | 2001-06-05 | Silicon Storage Technology, Inc. | Clamp circuit using PMOS-transistors with a weak temperature dependency |
| JP3960848B2 (ja) * | 2002-04-17 | 2007-08-15 | 株式会社ルネサステクノロジ | 電位発生回路 |
| KR100464435B1 (ko) * | 2002-11-08 | 2004-12-31 | 삼성전자주식회사 | 저 전력의 하프 전압 발생 장치 |
| EP2062110A1 (en) * | 2006-06-26 | 2009-05-27 | Nxp B.V. | A constant voltage generating device |
| EP2396885B1 (en) * | 2009-02-12 | 2013-11-06 | MOSAID Technologies Incorporated | Termination circuit for on-die termination |
| DE102017219551A1 (de) * | 2017-11-03 | 2019-05-09 | Continental Teves Ag & Co. Ohg | Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3914702A (en) * | 1973-06-01 | 1975-10-21 | Rca Corp | Complementary field-effect transistor amplifier |
| US4663584B1 (en) * | 1985-06-10 | 1996-05-21 | Toshiba Kk | Intermediate potential generation circuit |
| JP2509596B2 (ja) * | 1987-01-14 | 1996-06-19 | 株式会社東芝 | 中間電位生成回路 |
| JP2805991B2 (ja) * | 1990-06-25 | 1998-09-30 | ソニー株式会社 | 基板バイアス発生回路 |
-
1993
- 1993-04-16 KR KR1019930006412A patent/KR960003219B1/ko not_active IP Right Cessation
-
1994
- 1994-04-07 US US08/224,019 patent/US5592119A/en not_active Expired - Lifetime
- 1994-04-18 JP JP07825894A patent/JP3875285B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR940025175A (ko) | 1994-11-19 |
| US5592119A (en) | 1997-01-07 |
| JPH06325569A (ja) | 1994-11-25 |
| KR960003219B1 (ko) | 1996-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2616142B2 (ja) | 出力回路 | |
| JP4387387B2 (ja) | 集積回路論理デバイス | |
| US20110163779A1 (en) | Low power consumption mis semiconductor device | |
| US7088167B2 (en) | Level conversion for use in semiconductor device | |
| US6759873B2 (en) | Reverse biasing logic circuit | |
| US5270589A (en) | Input/output buffer circuit for semiconductor integrated circuit | |
| US6741098B2 (en) | High speed semiconductor circuit having low power consumption | |
| KR100218078B1 (ko) | 외부전원전압의 변동이나 환경온도의 변화에 대한 출력전압의 변동을 억제할 수 있는 기판전위발생회로 | |
| EP0720295B1 (en) | Semiconductor device | |
| JPH11353045A (ja) | バンドギャップ型基準電圧発生回路 | |
| JP3875285B2 (ja) | 半導体集積回路の中間電圧発生回路 | |
| EP0713167B1 (en) | A voltage level converter | |
| KR0126911B1 (ko) | 기준전압 발생회로 및 발생방법 | |
| JPS60157616A (ja) | サブミクロン半導体ｌｓｉのチツプ内電源変換回路 | |
| JP3105512B2 (ja) | Ｍｏｓ型半導体集積回路 | |
| US7514960B2 (en) | Level shifter circuit | |
| US6476641B2 (en) | Low power consuming circuit | |
| JP2799772B2 (ja) | 低スタンバイ電流中間直流電圧発生器 | |
| KR100605591B1 (ko) | 반도체 소자의 승압전압 발생기 | |
| US6985023B2 (en) | Selective switching of a transistor's back gate potential | |
| KR960000899B1 (ko) | 고전압 선택회로 및 그를 포함하는 데이타 출력버퍼 | |
| US6731156B1 (en) | High voltage transistor protection technique and switching circuit for integrated circuit devices utilizing multiple power supply voltages | |
| JP3535811B2 (ja) | パルス幅制御回路 | |
| JPH0983334A (ja) | 半導体集積回路 | |
| KR100317197B1 (ko) | 기판 바이어스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040624 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040902 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040907 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041029 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20050128 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20050202 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060517 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060804 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060929 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111102 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |