KR940025175A - 반도체 집적회로의 중간전위 발생회로 - Google Patents

반도체 집적회로의 중간전위 발생회로 Download PDF

Info

Publication number
KR940025175A
KR940025175A KR1019930006412A KR930006412A KR940025175A KR 940025175 A KR940025175 A KR 940025175A KR 1019930006412 A KR1019930006412 A KR 1019930006412A KR 930006412 A KR930006412 A KR 930006412A KR 940025175 A KR940025175 A KR 940025175A
Authority
KR
South Korea
Prior art keywords
intermediate potential
transistor
circuit
reference voltage
gate
Prior art date
Application number
KR1019930006412A
Other languages
English (en)
Other versions
KR960003219B1 (ko
Inventor
유승문
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019930006412A priority Critical patent/KR960003219B1/ko
Priority to US08/224,019 priority patent/US5592119A/en
Priority to JP07825894A priority patent/JP3875285B2/ja
Publication of KR940025175A publication Critical patent/KR940025175A/ko
Application granted granted Critical
Publication of KR960003219B1 publication Critical patent/KR960003219B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/24—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
    • G05F3/242—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
    • G05F3/247—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage producing a voltage or current as a predetermined function of the supply voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Automation & Control Theory (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Static Random-Access Memory (AREA)

Abstract

본 발명은 반도체집적회로의 정전위 발생회로에서 특히 전원전압(VCC)과 접지전압(VSS) 사이의 전압레벨로 되는 중간전압을 발생하는 중간전위 발생회로에 관해 개시하고 있다. 본 발명에 의한 중간 전위 발생회로는 제 1기준전압과 제 2기준전압을 발생하는 바이어스 회로를 가지는 중간전위 발생회로에 있어서, 소오스가 전원전압에 접속되고 중간전위 출력노드에 게이트가 접속되는 제 1피모오스 트랜지스터와, 상기 제 1기준전압에 게이트가 접속되고 소오스와 드레인이 각각 상기 중간전위 출력노드와 상기 제 1피모오스 트랜지스터의 드레인에 접속되는 제 1엔모오스 트랜지스터와, 소오스가 접지전압 전위에 접속되고 상기 중간전위 출력노드에 게이트가 접속되는 제 2엔모오스 트랜지스터와, 상기 제 2기준전압에 게이트가 접속되고 소오스와 드레인이 각각 상기 중간전위 출력노드와 제 2엔모오스 트랜지스터의 드레인에 접속되는 제 2피모오스 트랜지스터르 각각 포함하여 중간전위를 출력하는 드라이버 회로를 구비하는 중간전위 발생회로로 구성된다. 이러한 회로구성을 통해 본 발명에 의한 중간전위 발생회로는, 낮은 전원전압에서 바이어스 회로가 셋업되기전 드라이버 회로에 흐르는 과전류를 억제할 수 있고, 또한 저 전원전압에서 동작특성 및 신뢰성이 우수하게 된다. 한편 반도체집적회로에서 문제시되는 ESD 문제로부터 벗어날 수 있는 중간전위 발생회로를 구현할 수 있다.

Description

반도체 집적회로의 중간전위 발생회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제 3도는 본 발명에 따른 중간전위 발생회로의 일 실시예를 보여주는 회로도, 제 4도는 본 발명에 따른 중간전위 발생회로의 다른 실시예를 보여주는 회로도, 제 5도는 본 발명에 따른 중간전위 발생회로와 종래의 중간전위 발생회로에서의 전류파형을 보여주는 그래프.

Claims (3)

  1. 제 1기준전압과 제 2기준전압을 발생하는 바이어스 회로를 가지고 제 1전원과 제 2전원사이의 중간전위를 발생하기 위한 반도체집적회로의 중간전위 발생회로에 있어서, 트랜지스터의 일단이 상기 제 1전원에 접속되고 중간전위 출력노드에 게이트가 접속되는 제 1도전형의 제 1모오스 트랜지스터와, 상기 제 1기준전압에 게이트가 접속되고 트랜지스터의 양단이 각각 상기 중간전위 출력노드와 상기 제 1모오스 트랜지스터의 타단에 접속되는 제 2도전형의 제 2모오스 트랜지스터와, 트랜지스터의 일단이 상기 제 2전원에 접속되고 상기 중간전위 출력노드에 게이트가 접속되는 상기 제 2도전형의 제 3모오스 트랜지스터와, 상기 제 2기준전압에 게이트가 접속되고 트랜지스터의 양단이 각각 상기 중간전위 출력노드와 상기 제 3모오스 트랜지스터의 타단에 접속되는 상기 제 1도전형의 제 4모오스 트랜지스터를 구비함을 특징으로 하는 중간전위 발생회로.
  2. 제 1항에 있어서, 상기 바이어스회로가, 상기 제 2전원에 게이트가 접속되고 상기 제 1전원과 상기 제 1기준전압사이에 트랜지스터의 양단이 각각 접속되는 상기 제 1도전형의 제 5모오스 트랜지스터와, 상기 제 1전원에 게이트가 접속되고 상기 제 2전원과 상기 제 2기준전압에 트랜지스터의 양단이 각각 접속되는 상기 제 2도전형의 제 6모오스 트랜지스터와, 게이트와 트랜지스터의 일단이 상기 제 1기준전압에 공통 접속되는 상기 제 2도전형의 제 7모오스 트랜지스터와, 게이트와 트랜지스터의 일단이 상기 제 2기준전압에 공통 접속되고 상기 트랜지스터의 타단과 기판이 상기 제 7모오스 트랜지스터의 타단에 공통 접속되는 상기 제 1도전형의 제 8모오스 트랜지스터로 이루어짐을 특징으로 하는 중간전위 발생회로.
  3. 제 1항에 있어서, 상기 바이어스회로가, 상기 중간전위 출력노드에 게이트가 접속되고 상기 제 1전원과 상기 제 1기준전압사이에 트랜지스터의 양단이 각각 접속되는 상기 제 1도전형의 제 5모오스 트랜지스터와, 상기 중간전위 출력노드에 게이트가 접속되고 상기 제 2전원과 상기 제 2기준전압에 트랜지스터의 양단이 각각 접속되는 상기 제 2도전형의 제 6모오스 트랜지스터와, 게이트와 트랜지스터의 일단이 상기 제 1기준전압에 공통 접속되는 상기 제 2도전형의 제 7모오스 트랜지스터와, 게이트와 트랜지스터의 일단이 상기 제 2기준전압에 공통 접속되고 상기 트랜지스터의 타단과 기판이 상기 제 7모오스 트랜지스터의 타단에 공통 접속되는 상기 제 1도전형의 제 8모오스 트랜지스터로 이루어짐을 특징으로 하는 중간전위 발생회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019930006412A 1993-04-16 1993-04-16 반도체 집적회로의 중간전위 발생회로 KR960003219B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1019930006412A KR960003219B1 (ko) 1993-04-16 1993-04-16 반도체 집적회로의 중간전위 발생회로
US08/224,019 US5592119A (en) 1993-04-16 1994-04-07 Half power supply voltage generating circuit for a semiconductor device
JP07825894A JP3875285B2 (ja) 1993-04-16 1994-04-18 半導体集積回路の中間電圧発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930006412A KR960003219B1 (ko) 1993-04-16 1993-04-16 반도체 집적회로의 중간전위 발생회로

Publications (2)

Publication Number Publication Date
KR940025175A true KR940025175A (ko) 1994-11-19
KR960003219B1 KR960003219B1 (ko) 1996-03-07

Family

ID=19354046

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930006412A KR960003219B1 (ko) 1993-04-16 1993-04-16 반도체 집적회로의 중간전위 발생회로

Country Status (3)

Country Link
US (1) US5592119A (ko)
JP (1) JP3875285B2 (ko)
KR (1) KR960003219B1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3626521B2 (ja) 1994-02-28 2005-03-09 三菱電機株式会社 基準電位発生回路、電位検出回路および半導体集積回路装置
US5990754A (en) * 1997-06-20 1999-11-23 Citizen Watch Co., Ltd. Phase and base potential converter and temperature-compensated crystal oscillator having the same
JP3022815B2 (ja) * 1997-07-24 2000-03-21 日本電気アイシーマイコンシステム株式会社 中間電位生成回路
JPH1153891A (ja) * 1997-08-05 1999-02-26 Oki Micro Design Miyazaki:Kk 半導体記憶装置
US6242972B1 (en) * 1999-10-27 2001-06-05 Silicon Storage Technology, Inc. Clamp circuit using PMOS-transistors with a weak temperature dependency
JP3960848B2 (ja) * 2002-04-17 2007-08-15 株式会社ルネサステクノロジ 電位発生回路
KR100464435B1 (ko) * 2002-11-08 2004-12-31 삼성전자주식회사 저 전력의 하프 전압 발생 장치
EP2062110A1 (en) * 2006-06-26 2009-05-27 Nxp B.V. A constant voltage generating device
EP2396885B1 (en) * 2009-02-12 2013-11-06 MOSAID Technologies Incorporated Termination circuit for on-die termination
DE102017219551A1 (de) * 2017-11-03 2019-05-09 Continental Teves Ag & Co. Ohg Verpolschutzanordnung, Verfahren zum Betrieb der Verpolschutzanordnung und korrespondierende Verwendung

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3914702A (en) * 1973-06-01 1975-10-21 Rca Corp Complementary field-effect transistor amplifier
US4663584B1 (en) * 1985-06-10 1996-05-21 Toshiba Kk Intermediate potential generation circuit
JP2509596B2 (ja) * 1987-01-14 1996-06-19 株式会社東芝 中間電位生成回路
JP2805991B2 (ja) * 1990-06-25 1998-09-30 ソニー株式会社 基板バイアス発生回路

Also Published As

Publication number Publication date
JP3875285B2 (ja) 2007-01-31
US5592119A (en) 1997-01-07
JPH06325569A (ja) 1994-11-25
KR960003219B1 (ko) 1996-03-07

Similar Documents

Publication Publication Date Title
EP0454250B1 (en) Reference generator
US5434534A (en) CMOS voltage reference circuit
JP3118071B2 (ja) レベル変換回路
KR950030487A (ko) 래치-업을 방지한 씨모스형 데이타 출력버퍼
KR900002566A (ko) 버퍼회로
KR920015365A (ko) 입출력 버퍼회로
KR970707637A (ko) 비휘발성 메모리 집적 회로의 고전압 스위칭용 고전압 레벨 시프터(high voltage level shifter for switching high voltage in non-volatile memory integrated circuits)
KR930020850A (ko) 레벨 변환회로
KR940025175A (ko) 반도체 집적회로의 중간전위 발생회로
KR980004991A (ko) 래치-업을 방지하는 상승전압발생기
KR970072701A (ko) 정전기 보호회로
KR880004589A (ko) 기판바이어스 전압발생기를 구비한 상보형 집적회로 배열
KR970072377A (ko) 보호 회로
KR970067337A (ko) 게이트 절연 박막을 가진 cmos 트랜지스터를 포함하는 고전압 레벨 시프트 회로
KR940020669A (ko) 바이어스 회로(bias circuit)
KR950016002A (ko) 3치 입력 버퍼 회로
KR960026761A (ko) 반도체집적회로의 인터페이스회로
KR960030395A (ko) 저전압출력회로 및 반도체장치
KR100313155B1 (ko) 정전기방전 보호회로
KR100423846B1 (ko) 반도체 장치의 정전기 보호 회로
KR960026787A (ko) 전류 모드 감지 증폭기를 구비하는 집적 회로
KR940027164A (ko) 3개의 전원 공급선을 갖는 출력 회로
KR100415545B1 (ko) 기준전류생성회로
KR100205546B1 (ko) 기준전압발생회로
KR0150227B1 (ko) 입력 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110302

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee