KR950016002A - 3치 입력 버퍼 회로 - Google Patents
3치 입력 버퍼 회로 Download PDFInfo
- Publication number
- KR950016002A KR950016002A KR1019940029848A KR19940029848A KR950016002A KR 950016002 A KR950016002 A KR 950016002A KR 1019940029848 A KR1019940029848 A KR 1019940029848A KR 19940029848 A KR19940029848 A KR 19940029848A KR 950016002 A KR950016002 A KR 950016002A
- Authority
- KR
- South Korea
- Prior art keywords
- channel mos
- mos transistor
- drain
- circuit
- terminal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/30—Modifications for providing a predetermined threshold before switching
- H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/09425—Multistate logic
Abstract
3차 입력 버퍼회로는 소오스가 입력단자에 연결되는 제1 N 채널 MOS 트랜지스터(7)와, 제1 N 채널 MOS 트랜지스터에 연결되는 제1 P 채널 MOS트랜지스터(6)와, 입력이 제1 P 채널 MOS트랜지스터(6)의 드레인에 연결되는 제1인버터(12)와, 소오스가 입력단자에 연결되는 제2 P 채널 MOS 트랜지스터(8)와, 제2 P 채널 MOS 트랜지스터(8)에 연결되는 제2 N 채널 MOS트랜지스터(9), 제2 N 채널 MOS 트랜지스터(9)의 드레인에 연결되는 제2인버터(13) 및 P 채널 MOS트랜지스터(10, 11)로 구성되는 전압공급회로로 이루어지며, 이 전압공급회로는 제1 N 채널 MOS 트랜지스터(7)와, 제2 P 채널 MOS 트랜지스터(8)의 각각의 게이트에 정전압을 공급한다.
제1 N 채널 MOS 트랜지스터(7)와 이 제2 P 채널 MOS 트랜지스터(8)는 입력단자가 오프된 상태일때 차단된다. 이 회로는 전력소모를 충분히 억제할 수 있다.
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제3도는 본 발명에 따른 3치 입력 버퍼회로의 제1실시예를 나타낸 회로 블럭도.
Claims (8)
- 전원단자(4) 및 접지단자(5)와, 입력상태를 오픈레벨, 하이레벨 및 로우레벨로 취하는 입력단자(1)와, 상기 입력단자에 소오스가 연결되는 제1N 채널 MOS 트랜지스터(7)와, 상기 제1 N 채널 MOS 트랜지스터의 드레인에 게이트와 드레인이 연결되고 상기 전원단자(4)에 소오스가 연결되는 상기 제1 P 채널 MOS 트랜지스터(6)와, 제1 P채널 MOS 트랜지스터(6)의 드레인에 연결되는 입력노드 및 제1출력단자(2)에 연결되는 출력노드를 구비하는 제1출력회로(12)와, 상기 입력단자에 소오스가 연결되는 제2 P 채널 MOS 트랜지스터(8)와, 상기 제2 P 채널 MOS 트랜지스터의 드레인에 게이트 및 드레인이 연결되고 상기 접지단자(5)에 소오스가 연결되는 제2 N 채널 MOS트랜지스터(9)와, 상기 제2 N 채널 MOS트랜지스터(9)의 드레인에 연결되는 입력노드 및 제2출력단자(3)에 연결되는 출력노드를 구비하는 제2출력회로(13) 및 상기 제1 N채널 MOS 트랜지스터(7)와 상기 제2 P 채널 MOS트랜지스터(8)의 각각의 게이트에 일정한 전압을 인가하는 전압공급수단(10, 11)을 포함하는 3치 입력 버퍼회로.
- 제1항에 있어서, 상기 제1 P채널 MOS트랜지스터(6)의 드레인과 상기 제1출력회로(12)의 상기 입력노드 사이에 연결된 제1증폭기 회로와 상기 제2 N채널 MOS 트랜지스터의 드레인과 상기 제2출력회로(13)의 상기 입력노드사이에 연결된 제2증폭기회로를 추가로 포함하는 것을 특징으로 하는 3치 입력 버퍼회로.
- 제2항에 있어서, 상기 제1증폭기 회로는 상기 제1 P채널 MOS트랜지스터(6)의 드레인에 연결되는 게이트, 상기 전원단자에 연결되는 소오스, 상기 제1출력회로(12)의 입력노드에 연결되는 드레인을 구비하며 상기 제1 P 채널 MOS 트랜지스터(6)와 함께 제1전류미러회로를 구성하는 제3 P 채널 MOS 트랜지스터(16)와, 상기 제3 P채널 MOS트랜지스터(16)의 드레인에 게이트 및 드레인이 연결되고, 상기 접지단자에 소오스가 연결되며 제3 P 채널 MOS트랜지스터(16)에 대해 능동부하로서 동작하는 제3 N채널 MOS 트랜지스터(17)를 구비하며, 상기 제2증폭기 회로는 상기 제2 N 채널 MOS트랜지스터(9)의 드레인에 연결되는 게이트와, 상기 접지단자(5)에 연결되는 소오스와, 상기 제2출력회로(13)의 입력노드에 연결되는 드레인을 구비하며, 상기 제2 N 채널 MOS 트랜지스터(9)와 함께 전류 미러회로를 구성하는 제4 N 채널 MOS 트랜지스터(19)와, 상기 제4 N 채널 MOS 트랜지스터(19)의 드레인에 연결되는 게이트 및 드레인과, 상기 전원단자(4)에 연결되는 소오스를 구비하고, 상기 제4 N 채널 MOS 트랜지스터(19)에 대해 능동부하로서 동작하는 제4 P 채널 MOS 트랜지스터(18)를 포함하는 것을 특징으로 하는 3치 입력 버퍼회로.
- 제1항에 있어서, 상기 제1출력회로와 상기 제2출력회로는 각각 제1인버터(12)와 제2인버터(13)로 형성됨을 특징으로하는 3차 입력 버퍼회로.
- 제1항에 있어서, 상기 전압 공급 수단은 상기 전원단자(4)와 상기 접지단자(5) 사이에 직렬로 연결되는 두개의 P 채널 MOS 트랜지스터(10, 11)로 구성되는 전압분배회로이며, 상기 제1 N 채널 MOS 트랜지스터(7)와 상기 제2 P 채널 MOS 트랜지스터(8)의 게이트에 인가된 상기 정전압은 상기 두 P 채널 MOS 트랜지스터의 중간 연결점으로 부터 도출됨을 특징으로 하는 3치 입력 버퍼회로.
- 제1항에 있어서, 상기 입력단자(1)에 바이어스 전압을 공급하기 위한 바이어스 회로(14, 15, 20)를 추가로 포함하는 것을 특징으로 하는 3치 입력 버퍼회로.
- 제6항에 있어서, 상기 바이어스회로는 상기 전원단자(4)와 상기 접지단자(5) 사이에 연결된 두개의 저항(14, 15)으로 형성된 전압분배회로이며, 상기 바이어스전압은 상기 두 저항의 중간연결점으로부터 도출되는 것을 특징으로 하는 3치 입력 버퍼회로.
- 제6항에 있어서, 상기 바이어스회로는 상기 입력단자(1)와 상기 제1 N 채널 MOS 트랜지스터(7)와 상기 제2 P 채널 MOS트랜지스터(8)의 게이트 사이에 연결되는 바이어스저항(20)으로 형성됨을 특징으로 하는 3치 입력 버퍼회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP93-280990 | 1993-11-10 | ||
JP5280990A JP2689871B2 (ja) | 1993-11-10 | 1993-11-10 | 3値入力バッファ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950016002A true KR950016002A (ko) | 1995-06-17 |
KR0132976B1 KR0132976B1 (ko) | 1998-10-01 |
Family
ID=17632726
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019940029848A KR0132976B1 (ko) | 1993-11-10 | 1994-11-10 | 3치 입력 버퍼 회로 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5479114A (ko) |
JP (1) | JP2689871B2 (ko) |
KR (1) | KR0132976B1 (ko) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5457411A (en) * | 1994-12-02 | 1995-10-10 | Texas Instruments Incorporated | Trinary logic input gate |
JP2003204259A (ja) * | 2002-01-07 | 2003-07-18 | Mitsubishi Electric Corp | 多値論理回路 |
JP4671894B2 (ja) * | 2006-03-24 | 2011-04-20 | パナソニック株式会社 | 3値検出回路 |
JP2009302883A (ja) | 2008-06-13 | 2009-12-24 | Sanyo Electric Co Ltd | 3値入力回路 |
US9006860B2 (en) * | 2011-12-06 | 2015-04-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Metal gate features of semiconductor die |
US8749272B1 (en) * | 2013-05-09 | 2014-06-10 | Texas Instruments Deutschland Gmbh | Apparatus and method for three-level input detection |
JP6063910B2 (ja) | 2014-10-31 | 2017-01-18 | 京セラドキュメントソリューションズ株式会社 | 電子機器 |
US10630072B2 (en) * | 2017-12-28 | 2020-04-21 | Texas Instruments Incorporated | Voltage protection circuit |
US10483976B1 (en) * | 2018-05-24 | 2019-11-19 | Texas Instruments Incorporated | Circuits to interpret pin inputs |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04179313A (ja) * | 1990-11-14 | 1992-06-26 | Nec Corp | 多値論理入力回路 |
US5124590A (en) * | 1991-08-12 | 1992-06-23 | Advanced Micro Devices, Inc. | CMOS tri-mode input buffer |
DE4232049C1 (de) * | 1992-09-24 | 1994-05-19 | Siemens Ag | Integrierte Halbleiterschaltungsanordnung |
US5373202A (en) * | 1992-11-16 | 1994-12-13 | Benchmarq Microelectronics, Inc. | Three state input circuit for an integrated circuit |
-
1993
- 1993-11-10 JP JP5280990A patent/JP2689871B2/ja not_active Expired - Fee Related
-
1994
- 1994-10-26 US US08/329,161 patent/US5479114A/en not_active Expired - Fee Related
- 1994-11-10 KR KR1019940029848A patent/KR0132976B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR0132976B1 (ko) | 1998-10-01 |
US5479114A (en) | 1995-12-26 |
JPH07135464A (ja) | 1995-05-23 |
JP2689871B2 (ja) | 1997-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940018864A (ko) | 반도체 장치 | |
KR930020835A (ko) | 증가-공핍 모드 캐스코드(cascode) 전류 미러 | |
KR950007292A (ko) | 저소비 전류로 동작하는 파워-온 신호 발생 회로 | |
KR910017762A (ko) | 출력회로 | |
KR900002566A (ko) | 버퍼회로 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR950010340A (ko) | 정 전류 발생 장치 | |
US4736117A (en) | VDS clamp for limiting impact ionization in high density CMOS devices | |
KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
US5929679A (en) | Voltage monitoring circuit capable of reducing power dissipation | |
KR970063902A (ko) | 구동 회로 | |
KR950007285A (ko) | 플립플롭형 증폭 회로 | |
KR910002127A (ko) | 전원절환회로 | |
KR940020189A (ko) | 캐스코드 전류 미러가 포함된 집적 회로 | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
KR970072701A (ko) | 정전기 보호회로 | |
KR940024629A (ko) | 통신회로시스템 | |
KR960003087A (ko) | 수정발진회로 | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR970029739A (ko) | 반도체 전위 공급 장치 및 이를 이용한 반도체 기억 장치 | |
KR940023028A (ko) | 금속 산화물 반도체(mos) 트랜지스터를 이용한 전압/전류 변환 회로 | |
KR950026101A (ko) | 링 발진 회로 | |
KR970013701A (ko) | 버스홀드회로 | |
KR970066578A (ko) | 고전압 검출기 회로 | |
KR960039637A (ko) | 집적 버퍼회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041210 Year of fee payment: 8 |
|
LAPS | Lapse due to unpaid annual fee |