KR970063902A - 구동 회로 - Google Patents

구동 회로 Download PDF

Info

Publication number
KR970063902A
KR970063902A KR1019960032486A KR19960032486A KR970063902A KR 970063902 A KR970063902 A KR 970063902A KR 1019960032486 A KR1019960032486 A KR 1019960032486A KR 19960032486 A KR19960032486 A KR 19960032486A KR 970063902 A KR970063902 A KR 970063902A
Authority
KR
South Korea
Prior art keywords
field effect
effect transistor
drain
gate
channel type
Prior art date
Application number
KR1019960032486A
Other languages
English (en)
Inventor
도모아끼 나까오
요시노리 오가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Publication of KR970063902A publication Critical patent/KR970063902A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Logic Circuits (AREA)

Abstract

구동 회로(51)에서의 출력되고, 출력단자(59)와 접지 전위(GND)와의 사이에 삽입되는 N채널 MOS 트랜지스터(N5)는, 전류 미러 회로로서 구성되는 P채널 MOS 트랜지스터(P2,P3) 및 N채널 MOS 트랜지스터(N4,N5)에 의해 N채널 MOS 트랜지스터(N2)에 인가되는 전류에 의해 제어된다.

Description

구동 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명의 제1실시예의 다른 구성예인 구동 회로(68)의 회로도.
제5도는 본 발명의 제2실시예의 구동 회로(76)의 회로도.

Claims (16)

  1. 게이트에 제1입력 신호가 공급되는 일방 채널형의 제1전계 효과 트랜지스터와, 게이트에 제2입력 신호가 공급되는 일방 채널형의 제2전계 효과 트랜지스터를 차동쌍으로 하고, 각 소스에는 미리 정해진 제1전위가 각각 인가되며, 각 드레인과 미리 정해진 제2전위와의 사이에는 각 트랜지스터에 전류를 공급하는 능동 부하가 개재되는 차동 증폭 수단; 상기 제1전계 효과 트랜지스터의 드레인의 전위가 게이트에 인가되고, 상기 제2전위가 소스에 인가되는 타방 채널형의 제2전계 효과 트랜지스터와, 소스에 상기 제2전위가 인가되고, 드레인이 상기 제3전계 효과 트랜지스터의 드레인에 접속되는 일방 채널형의 제4전계 효과 트랜지스터를 포함하며, 공통으로 접속된 드레인의 전위를 출력하는 출력 수단; 및 상기 능동 부하가 상기 제2전계 효과 트랜지스터에 공급하는 전류량에 근거하여 상기 출력 수단의 제4전계 효과 트랜지스터를 구동하는 전류량 제어 수단을 포함하는 것을 특징으로 하는 구동 회로.
  2. 제1항에 있어서, 상기 능동 부하는, 각 게이트가 공통으로 접속되고, 각 소스에는 상기 제2전위가 인가되는 타방 채널형의 제5 및 제6전계 효과 트랜지스터를 포함하여 구성되며, 상기 제5전계 효과 트랜지스터의 드레인은 상기 제1전계 효과 트랜지스터의 드레인에 접속되고, 상기 제6전계 효과 트랜지스터의 드레인은 상기 제2전계 효과 트랜지스터의 드레인과 상기 공통으로 접속된 각 게이트에 접속되며, 상기 전류량 제어 수단은, 상기 제6전계 효과 트랜지스터의 게이트와 드레이에 게이트가 접속되는 것에 의해 전류 미러 회로를 구성하고, 소스에 상기 제2전위가 인가되는 타방 채널형의 제7전계 효과 트랜지스터; 및 상기 제4전계 효과 트랜지스터의 게이트가 게이트와 드레인에 접속되는 것에 의해 전류 미러 회로를 구성하고, 상기 제7전계 효과 트랜지스터의 드레인이 드레인에 접속되며, 소스에는 상기 제1전위가 인가되는 일방 채널형의 제8전계 효과 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 구동 회로.
  3. 제2항에 있어서, 상기 능동 부하는, 상기 제5 및 제6전계 효과 트랜지스터에 대해서 각각 병렬로 설치되어 있으며, 각 게이트에 미리 정해진 전위가 인가되어 도통 상태로 되어 있는 타방 채널형의 제9 및 제10전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 구동 회로.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 출력 수단의 출력을 상기 제2입력 신호로서 상기 제2전계효과 트랜지스터의 게이트에 인가하여 전압 폴로워 회로로 하는 것을 특징으로 하는 구동 회로.
  5. 제1구동 회로와 제2구동 회로를 구비한 구동 회로에 있어서, 상기 구동 회로는, 게이트에 제1입력 신호가 공급되는 N채널형의 제1전계 효과 트랜지스터와, 게이트에 제2입력 신호가 공급되는 N채널형의 제2전계 효과 트랜지스터를 차동쌍으로 하고, 각 소스에는 접지 전위가 각각 인가되고,각 드레인과 미리 정해진 전위 전위와의 사이에는 각 트랜지스터에 전류를 공급하는 제1능동 부하가 개재되는 제1차동 증폭 수단; 상기 제1전계 효과 트랜지스터의 드레인의 전위가 게이트에 인가되고, 상기 전원 전위가 소스에 인가되는 P채널형 제3전계 효과 트랜지스터와, 소스에 상기 접지 전위가 인가되고,드레인이 상기 제3전계 효과 트랜지스터의 드레인에 접속되는 N채널형의 제4전계 효과 트랜지스터를 포함하는 제1출력 수단; 및 상기 제1능동 부하가 상기 제2전계 효과 트랜지스터에 공급하는 전류량에 근거하여 상기 제1출력 수단의 제4전계 효과 트랜지스터를 구동하는 제1전류량 제어수단을 포함하며, 상기 제2구동 회로는, 게이트에 상기 제1입력 신호가 공급되는 P채널형의 제5전계 효과 트랜지스터와, 게이트에 상기 제2입력 신호가 공급되는 P채널형의 제6전계 효과 트랜지스터를 차동쌍으로 하고, 각 소스에는 상기 전원 전위가 각각 인가되고, 각 드레인과 상기 접지 전위와의 사이에는 각 트랜지스터에 전류를 공급하는 제2능동 부하가 개재되는 제2차동 증폭 수단; 상기 제5전계 효과 트랜지스터의 드레인의 전위가 게이트에 인가되고, 상기 접지전위가 소스에 인가되는 N채널형의 제7전계 효과 트랜지스터와, 소스에 상기 전원 전위가 인가되고, 드레인이 상기 제7전계 효과 트랜지스터의 드레인에 접속되는 P채널형의 제8전계 효과 트랜지스터를 포함하는 제2출력 수단; 및 상기 제2능동 부하가 상기 제6전계 효과 트랜지스터에 공급하는 전류량에 근거하여 상기 제2출력 수단의 제8전계 효과 트랜지스터를 구동하는 제2전류량 제어수단을 포함하며, 상기 제1 및 제2출력 수단의 각 전계 효과 트랜지스터의 드레인을 서로 접속하여, 접속점의전위를 출력하는 것을 특징으로 하는 구동 회로.
  6. 제5항에 있어서, 상기 제1능동 부하는, 각 게이트가 공통으로 접속되고, 각 소스에는 상기 전원 전위가 인가되는 P채널형의 제9 및 제10전계 효과 트랜지스터를 포함하여 구성되며, 제9전계 효과 트랜지스터의 드레인은 상기 제1전계 효과 트랜지스터의 드레인에 접속되고, 제10전계 효과 트랜지스터의 드레인은 상기 제2전계 효과 트랜지스터의 드레인과 상기 공통으로 접속된 각 게이트에 접속되며, 상기 제1전류량 제어 수단은, 상기 제10전계 효과 트랜지스터의 게이트와 드레인에 게이트가 접속되는 것에 의해 전류 미러 회로를 구성하고, 소스에 상기 전원 전위가 인가되는 P채널형의 제11전계 효과 트랜지스터; 및 상기 제4전계 효과 트랜지스터의 게이트가, 게이트와 드레인에 접속되는 것에 의해 전류 미러 회로를 구성하고, 상기 제11전계 효과 트랜지스터의 드레인이 드레인에 접속되며, 소스에는 상기 접지 전위가 인가되고 있는 N채널형의 제12전계 효과 트랜지스터를 포함하여 구성되며,상기 제2능동 부하는, 각 게이트가 공통으로 접속되고, 각 소스에는 상기 접지 전위가 인가되는 N채널형의 제13및 제14전계 효과 트랜지스터를 포함하여 구성되며, 상기 제13전계 효과 트랜지스터의 드레인은 상기 제5전계 효과트랜지스터의 드레인에 접속되고, 상기 제14전계 효과 트랜지스터의 드레인은 상기 제6전계 효과 트랜지스터의 드레인과 상기 공통 접속된 각 게이트에 접속되며, 상기 제2전류량 제어 수단은, 상기 제14전계 효과 트랜지스터의 게이트와 드레인에 게이트가 접속되는 것에 의해 전류 미러 회로를 구성하고, 소스에 상기 접지 전위가 인가되는 N채널형 제15전계 효과 트랜지스터; 및 상기 제8전계 효과 트랜지스터의 게이트가, 게이트와 드레인에 접속되는 것에 의해 전류 미러 회로를 구성하고, 상기 제15전계 효과 트랜지스터의 드레인이, 드레인과 게이트에 접속되며, 소스에는 상기 전원 전위가 인가되는 P채널형의 제16전계 효과 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 구동 회로.
  7. 제6항에 있어서, 상기 제1능동 부하는, 상기 제9 및 제10전계 효과 트랜지스터에 대해서 각각 병렬로 설치되어 있고, 각 게이트에 미리 정해진 전위가 인가되어 도통 상태로 되어 있는 P채녈형의 제17 및 제18전계 효과 트랜지스터를 포함하며, 상기 제2능동 부하는, 상기 제13및 제14전계 효과 트랜지스터에 대해서 각각 병렬로 설치되어, 각 게이트에 미리 정해진 전위가 인가되어 도통 상태로 되어 있는 N채널형의 제19 및 제20전계 효과 트랜지스터가 포함하는 것을 특징으로 하는 구동 회로.
  8. 제5항 내지 제7항중 어느 한 항에 있어서, 상기 접속점의 전위를 전위를 상기 제2입력 신호로서 제2 및 제6전계 효과 트랜지스터의 게이트에 인가하여 전압 플로워 회로로 하는 것을 특징으로 하는 구동 회로.
  9. 게이트에 제1입력 신호가 공급되는 일방 채널형의 제1전계 효과 트랜지스터와, 게이트에 제2입력 신호가 공급되는 일방향 채널형의 제2전계 효과 트랜지스터와, 게이트에 제3입력 신호가 공급되는 일방 채널형의 제3전계 효과 트랜지스터를 포함하며, 각 소스에는 미리 정해진 제2전위가 각각 인가되며, 각 드레인과 미리 정해진 제2전위와의 사이에는 각 트랜지스터에 전류를 공급하는 능동 부하가 개재되며, 상기 제1전계 효과 트랜지스터와 능동 부하와의 사이에는 제1스위칭 소자가 삽입되고, 상기 제3전계 효과 트랜지스터와 능동 부하와의 사이에는 제2스위칭 소자가 삽입되며, 제1 및 제2스위칭 소자 중 어느 한쪽을 도통함으로써, 제1 및 제2트랜지스터로 차동쌍을 구성할지, 제2 및 제3트랜지스터로 차동쌍을 구성할지를 전환하는 차동 증폭 수단; 상기 제1및 제3전계 효과 트랜지스터 중 어느 일방의 드레인의 전위가 게이트에 인가되고, 제2전위가 소스에 인가되는 타방 채널형의 제4전계 효과 트랜지스터와, 소스에 제1전위가 인가되고, 드레인이 상기 제4전계 효과 트랜지스터의 드레인에 접속되는 일방 채널형의 제5전계 효과 트랜지스터를 포함하며, 공통으로 접속된 드레인의 전위를 출력하는 출력 수단; 및 상기 능동 부하가 상기 제2전계 효과 트랜지스터에 공급하는 전류량에 근거하여 상기 출력 수단의 제5전계 효과 트랜지스터를 구동하는 전류량 제어 수단을 표함하는 것을 특징으로 하는 구동 회로.
  10. 제9항에 있어서, 상기 능동 부하는 각 게이트가 공통으로 접속되고, 각 소스에는 상기 제2전위가 인가되는 타방 채널형의 제6 및 제7전계 효과 트랜지스터를 포함하여 구성되고, 상기 제6전계 효과 트랜지스터의 드레인은 상기 제1 및 제2스위칭 소자에 공통으로 접속되며, 상기 제7전계 효과 트랜지스터의 드레인은 상기 제2전계 효과 트랜지스터의 드레인과 상기 공통으로 접속된 각 게이트에 접속되고, 상기 전류량 제어수단은, 상기 제7전계 효과 트랜지스터의 게이트와 드레인에 게이트가 접속되는 것에 의해 전류 미러 회로를 구성하고, 소스에 상기 제2전위가 인가되는 타방 채널형의 제8전계 효과 트랜지스터; 및 상기 제5전계 효과 트랜지스터의 게이트가, 게이트와 드레인에 접속되는 것에 의해 전류 미러 회로를 구성하고, 상기 제8전계 효과 트랜지스터의 드레인이 드레인에 접속되며, 소스에는 상기 제1전위가 인가되는 일방 채널형의 제9전계 효과 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 구동 회로.
  11. 제10항에 있어서, 상기 능동 부하는, 상기 제6 및 제7전계 효과 트랜지스터에 대해 각각 병렬로 설치되고, 각 게이트에 미리 정해진 전위가 인가되어 도통 상태로 되어 있는 타방 채널형의 제10 및 제11전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 구동 회로.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 상기 출력 수단의 출력 전위를 상기 제2입력 신호로서 제2전계 효과 트랜지스터의 게이트에 인가하여 전압 폴로워 회로로 하는 것을 특징으로 하는 구동 회로.
  13. 제1구동 회로와 제2구동 회로를 구비한 구동 회로에 있어서, 상기 제1구동 회로는, 게이트에 제1입력 신호가 공급되는 N채널형의 제1전계 효과 트랜지스터와, 게이트에 제2입력 신호가 공급되는 N채널형의 제2전계 효과 트랜지스터와, 게이트에 제3입력 신호가 공급되는 N채널형의 제3전계 효과 트랜지스터를 포함하며, 각 소스에는 미리 정해진 접지 전위가 각각 인가되고, 각 드레인과 미리 정해진 전원 전위와의 사이에는 각 트랜지스터에 전류를 공급하는 제1능동 부하가 개재되고, 상기 제1전계 효과 트랜지스터와 제1능동 부하와의 사이에는 제1스위칭 소자가 삽입되고, 상기 제3전계 효과 트랜지스터와 제1능동 부하와의 사이에는 제2스위칭 소자가 삽입되며, 제1 및 제2스위칭 소자 중 어느 한쪽을 도통시켜 제1 및 제2트랜지스터로 차동쌍을 구성할지, 제2 및 제3트랜지스터로 차동쌍을 구성할지를 전환하는 제1차동 증폭 수단; 상기 제1 및 제3전계 효과 트랜지스터 중 어느 한쪽의 드레이의 전위가 게이트에 인가되고, 상기 전원 전위가 소스에 인가되는 P채널형의 제4전계 효과 트랜지스터와, 소스에 상기 접지 전위가 인가되고, 드레인이 상기 제4전계 효과 트랜지스터의 드레인에 접속되는 N채널형의 제5전계 효과 트랜지스터를 포함하는 제1출력 수단; 및 상기 제1능동 부하가 상기 제2전계 효과 트랜지스터에 공급하는 전류량에 근거하여 상기 제1출력 수단의 제5전계 효과 트랜지스터를 구동하는 제1전류량 제어 수단을 포함하며, 상기 제2구동 회로는, 게이트에 상기 제1입력 신호가 공급되는 P채널형의 제6전계 효과 트랜지스터와, 게이트에 상기 제2입력 신호가 공급되는 P채널형의 제7전계 효과 트랜지스터와, 게이트에 상기 제3입력 신호가 공급되는 P채널형의 제8전계 효과 트랜지스터를 포함하고, 각 소스에는 상기 전원 전위가 인가되고, 각 드레인과 상기 접지 전위와의 사이에는 각 트랜지스터에 전류를 공급하는 제2능동 부하가 개재되고, 상기 제6전계 효과 트랜지스터와 제2능동 부하와의 사이에는 제3스위칭 소자가 삽입되며, 상기 제8전계 효과 트랜지스터와 제2능동 부하와의 사이에는 제4스위칭 소자가 삽입되고, 상기 제3 및 제4스위칭 소자 중 어느 한쪽을 도통시켜 제6 및 제7트랜지스터로 차동쌍을 구성할지, 제7 및 제8트랜지스터로 차동쌍을 구성할지를 전환하는 제2차동 증폭 수단; 상기 제6 및 제8전계 효과 트랜지스터 중 어느 한쪽의 드레인의 전위가 게이트에 인가되고, 상기 접지 전위가 소스에 인가되는 N채널형의 제9전계 효과 트랜지스터와, 소스에 상기 전원 전위가 인가되고, 드레인이 상기 제9전계 효과 트랜지스터의 드레인에 접속되는 P채널형의 제10전계 효과 트랜지스터를 포함하는 제2출력수단; 및 상기 제2능동 부하가 상기 제7전계 효과 트랜지스터에 공급하는 전류량에 근거하여 상기 제2출력 수단의 제10전계 효과 트랜지스터를 구동하는 제2전류량 제어 수단을 포함하며, 상기 제1 및 제2출력 수단의 각 전계 효과 트랜지스터의 드레인을 서로 접속하여, 접속점의 전위를 출력하는 것을 특징으로 하는 구동 회로.
  14. 제13항에 있어서, 상기 제1능동 부하는, 각 게이트가 공통으로 접속되고, 각 소스에는 상기 전원 전위가 인가되는 P채널형의 제11 및 제12전계 효과 트랜지스터를 포함하여 구성되며, 제11전계 효과 트랜지스터의 드레인은 상기 제1 및 제2스위칭 소자에 공통으로 접속되고, 상기 제12전계 효과 트랜지스터의 드레인은 상기 제2전계 효과 트랜지스터의 드레인과 상기 공통으로 접속된 각 게이트에 접속되며, 상기 제1전류량 제어 수단은, 상기 제12전계 효과 트랜지스터의 게이트와 드레인에 게이트가 접속되는 것에 의해 전류 미러 회로를 구성하고, 소스에 상기 전원 전위가 인가되는 P채널형의 제13전계 효과 트랜지스터; 및 상기 제5전계 효과 트랜지스터의 게이트가, 게이트와 드레인에 접속되는 것에 의해 전류 미러 회로를 구성하고, 상기 제13전계 효과 트랜지스터의 드레인이 드레인에 접속되며, 소스에는 상기 접지 전위가 인가되고 있는 N채널형의 제14전계 효과 트랜지스터를 포함하여 구성되며, 상기 제2능동 부하는, 각 게이트가 공통으로 접속되고, 각 소스에는 상기 접지 전위가 인가되는 N채널형의 제15 및 제16전계 효과 트랜지스터를 포함하여 구성되며, 상기 제15전계 효과 트랜지스터의 드레인은 상기 제3 및 제4스위칭 소자에 공통으로 접속되고, 상기 제16전계 효과 트랜지스터의 드레인은 상기 제7전계 효과 트랜지스터의 드레인에 접속되며, 상기 제2전류량 제어 수단은, 상기 제16전계 효과 트랜지스터의 게이트와 드레인에 게이트가 접속되는 것에 의해 전류 미러 회로를 구성하고, 소스에 상기 접지 전위가 인가되는 N채널형의 제17전계 효과 트랜지스터; 및 상기 제10전계 효과 트랜지스터의 게이트가, 게이트와 드레인에 접속되는 것에 의해 전류 미러 회로를 구성하고, 상기 제17전계 효과 트랜지스터의 드레인이드레인에 접속되며, 소스에는 상기 전원 전위가 인가되고 있는 P채널형 제18전계 효과 트랜지스터를 포함하여 구성되는 것을 특징으로 하는 구동 회로.
  15. 제14항에 있어서, 상기 제1능동 부하는, 상기 제11 및 제12전계 효과 트랜지스터에 대해서 각각 병렬로 설치되어 있고, 각 게이트에 미리 정해진 전위가 인가되어 도통 상태로 되어 있는 P채널형의 제19 및 제20전계 효과 트랜지스터를 포함하며, 상기 제2능동 부하는, 상기 제15 및 제16전계 효과 트랜지스터에 대해서 각각 병렬로 설치되어, 각 게이트에 미리 정해진 전위가 인가되어 도통 상태로 되어 있는 N채널형의 제21 및 제22전계 효과 트랜지스터를 포함하는 것을 특징으로 하는 구동 회로.
  16. 제13 내지 제15항 중 어느 한 항에 있어서,상기 접속점의 전위를 상기 제2입력신호로서 제2 및 제7전계 효과 트랜지스터의 게이트에 인가하여 전압 폴로워 회로로 하는 것을 특징으로 하는 구동 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019960032486A 1996-02-09 1996-08-03 구동 회로 KR970063902A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-024507 1996-02-09
JP8024507A JPH09219636A (ja) 1996-02-09 1996-02-09 駆動回路

Publications (1)

Publication Number Publication Date
KR970063902A true KR970063902A (ko) 1997-09-12

Family

ID=12140103

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960032486A KR970063902A (ko) 1996-02-09 1996-08-03 구동 회로

Country Status (3)

Country Link
JP (1) JPH09219636A (ko)
KR (1) KR970063902A (ko)
TW (1) TW315454B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4087540B2 (ja) * 1998-12-28 2008-05-21 富士通株式会社 プッシュプル型増幅回路
JP3473745B2 (ja) 1999-05-28 2003-12-08 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP3705985B2 (ja) * 1999-05-28 2005-10-12 シャープ株式会社 シフトレジスタ、および、それを用いた画像表示装置
JP4627106B2 (ja) * 2000-07-31 2011-02-09 富士通セミコンダクター株式会社 オペアンプ回路、電流出力回路及び半導体装置
JP3700558B2 (ja) * 2000-08-10 2005-09-28 日本電気株式会社 駆動回路
JP3617816B2 (ja) * 2000-11-29 2005-02-09 シャープ株式会社 インピーダンス変換装置とそれを備えた表示装置の駆動装置
US7405732B2 (en) 2000-12-07 2008-07-29 Renesas Technology Corp. Semiconductor integrated circuit, liquid crystal drive device, and liquid crystal display system
JP4602364B2 (ja) * 2000-12-07 2010-12-22 ルネサスエレクトロニクス株式会社 液晶駆動装置および液晶表示システム
JP3846293B2 (ja) * 2000-12-28 2006-11-15 日本電気株式会社 帰還型増幅回路及び駆動回路
JP4350463B2 (ja) * 2002-09-02 2009-10-21 キヤノン株式会社 入力回路及び表示装置及び情報表示装置
WO2004049562A1 (ja) 2002-11-26 2004-06-10 Mitsubishi Denki Kabushiki Kaisha 駆動回路
JP4515821B2 (ja) * 2004-05-25 2010-08-04 ルネサスエレクトロニクス株式会社 駆動回路、動作状態検出回路及び表示装置
TWI241064B (en) * 2005-01-13 2005-10-01 Denmos Technology Inc Push-pull buffer amplifier and source driver
US7362167B2 (en) * 2005-09-29 2008-04-22 Hynix Semiconductor Inc. Voltage generator
JP5017871B2 (ja) * 2006-02-02 2012-09-05 日本電気株式会社 差動増幅器及びデジタルアナログ変換器
JP2007318571A (ja) * 2006-05-26 2007-12-06 Fujitsu Ltd オペアンプ回路
JP4680960B2 (ja) * 2007-06-22 2011-05-11 パナソニック株式会社 表示装置の駆動回路および表示装置
TWI420473B (zh) * 2009-02-05 2013-12-21 Himax Tech Ltd 輸出緩衝器及應用此輸出緩衝器之源極驅動器
JP4696180B2 (ja) * 2010-09-27 2011-06-08 パナソニック株式会社 表示装置の駆動回路および表示装置

Also Published As

Publication number Publication date
JPH09219636A (ja) 1997-08-19
TW315454B (ko) 1997-09-11

Similar Documents

Publication Publication Date Title
KR970063902A (ko) 구동 회로
US4554515A (en) CMOS Operational amplifier
KR960030546A (ko) 스위치회로 및 복합스위치회로
US4477782A (en) Compound current mirror
KR950007292A (ko) 저소비 전류로 동작하는 파워-온 신호 발생 회로
KR930005363A (ko) 온도 감지 회로 및 정전류 회로
KR960036030A (ko) 드라이버 회로
KR950022130A (ko) 다중 전압시스템용 출력 버퍼회로, 입력 버퍼회로 및 양방향 버퍼회로
KR970013707A (ko) 레벨 시프트 반도체 장치
US6154085A (en) Constant gate drive MOS analog switch
KR930005371A (ko) 반도체 집적회로의 출력회로
KR900002566A (ko) 버퍼회로
KR880001108A (ko) Cmos 입력회로
KR960015585A (ko) 감도 증폭기
KR920015365A (ko) 입출력 버퍼회로
KR950007285A (ko) 플립플롭형 증폭 회로
KR910015114A (ko) 반도체 디지탈 회로
GB2198005A (en) Series-connected fet voltage equalisation
KR890004501A (ko) 대칭 증폭기 부하회로 및 논리 레벨 조정용 증폭기
KR910002127A (ko) 전원절환회로
KR910008863A (ko) 반도체 집적회로
KR840005946A (ko) 차동증폭 회로
KR940020189A (ko) 캐스코드 전류 미러가 포함된 집적 회로
KR840008091A (ko) Mos트랜지스터 증폭기
KR970072701A (ko) 정전기 보호회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee