KR910015114A - 반도체 디지탈 회로 - Google Patents
반도체 디지탈 회로 Download PDFInfo
- Publication number
- KR910015114A KR910015114A KR1019910001080A KR910001080A KR910015114A KR 910015114 A KR910015114 A KR 910015114A KR 1019910001080 A KR1019910001080 A KR 1019910001080A KR 910001080 A KR910001080 A KR 910001080A KR 910015114 A KR910015114 A KR 910015114A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit
- switch
- terminal
- circuit portion
- input
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 8
- 230000000295 complement effect Effects 0.000 claims 1
- 230000001934 delay Effects 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/185—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using dielectric elements with variable dielectric constant, e.g. ferro-electric capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/01—Modifications for accelerating switching
- H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
- H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
- H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
내용 없음
Description
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명의 반도체 디지탈 회로의 제1실시예 도시도, 제2도는 본 발면의 반도체 디지탈 회로의 제2실시예 도시도, 제3도는 본 발명의 반도체 디지탈 회로의 제3실시예 도시도.
Claims (6)
- 제1의 전원 단자와 접지 단자와 사이에 트랜지스터가 상보 접속되어 이루는 인버터를 가지는 제1회로부와 제2의 전원 단자와 사이에 트랜지스터가 상보 접속되어 이루며 상기 인버터의 전원 전압보다 높은 전원전압으로 동작하는 인버터를 가지는 제2회로부와, 상기 제1회로부의 출력단과 상기 제2회로부의 입력단과 사이에 개삽되며 회로의 상태 천이시에 전하의 충방전 경로를 형성하는 제1의 스위치와, 상기 제2회로부의 입력단과 상기 제2의 전원 단자와 사이에 개삽되면 상기 제2회로부의 출력 신호에 의해서 도통 제어되는 제2의 스위치를 포함하는 반도체 디지탈 회로.
- 제1항에 있어서, 상기 제2회로부의 출력단과 접지 단자와 사이에 개삽되며 상기 제1회로부의 출력 신호에 의해서 제어되는 제3스위치를 포함하는 반도체 디지탈 회로.
- 제2항에 있어서, 입력단이 상기 제2회로부의 출력단과 접지 단자와 사이에 상기 제3의 스위치와 직렬로 접속된 제4의 스위치와 상기 제2회로부의 출력 신호를 지연시켜서 상기 제4의 스위치의 제어 입력에 공급하는 지연 회로를 포함하는 반도체 디지탈 회로.
- 제1항에 있어서, 상기 제2회로부의 입력단에 출력단이 접속되게 상기 제2의 스위치와 직렬 접속되며 상기 제1회로부로의 입력 신호에 의해서 제어되는 제5의 스위치를 포함하는 반도체 디지탈 회로.
- 제1항에 있어서, 상기 제2회로부의 출력단과 접지 단자와 사이에 개삽되며 상기 제1회로부의 출력 신호에 의해서 제어되는 제3의 스위치와 상기 제2회로부의 입력단에 출력단이 접속되게 상기 제2의 스위치와 직렬 접속되며 상기 제1회로부로의 입력 신호에 의해서 제어되는 제5의 스위치를 포함하는 반도체 디지탈 회로.
- 제1항에 있어서, 상기 상보 접속된 트랜지스터는 P 채널 MOS트랜지스터와 N 채널 MOS 트랜지스터인 반도체 디지탈 회로.※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1297590 | 1990-01-23 | ||
JP12975 | 1990-01-23 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR910015114A true KR910015114A (ko) | 1991-08-31 |
KR950004745B1 KR950004745B1 (ko) | 1995-05-06 |
Family
ID=11820230
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019910001080A KR950004745B1 (ko) | 1990-01-23 | 1991-01-23 | 반도체 디지탈 회로 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5151616A (ko) |
EP (1) | EP0439149B1 (ko) |
KR (1) | KR950004745B1 (ko) |
DE (1) | DE69118214T2 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB9007790D0 (en) * | 1990-04-06 | 1990-06-06 | Lines Valerie L | Dynamic memory wordline driver scheme |
GB9007791D0 (en) * | 1990-04-06 | 1990-06-06 | Foss Richard C | High voltage boosted wordline supply charge pump and regulator for dram |
IT1250406B (it) * | 1991-02-07 | 1995-04-07 | Sgs Thomson Microelectronics | Circuito logico cmos per alta tensione con porte logiche configurate nand e ridotto numero di transistori n-mos richiedenti una diffusione graduata limitatamente al solo drain |
JPH04341009A (ja) * | 1991-05-17 | 1992-11-27 | Nec Corp | 半導体集積回路装置 |
US5378945A (en) * | 1993-07-26 | 1995-01-03 | Digital Equipment Corporation | Voltage level converting buffer circuit |
US5408147A (en) * | 1993-09-07 | 1995-04-18 | National Semiconductor Corporation | VCC translator circuit |
JPH087571A (ja) | 1994-04-20 | 1996-01-12 | Hitachi Ltd | ゲート回路,半導体集積回路,半導体記憶回路及びそれらを用いた半導体集積回路装置、それらを用いた情報処理装置 |
US5644265A (en) * | 1995-05-01 | 1997-07-01 | International Business Machines Corporation | Off-chip driver for mixed voltage applications |
US5880605A (en) * | 1996-11-12 | 1999-03-09 | Lsi Logic Corporation | Low-power 5 volt tolerant input buffer |
US5818264A (en) * | 1996-12-17 | 1998-10-06 | International Business Machines Corporation | Dynamic circuit having improved noise immunity and method therefor |
US6140993A (en) * | 1998-06-16 | 2000-10-31 | Atmel Corporation | Circuit for transferring high voltage video signal without signal loss |
US6853233B1 (en) * | 2000-09-13 | 2005-02-08 | Infineon Technologies Ag | Level-shifting circuitry having “high” output impedance during disable mode |
US6459300B1 (en) * | 2000-09-28 | 2002-10-01 | Infineon Technologies Ag | Level-shifting circuitry having “high” output during disable mode |
JP3813538B2 (ja) * | 2001-11-28 | 2006-08-23 | 富士通株式会社 | レベルシフタ |
JP4117780B2 (ja) * | 2002-01-29 | 2008-07-16 | セイコーインスツル株式会社 | 基準電圧回路および電子機器 |
DE10320795A1 (de) * | 2003-04-30 | 2004-12-09 | Infineon Technologies Ag | Pegelumsetz-Einrichtung |
US7443836B2 (en) * | 2003-06-16 | 2008-10-28 | Intel Corporation | Processing a data packet |
US7212060B1 (en) | 2005-08-23 | 2007-05-01 | Xilinx, Inc. | Ground bounce protection circuit for a test mode pin |
JP2007227625A (ja) * | 2006-02-23 | 2007-09-06 | Toshiba Microelectronics Corp | 半導体集積回路及びそのレイアウト設計方法 |
US7429875B2 (en) * | 2006-12-13 | 2008-09-30 | Lattice Semiconductor Corporation | Low static current drain logic circuit |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4080539A (en) * | 1976-11-10 | 1978-03-21 | Rca Corporation | Level shift circuit |
US4216390A (en) * | 1978-10-04 | 1980-08-05 | Rca Corporation | Level shift circuit |
EP0058958B1 (en) * | 1981-02-25 | 1986-10-29 | Kabushiki Kaisha Toshiba | Complementary mosfet logic circuit |
JPS5891680A (ja) * | 1981-11-26 | 1983-05-31 | Fujitsu Ltd | 半導体装置 |
JPS5990292A (ja) * | 1982-11-12 | 1984-05-24 | Toshiba Corp | 電圧変換回路 |
DE3339253A1 (de) * | 1983-10-28 | 1985-05-09 | Siemens AG, 1000 Berlin und 8000 München | Cmos-inverter |
US4638182A (en) * | 1984-07-11 | 1987-01-20 | Texas Instruments Incorporated | High-level CMOS driver circuit |
US4656373A (en) * | 1984-11-26 | 1987-04-07 | Rca Corporation | High-speed voltage level shift circuit |
US4620117A (en) * | 1985-01-04 | 1986-10-28 | Advanced Micro Devices, Inc. | Balanced CMOS logic circuits |
US4672241A (en) * | 1985-05-29 | 1987-06-09 | Advanced Micro Devices, Inc. | High voltage isolation circuit for CMOS networks |
US4689495A (en) * | 1985-06-17 | 1987-08-25 | Advanced Micro Devices, Inc. | CMOS high voltage switch |
JPS6242614A (ja) * | 1985-08-20 | 1987-02-24 | Fujitsu Ltd | 複合トランジスタ形インバ−タ |
LU86789A1 (de) * | 1986-06-24 | 1987-07-24 | Siemens Ag | Abtasttaktgesteuerte schwellwertschaltung in c-mos-technik |
US4791323A (en) * | 1986-10-23 | 1988-12-13 | Silicon Systems, Inc. | Level translation circuit |
JPS63246925A (ja) * | 1987-04-01 | 1988-10-13 | Mitsubishi Electric Corp | Cmos論理回路 |
US4835419A (en) * | 1987-10-30 | 1989-05-30 | International Business Machines Corporation | Source-follower emitter-coupled-logic receiver circuit |
JP2585348B2 (ja) * | 1988-02-22 | 1997-02-26 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JPH0716158B2 (ja) * | 1988-05-13 | 1995-02-22 | 日本電気株式会社 | 出力回路およびそれを用いた論理回路 |
-
1991
- 1991-01-23 EP EP91100842A patent/EP0439149B1/en not_active Expired - Lifetime
- 1991-01-23 US US07/644,655 patent/US5151616A/en not_active Expired - Lifetime
- 1991-01-23 DE DE69118214T patent/DE69118214T2/de not_active Expired - Fee Related
- 1991-01-23 KR KR1019910001080A patent/KR950004745B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0439149B1 (en) | 1996-03-27 |
EP0439149A1 (en) | 1991-07-31 |
US5151616A (en) | 1992-09-29 |
DE69118214D1 (de) | 1996-05-02 |
KR950004745B1 (ko) | 1995-05-06 |
DE69118214T2 (de) | 1996-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR910015114A (ko) | 반도체 디지탈 회로 | |
KR930003558A (ko) | 출력회로 | |
KR920010900A (ko) | 반도체지연회로 | |
KR970013707A (ko) | 레벨 시프트 반도체 장치 | |
KR880001108A (ko) | Cmos 입력회로 | |
KR930005371A (ko) | 반도체 집적회로의 출력회로 | |
KR950010340A (ko) | 정 전류 발생 장치 | |
KR900005455A (ko) | 레벨 변환 기능을 갖는 출력버퍼회로 | |
KR880010576A (ko) | 논리회로 | |
KR940027316A (ko) | 저전력 모드 및 클럭 증폭기 회로를 가진 집적 회로 | |
KR930020850A (ko) | 레벨 변환회로 | |
US4894560A (en) | Dual-slope waveform generation circuit | |
KR860000719A (ko) | 상보형(相補型)Bi-MIS 게이트회로 | |
KR890005992A (ko) | 상보신호 출력회로 | |
KR910002127A (ko) | 전원절환회로 | |
KR910008863A (ko) | 반도체 집적회로 | |
KR940027249A (ko) | 전원 접속 회로 및 전원선용 스위치 집적 회로(ic) | |
KR960039569A (ko) | 승압 회로 | |
KR890009000A (ko) | 디지탈 집적 회로 | |
KR940017217A (ko) | 티티엘(ttl) 레벨의 입력 신호를 수신하는 입력 회로 | |
KR940012851A (ko) | 차동 전류원 회로 | |
KR930005369A (ko) | 레벨변환회로 | |
KR950016002A (ko) | 3치 입력 버퍼 회로 | |
DK0840454T3 (da) | Niveauskiftekredsløb | |
KR960027331A (ko) | 버퍼회로 및 바이어스회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
AMND | Amendment | ||
E601 | Decision to refuse application | ||
J2X1 | Appeal (before the patent court) |
Free format text: APPEAL AGAINST DECISION TO DECLINE REFUSAL |
|
G160 | Decision to publish patent application | ||
B701 | Decision to grant | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030424 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |