JPH04341009A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPH04341009A JPH04341009A JP3141333A JP14133391A JPH04341009A JP H04341009 A JPH04341009 A JP H04341009A JP 3141333 A JP3141333 A JP 3141333A JP 14133391 A JP14133391 A JP 14133391A JP H04341009 A JPH04341009 A JP H04341009A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- mos transistor
- gate
- channel mos
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 239000000872 buffer Substances 0.000 claims description 14
- 101000986989 Naja kaouthia Acidic phospholipase A2 CM-II Proteins 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 26
- 230000006866 deterioration Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
- H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Dram (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【0001】
【産業上の利用分野】本発明は半導体集積回路装置に関
し、特に外部電源電圧を降圧した内部電源によって動作
する回路を有する半導体集積回路装置に関する。
し、特に外部電源電圧を降圧した内部電源によって動作
する回路を有する半導体集積回路装置に関する。
【0002】
【従来の技術】半導体集積回路装置として特に集積化の
著しい半導体メモリでは、4メガビットダイナミックR
AMまでは電源5Vで動作可能であるが、16メガビッ
トダイナミックRAM(16MDRAM)からは、5V
電源をそのまま使用すると微細化されたMOSトランジ
スタのゲート酸化膜の信頼性が低下するため、電源電圧
を下げる必要が生じる。
著しい半導体メモリでは、4メガビットダイナミックR
AMまでは電源5Vで動作可能であるが、16メガビッ
トダイナミックRAM(16MDRAM)からは、5V
電源をそのまま使用すると微細化されたMOSトランジ
スタのゲート酸化膜の信頼性が低下するため、電源電圧
を下げる必要が生じる。
【0003】ところが、5Vで動作させることがメモリ
をも含めてほとんどのICで共通になっているので、半
導体メモリだけの電源電圧を下げることは不都合である
。そこで考えられたのが半導体メモリ内部に内部降圧電
源回路を設け、内部回路をこの降圧電源により動作させ
る方式である。
をも含めてほとんどのICで共通になっているので、半
導体メモリだけの電源電圧を下げることは不都合である
。そこで考えられたのが半導体メモリ内部に内部降圧電
源回路を設け、内部回路をこの降圧電源により動作させ
る方式である。
【0004】16MDRAMでは内部電源を3.3Vに
しているが、DRAMの場合、ワード線は昇圧されて約
5.5Vになっている。一方、スペック上電源電圧は±
10%のマージンが認められているので、最高電圧は5
.5Vということになる。以上の点からゲート酸化膜は
5.5Vに耐えるように設計されていた。
しているが、DRAMの場合、ワード線は昇圧されて約
5.5Vになっている。一方、スペック上電源電圧は±
10%のマージンが認められているので、最高電圧は5
.5Vということになる。以上の点からゲート酸化膜は
5.5Vに耐えるように設計されていた。
【0005】一方、外部電源は5Vのままであるから内
部電源によって生成された出力信号は、5V回路に適合
するレベルに変換された後にIC外に出力される。
部電源によって生成された出力信号は、5V回路に適合
するレベルに変換された後にIC外に出力される。
【0006】図4の(a)はこの種用途に用いられる従
来の出力回路の回路図である。同図において、1aは第
1のレベル変換回路、2aは第2のレベル変換回路、P
Tはハイ側1次入力端子、PBはロー側1次入力端子、
DTはハイ側2次入力端子、DBはロー側2次入力端子
、VCCは外部電源(5V±0.5V)、DOUT は
外部出力端子、GNDは接地電源、Q11、Q12はそ
れぞれnチャネルMOSトランジスタである。
来の出力回路の回路図である。同図において、1aは第
1のレベル変換回路、2aは第2のレベル変換回路、P
Tはハイ側1次入力端子、PBはロー側1次入力端子、
DTはハイ側2次入力端子、DBはロー側2次入力端子
、VCCは外部電源(5V±0.5V)、DOUT は
外部出力端子、GNDは接地電源、Q11、Q12はそ
れぞれnチャネルMOSトランジスタである。
【0007】図4の(b)と図4の(c)はそれぞれ図
4の(a)に示す第1のレベル変換回路1aと第2のレ
ベル変換回路2aの回路図である。図4の(b)、(c
)において、VINT は内部電源(3.3V)、Q1
、Q3、Q7 、Q9 はpチャネルMOSトランジ
スタ、Q2 、Q4 、Q8 、Q10はnチャネルM
OSトランジスタである。このように、従来の第1、第
2のレベル変換回路は、それぞれ内部電源、外部電源で
動作せしめられている2つのCMOSインバータがカス
ケードに接続されたものである。
4の(a)に示す第1のレベル変換回路1aと第2のレ
ベル変換回路2aの回路図である。図4の(b)、(c
)において、VINT は内部電源(3.3V)、Q1
、Q3、Q7 、Q9 はpチャネルMOSトランジ
スタ、Q2 、Q4 、Q8 、Q10はnチャネルM
OSトランジスタである。このように、従来の第1、第
2のレベル変換回路は、それぞれ内部電源、外部電源で
動作せしめられている2つのCMOSインバータがカス
ケードに接続されたものである。
【0008】次に、図4に示された回路の動作について
説明する。第1、第2のレベル変換回路1a、2aはそ
れぞれCMOSインバータを2段カスケード接続したも
のであるので、これらのレベル変換回路では、それぞれ
1次側入力端子PT、PBから入力された信号と同相の
信号が2次側入力端子DT、DBへ出力される。
説明する。第1、第2のレベル変換回路1a、2aはそ
れぞれCMOSインバータを2段カスケード接続したも
のであるので、これらのレベル変換回路では、それぞれ
1次側入力端子PT、PBから入力された信号と同相の
信号が2次側入力端子DT、DBへ出力される。
【0009】ハイ側1次入力端子PTに“ハイ”が入力
され、ロー側1次入力端子PBに“ロー”が入力される
と、nチャネルMOSトランジスタQ11がオン、nチ
ャネルMOSトランジスタQ12がオフとなって、外部
出力端子DOUT からは“ハイ”が出力される。
され、ロー側1次入力端子PBに“ロー”が入力される
と、nチャネルMOSトランジスタQ11がオン、nチ
ャネルMOSトランジスタQ12がオフとなって、外部
出力端子DOUT からは“ハイ”が出力される。
【0010】逆に、ハイ側1次入力端子PTに“ロー”
、ロー側1次入力端子PBに“ハイ”が入力されると、
トランジスタQ11がオフ、トランジスタQ12がオン
して外部出力端子DOUT からは“ロー”が出力され
る
、ロー側1次入力端子PBに“ハイ”が入力されると、
トランジスタQ11がオフ、トランジスタQ12がオン
して外部出力端子DOUT からは“ロー”が出力され
る
【0011】
【発明が解決しようとする課題】上述した従来の出力回
路では、1次側入力端子PT、PBに“ロー”が入力さ
れたときに、初段のCMOSインバータの出力レベルは
3.3Vとなる。そのため、2段目のCMOSインバー
タのpチャネルMOSトランジスタQ3 、Q9 を完
全に遮断状態とすることができず、2段目CMOSイン
バータに貫通電流が流れる。
路では、1次側入力端子PT、PBに“ロー”が入力さ
れたときに、初段のCMOSインバータの出力レベルは
3.3Vとなる。そのため、2段目のCMOSインバー
タのpチャネルMOSトランジスタQ3 、Q9 を完
全に遮断状態とすることができず、2段目CMOSイン
バータに貫通電流が流れる。
【0012】また、ハイ側1次入力端子PTに“ハイ”
、ロー側1次入力端子PBに“ロー”が入力されて外部
出力端子DOUT に“ハイ”が出力されている状態か
ら入力状態が反転すると、ロー側2次入力端子DBのレ
ベルは5V(±0.5V)となる。このとき、出力端子
DOUT のレベルは5V(±0.5V)から0Vに降
下するが若干のオーバシュートがあるため短時間ではあ
るが、nチャネルMOSトランジスタQ12のゲート酸
化膜には5.5V以上の電圧が印加される。そのため、
この酸化膜が劣化することになり、集積回路装置の信頼
性が低下する。
、ロー側1次入力端子PBに“ロー”が入力されて外部
出力端子DOUT に“ハイ”が出力されている状態か
ら入力状態が反転すると、ロー側2次入力端子DBのレ
ベルは5V(±0.5V)となる。このとき、出力端子
DOUT のレベルは5V(±0.5V)から0Vに降
下するが若干のオーバシュートがあるため短時間ではあ
るが、nチャネルMOSトランジスタQ12のゲート酸
化膜には5.5V以上の電圧が印加される。そのため、
この酸化膜が劣化することになり、集積回路装置の信頼
性が低下する。
【0013】
【課題を解決するための手段】本発明の半導体集積回路
装置は、入力端子に第1の電源において動作する論理回
路の出力信号が入力され、出力端子が第1の節点に接続
された第1のバッファと、入力端子に第1の電源におい
て動作する論理回路の出力信号が入力され、出力端子が
第2の節点に接続された第2のバッファと、ソース・ド
レインの一方が第1の電源の電圧より高い電圧の第2の
電源に接続され、ソース・ドレインの他方が外部出力端
子に接続され、ゲートが前記第1の節点に接続された第
1のMOSトランジスタと、ソース・ドレインの一方が
前記外部出力端子に接続され、ソース・ドレインの他方
が接地端子に接続され、ゲートが前記第2の節点に接続
された第2のMOSトランジスタと、を具備するもので
あって、前記第1のバッファが、前記第1の電源と接地
間で動作する第1のCMOSインバータと、前記第2の
電源と接地間で動作する、前記第1のCMOSインバー
タの出力を受ける第2のCMOSインバータと、ソース
が前記第2の電源に接続され、ドレインが前記第2のC
MOSインバータのpチャネルMOSトランジスタのゲ
ートに接続され、ゲートが前記外部出力端子に接続され
たpチャネルMOSトランジスタと、を有していること
を特徴としている。また、前記第1のCMOSインバー
タのpチャネルMOSトランジスタのドレインと前記第
2のCMOSインバータのpチャネルMOSトランジス
タのゲートとの間にはゲートが前記第1の電源に接続さ
れたnチャネルMOSトランジスタを接続することがで
き、さらに前記第2のバッファを前記第1の電源と接地
間でのみ動作するバッファとすることができる。
装置は、入力端子に第1の電源において動作する論理回
路の出力信号が入力され、出力端子が第1の節点に接続
された第1のバッファと、入力端子に第1の電源におい
て動作する論理回路の出力信号が入力され、出力端子が
第2の節点に接続された第2のバッファと、ソース・ド
レインの一方が第1の電源の電圧より高い電圧の第2の
電源に接続され、ソース・ドレインの他方が外部出力端
子に接続され、ゲートが前記第1の節点に接続された第
1のMOSトランジスタと、ソース・ドレインの一方が
前記外部出力端子に接続され、ソース・ドレインの他方
が接地端子に接続され、ゲートが前記第2の節点に接続
された第2のMOSトランジスタと、を具備するもので
あって、前記第1のバッファが、前記第1の電源と接地
間で動作する第1のCMOSインバータと、前記第2の
電源と接地間で動作する、前記第1のCMOSインバー
タの出力を受ける第2のCMOSインバータと、ソース
が前記第2の電源に接続され、ドレインが前記第2のC
MOSインバータのpチャネルMOSトランジスタのゲ
ートに接続され、ゲートが前記外部出力端子に接続され
たpチャネルMOSトランジスタと、を有していること
を特徴としている。また、前記第1のCMOSインバー
タのpチャネルMOSトランジスタのドレインと前記第
2のCMOSインバータのpチャネルMOSトランジス
タのゲートとの間にはゲートが前記第1の電源に接続さ
れたnチャネルMOSトランジスタを接続することがで
き、さらに前記第2のバッファを前記第1の電源と接地
間でのみ動作するバッファとすることができる。
【0014】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図1の(a)は本発明の第1の実施例の出
力回路の回路図であり、図1の(b)、図1の(c)は
、それぞれ図1の(a)に示す第1、第2のレベル変換
回路1、2の回路図である。図1において、図4の従来
例の部分と同等の部分には同一の参照番号が付されてい
るので、重複した説明は省略する。
て説明する。図1の(a)は本発明の第1の実施例の出
力回路の回路図であり、図1の(b)、図1の(c)は
、それぞれ図1の(a)に示す第1、第2のレベル変換
回路1、2の回路図である。図1において、図4の従来
例の部分と同等の部分には同一の参照番号が付されてい
るので、重複した説明は省略する。
【0015】図1の(b)において、Q5 はpチャネ
ルMOSトランジスタ、Q6 はnチャネルMOSトラ
ンジスタである。図1の(c)に示されるように、本実
施例において、第2のレベル変換回路では内部電源VI
NT と接地電源GND間で2つのCMOSインバータ
が動作している。
ルMOSトランジスタ、Q6 はnチャネルMOSトラ
ンジスタである。図1の(c)に示されるように、本実
施例において、第2のレベル変換回路では内部電源VI
NT と接地電源GND間で2つのCMOSインバータ
が動作している。
【0016】次に、本実施例回路の動作について説明す
る。ハイ側1次入力端子PTに“ロー”、ロー側1次入
力端子PBに“ハイ”が入力されると、図1の(b)に
示す第1のレベル変換回路1においてpチャネルMOS
トランジスタQ1 がオンし、従って、nチャネルMO
SトランジスタQ4 がオンする。そのためハイ側2次
入力端子DTのレベルが0VとなってpチャネルMOS
トランジスタQ5 がオンし、pチャネルMOSトラン
ジスタQ3 が完全にオフする。従って、本実施例にお
いて電源VCC−GND間に貫通電流が流れることはな
くなる。このとき、nチャネルMOSトランジスタQ6
はオフして、トランジスタQ5 、Q1 を介して電
源VCC−VINT に電流パスが形成されるのを阻止
している。
る。ハイ側1次入力端子PTに“ロー”、ロー側1次入
力端子PBに“ハイ”が入力されると、図1の(b)に
示す第1のレベル変換回路1においてpチャネルMOS
トランジスタQ1 がオンし、従って、nチャネルMO
SトランジスタQ4 がオンする。そのためハイ側2次
入力端子DTのレベルが0VとなってpチャネルMOS
トランジスタQ5 がオンし、pチャネルMOSトラン
ジスタQ3 が完全にオフする。従って、本実施例にお
いて電源VCC−GND間に貫通電流が流れることはな
くなる。このとき、nチャネルMOSトランジスタQ6
はオフして、トランジスタQ5 、Q1 を介して電
源VCC−VINT に電流パスが形成されるのを阻止
している。
【0017】また、図1の(c)に示す第2のレベル変
換回路2では、nチャネルMOSトランジスタQ8 、
pチャネルMOSトランジスタQ9 がオンして、ロー
側2次入力端子DBのレベルは3.3Vとなるが、この
とき第2のレベル変換回路2においては貫通電流は流れ
ない。よってこのとき、本実施例の出力回路では、nチ
ャネルMOSトランジスタQ11がオフ、トランジスタ
Q12がオンして外部出力端子DOUT からは“ロー
”が出力される。外部出力端子DOUT の出力が“ハ
イ”から“ロー”に転じるときオーバシュートがあって
も、トランジスタQ12のゲートには高々3.3Vが印
加されているにすぎないので、Q12のゲート酸化膜に
過大な電圧がかかることはなくなる。
換回路2では、nチャネルMOSトランジスタQ8 、
pチャネルMOSトランジスタQ9 がオンして、ロー
側2次入力端子DBのレベルは3.3Vとなるが、この
とき第2のレベル変換回路2においては貫通電流は流れ
ない。よってこのとき、本実施例の出力回路では、nチ
ャネルMOSトランジスタQ11がオフ、トランジスタ
Q12がオンして外部出力端子DOUT からは“ロー
”が出力される。外部出力端子DOUT の出力が“ハ
イ”から“ロー”に転じるときオーバシュートがあって
も、トランジスタQ12のゲートには高々3.3Vが印
加されているにすぎないので、Q12のゲート酸化膜に
過大な電圧がかかることはなくなる。
【0018】次に、入力状態が反転して、ハイ側1次入
力端子PTに“ハイ”、ロー側1次入力端子PBに“ロ
ー”が入力されると、第1のレベル変換回路1では、n
チャネルMOSトランジスタQ2 がオンする。トラン
ジスタQ2 がオンしたことにより、トランジスタQ6
のソース電位が0VとなってQ6 がオンに転じ、ま
たトランジスタQ4 がオフする。その結果、pチャネ
ルMOSトランジスタQ3 がオン、Q5 がオフして
、ハイ側2次出力端子DTのレベルは5Vとなる。
力端子PTに“ハイ”、ロー側1次入力端子PBに“ロ
ー”が入力されると、第1のレベル変換回路1では、n
チャネルMOSトランジスタQ2 がオンする。トラン
ジスタQ2 がオンしたことにより、トランジスタQ6
のソース電位が0VとなってQ6 がオンに転じ、ま
たトランジスタQ4 がオフする。その結果、pチャネ
ルMOSトランジスタQ3 がオン、Q5 がオフして
、ハイ側2次出力端子DTのレベルは5Vとなる。
【0019】このとき、第2のレベル変換回路2の出力
端子(ロー側2次入力端子DB)のレベルは0Vとなる
。よって、このときnチャネルMOSトランジスタQ1
1はオン、トランジスタQ12はオフとなって、外部出
力端子DOUT からは“ハイ”が出力される。
端子(ロー側2次入力端子DB)のレベルは0Vとなる
。よって、このときnチャネルMOSトランジスタQ1
1はオン、トランジスタQ12はオフとなって、外部出
力端子DOUT からは“ハイ”が出力される。
【0020】図2、図3はそれぞれ本発明の第2、第3
の実施例における第1のレベル変換回路1の回路図であ
る。図2の回路では、図1の回路に対し、トランジスタ
Q4 のゲートをトランジスタQ6 のソース側からド
レイン側へ接続変更し、図3の回路では図1の回路を、
トランジスタQ1 、Q2 のドレイン間を分離し、ト
ランジスタQ5 のドレイン、トランジスタQ6 のド
レインおよびトランジスタQ3のゲートの共通接続節点
をトランジスタQ2 のドレインに接続するように変更
しているが、動作は第1の実施例の場合と同様である。
の実施例における第1のレベル変換回路1の回路図であ
る。図2の回路では、図1の回路に対し、トランジスタ
Q4 のゲートをトランジスタQ6 のソース側からド
レイン側へ接続変更し、図3の回路では図1の回路を、
トランジスタQ1 、Q2 のドレイン間を分離し、ト
ランジスタQ5 のドレイン、トランジスタQ6 のド
レインおよびトランジスタQ3のゲートの共通接続節点
をトランジスタQ2 のドレインに接続するように変更
しているが、動作は第1の実施例の場合と同様である。
【0021】以上の実施例では、出力段のMOSトラン
ジスタは両方共nチャネル型のものであったがトランジ
スタQ11をpチャネル型に変更してもよい。
ジスタは両方共nチャネル型のものであったがトランジ
スタQ11をpチャネル型に変更してもよい。
【0022】
【発明の効果】以上説明したように、本発明は、ハイ側
のバッファ(第1のレベル変換回路1)において、VC
C電源と2段目のCMOSインバータのpチャネルMO
Sトランジスタのゲートとの間にゲートが外部出力端子
に接続されたpチャネルMOSトランジスタを接続し、
またロー側のバッファ(第2のレベル変換回路2)はV
INT 電源で動作するCMOSのインバータのみによ
って構成したものであるので、以下の効果を奏すること
ができる。
のバッファ(第1のレベル変換回路1)において、VC
C電源と2段目のCMOSインバータのpチャネルMO
Sトランジスタのゲートとの間にゲートが外部出力端子
に接続されたpチャネルMOSトランジスタを接続し、
またロー側のバッファ(第2のレベル変換回路2)はV
INT 電源で動作するCMOSのインバータのみによ
って構成したものであるので、以下の効果を奏すること
ができる。
【0023】■ ハイ側およびロー側のバッファのC
MOS回路に貫通電流が流れないようにすることができ
るので、集積回路の動作電流を減少させることができる
。
MOS回路に貫通電流が流れないようにすることができ
るので、集積回路の動作電流を減少させることができる
。
【0024】■ 外部出力端子の出力が“ハイ”から
“ロー”に転じるときにロー側バッファのnチャネルM
OSトランジスタのゲート酸化膜に過大電圧が印加され
ることがなくなるので、ゲート酸化膜の劣化を防止する
ことができ集積回路の信頼性を向上させることができる
。
“ロー”に転じるときにロー側バッファのnチャネルM
OSトランジスタのゲート酸化膜に過大電圧が印加され
ることがなくなるので、ゲート酸化膜の劣化を防止する
ことができ集積回路の信頼性を向上させることができる
。
【図1】 本発明の第1の実施例の出力回路の回路図
。
。
【図2】 本発明の第2の実施例の第1のレベル変換
回路の回路図。
回路の回路図。
【図3】 本発明の第3の実施例の第1のレベル変換
回路の回路図。
回路の回路図。
【図4】 従来例の出力回路の回路図。
【符号の説明】
1、1a…第1のレベル変換回路、 2、2a…
第2のレベル変換回路、DOUT …外部出力端子、
DB…ロー側2次入力端子、 DT…ハイ
側2次入力端子、 PB…ロー側1次入力端子、
PT…ハイ側1次入力端子、Q1 、Q3 、
Q5 、Q7 、Q9 …pチャネルMOSトランジス
タ、 Q2 、Q4 、Q6 、Q8 、Q10
〜Q12…nチャネルMOSトランジスタ、 V
CC…外部電源(5V±0.5V)、 VINT
…内部電源(3.3V)。
第2のレベル変換回路、DOUT …外部出力端子、
DB…ロー側2次入力端子、 DT…ハイ
側2次入力端子、 PB…ロー側1次入力端子、
PT…ハイ側1次入力端子、Q1 、Q3 、
Q5 、Q7 、Q9 …pチャネルMOSトランジス
タ、 Q2 、Q4 、Q6 、Q8 、Q10
〜Q12…nチャネルMOSトランジスタ、 V
CC…外部電源(5V±0.5V)、 VINT
…内部電源(3.3V)。
Claims (3)
- 【請求項1】 入力端子に第1の電源において動作す
る論理回路の出力信号が入力され、出力端子が第1の節
点に接続された第1のバッファと、入力端子に第1の電
源において動作する論理回路の出力信号が入力され、出
力端子が第2の節点に接続された第2のバッファと、ソ
ース・ドレインの一方が第1の電源の電圧より高い電圧
の第2の電源に接続され、ソース・ドレインの他方が外
部出力端子に接続され、ゲートが前記第1の節点に接続
された第1のMOSトランジスタと、ソース・ドレイン
の一方が前記外部出力端子に接続され、ソース・ドレイ
ンの他方が接地端子に接続され、ゲートが前記第2の節
点に接続された第2のMOSトランジスタと、を具備す
る半導体集積回路装置において、前記第1のバッファが
、前記第1の電源と接地間で動作する第1のCMOSイ
ンバータと、前記第2の電源と接地間で動作する、前記
第1のCMOSインバータの出力を受ける第2のCMO
Sインバータと、ソースが前記第2の電源に接続され、
ドレインが前記第2のCMOSインバータのpチャネル
MOSトランジスタのゲートに接続され、ゲートが前記
外部出力端子に接続されたpチャネルMOSトランジス
タと、を有していることを特徴とする半導体集積回路装
置。 - 【請求項2】 前記第1のCMOSインバータのpチ
ャネルMOSトランジスタのドレインと前記第2のCM
OSインバータのpチャネルMOSトランジスタのゲー
トとの間にはゲートが前記第1の電源に接続されたnチ
ャネルMOSトランジスタが接続されている請求項1記
載の半導体集積回路装置。 - 【請求項3】 入力端子に第1の電源において動作す
る論理回路の出力信号が入力され、出力端子が第1の節
点に接続された第1のバッファと、入力端子に第1の電
源において動作する論理回路の出力信号が入力され、出
力端子が第2の節点に接続された第2のバッファと、ソ
ース・ドレインの一方が第1の電源の電圧より高い電圧
の第2の電源に接続され、ソース・ドレインの他方が外
部出力端子に接続され、ゲートが前記第1の節点に接続
された第1のMOSトランジスタと、ソース・ドレイン
の一方が前記外部出力端子に接続され、ソース・ドレイ
ンの他方が接地端子に接続され、ゲートが前記第2の節
点に接続された第2のMOSトランジスタと、を具備す
る半導体集積回路装置において、前記第2のバッファが
前記第1の電源と接地間でのみ動作するバッファである
ことを特徴とする半導体集積回路装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3141333A JPH04341009A (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路装置 |
KR1019920008273A KR970001697B1 (ko) | 1991-05-17 | 1992-05-16 | 레벨 변환 회로 |
US08/232,407 US5416368A (en) | 1991-05-17 | 1994-04-25 | Level conversion output circuit with reduced power consumption |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3141333A JPH04341009A (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04341009A true JPH04341009A (ja) | 1992-11-27 |
Family
ID=15289514
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3141333A Pending JPH04341009A (ja) | 1991-05-17 | 1991-05-17 | 半導体集積回路装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US5416368A (ja) |
JP (1) | JPH04341009A (ja) |
KR (1) | KR970001697B1 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3152867B2 (ja) * | 1995-08-25 | 2001-04-03 | 株式会社東芝 | レベルシフト半導体装置 |
US5789942A (en) * | 1995-09-07 | 1998-08-04 | Nec Corporation | High speed signal level converting circuit having a reduced consumed electric power |
US5880605A (en) * | 1996-11-12 | 1999-03-09 | Lsi Logic Corporation | Low-power 5 volt tolerant input buffer |
US5751178A (en) * | 1996-12-05 | 1998-05-12 | Motorola, Inc. | Apparatus and method for shifting signal levels |
JPH10188574A (ja) * | 1996-12-20 | 1998-07-21 | Nec Corp | 半導体記憶装置 |
JP3987262B2 (ja) * | 2000-03-01 | 2007-10-03 | 富士通株式会社 | レベルコンバータ回路 |
US7430100B2 (en) * | 2005-06-28 | 2008-09-30 | Agere Systems Inc. | Buffer circuit with enhanced overvoltage protection |
US7212060B1 (en) | 2005-08-23 | 2007-05-01 | Xilinx, Inc. | Ground bounce protection circuit for a test mode pin |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4490633A (en) * | 1981-12-28 | 1984-12-25 | Motorola, Inc. | TTL to CMOS input buffer |
JPS58207718A (ja) * | 1982-05-28 | 1983-12-03 | Nec Corp | 出力回路 |
JPS5990292A (ja) * | 1982-11-12 | 1984-05-24 | Toshiba Corp | 電圧変換回路 |
JPH0738583B2 (ja) * | 1985-01-26 | 1995-04-26 | 株式会社東芝 | 半導体集積回路 |
US5151616A (en) * | 1990-01-23 | 1992-09-29 | Nec Corporation | Cmos high voltage switch |
-
1991
- 1991-05-17 JP JP3141333A patent/JPH04341009A/ja active Pending
-
1992
- 1992-05-16 KR KR1019920008273A patent/KR970001697B1/ko not_active IP Right Cessation
-
1994
- 1994-04-25 US US08/232,407 patent/US5416368A/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR920022298A (ko) | 1992-12-19 |
US5416368A (en) | 1995-05-16 |
KR970001697B1 (ko) | 1997-02-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7317335B2 (en) | Level shifter with low leakage current | |
JP3123463B2 (ja) | レベル変換回路 | |
JPH05136685A (ja) | レベル変換回路 | |
JP2516302B2 (ja) | 差動受信機 | |
JPH04341009A (ja) | 半導体集積回路装置 | |
JPH0865135A (ja) | 出力バッファ回路 | |
US6930622B2 (en) | Voltage level converter device | |
KR0145851B1 (ko) | 반도체 메모리 장치의 전압 변환회로 | |
US20020140455A1 (en) | Level shift circuit for stepping up logic signal amplitude with improved operating speed | |
JPS61224519A (ja) | 論理回路 | |
JP3070680B2 (ja) | 信号レベル変換回路 | |
JP3133175B2 (ja) | 半導体集積回路 | |
JP3586985B2 (ja) | 半導体装置の出力回路 | |
JPH0528768A (ja) | 半導体装置 | |
JPH098642A (ja) | インバータ回路 | |
JPH0563965B2 (ja) | ||
JPH04103215A (ja) | 半導体集積回路の入力回路 | |
JPH09200035A (ja) | レベル変換回路 | |
JP3171518B2 (ja) | Bimos回路 | |
JPS5923653B2 (ja) | インバ−タ回路 | |
JP3144825B2 (ja) | 出力バッファ回路 | |
JPH05268066A (ja) | 半導体論理回路 | |
JPH0795038A (ja) | 半導体装置 | |
JPH0832433A (ja) | 出力バッファ回路 | |
JPH05252011A (ja) | 出力バッファ回路 |